JPH0749812A - ページテーブル中のハッシュアドレスタグを用いたメモリアドレス制御装置 - Google Patents

ページテーブル中のハッシュアドレスタグを用いたメモリアドレス制御装置

Info

Publication number
JPH0749812A
JPH0749812A JP6068491A JP6849194A JPH0749812A JP H0749812 A JPH0749812 A JP H0749812A JP 6068491 A JP6068491 A JP 6068491A JP 6849194 A JP6849194 A JP 6849194A JP H0749812 A JPH0749812 A JP H0749812A
Authority
JP
Japan
Prior art keywords
tag
virtual
page
page table
simplified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6068491A
Other languages
English (en)
Other versions
JP3640978B2 (ja
Inventor
Dale C Morris
デイル・シー・モリス
Jerome C Huck
ジャローム・シー・ハック
William R Bryg
ウイリアム・アール・プライグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH0749812A publication Critical patent/JPH0749812A/ja
Application granted granted Critical
Publication of JP3640978B2 publication Critical patent/JP3640978B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G06F12/1018—Address translation using page tables, e.g. page table structures involving hashing techniques, e.g. inverted page tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

(57)【要約】 【目的】 ページテーブル中の項目の検査時に多数の比
較ステップを要することなく、即ちコンピュータ装置の
処理速度を低下させることなく、コンピュータ装置の基
本データパスより大きな仮想タグに対処すること。 【構成】 本発明は仮想ページ番号がコンピュータの基
本データ幅より大きい仮想メモリを組み込んだコンピュ
ータ装置の設計に関するものである。ページテーブル項
目中にタグ全体を格納する代わりに簡素化タグを格納す
る。この簡素化タグは、コンピュータの基本データ幅以
下の大きさに設定される。このため、単一の比較操作
で、簡素化仮想タグとページテーブル項目中に格納され
ているタグとが一致するか否かを確認することができ
る。ページテーブル項目の一意性を維持するために、簡
素化タグを形成するために仮想アドレスから除去された
ビットを用いてページテーブルへの索引を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、仮想メモリを組み込ん
だコンピュータ装置の設計に関し、特に、仮想アドレス
から物理アドレスへの変換操作に変換ルックアサイドバ
ッファ（ＴＬＢ）を用いるコンピュータに関する。
【０００２】
【従来の技術】従来のコンピュータ装置は、仮想メモリ
と呼ばれる技術を用いている。この仮想メモリは、実在
するメモリよりも多くのメモリをシミュレートして、そ
のサイズに関わらずコンピュータが幾つかのプログラム
を同時に実行できるようにするものである。並行ユーザ
プログラムは、オペレーティングシステムにより割り当
てられた仮想アドレスを介してメインメモリアドレスに
アクセスする。メインメモリ即ち物理アドレスに対する
仮想アドレスのマッピングは、仮想アドレス変換として
周知のプロセスである。この仮想メモリ変換は、プロセ
ッサがメインメモリ中の所望情報にアクセスできるよう
に多数の技法で実施可能なものである。
【０００３】仮想アドレス空間および物理アドレス空間
は、一般に、ページと呼ばれる等サイズのメモリブロッ
クに分割され、ページテーブルにより、仮想アドレスと
物理アドレスとの間の変換が行われる。ページテーブル
は、多数の構造で編成することが可能である。「順マッ
プ」テーブルは、変換を含むテーブル項目に対するポイ
ンタとして仮想ページ番号を用いて最も容易にアクセス
されるものである。また「逆マップ」テーブルは、変換
を含むテーブル項目に対するポインタとして物理ページ
番号を用いて最も容易にアクセスされるものである。考
え得る仮想ページ番号は、物理ページ番号よりも多く存
在するので、順マップテーブルは、極めて大きくて疎と
なり得るが、仮想ページ番号が与えられれば、探索はか
なり容易となる。逆マップテーブルは、物理メモリの各
ページ毎に１つの項目を含んでいる。仮想ページに比べ
て物理ページの数が限られているので、逆マップテーブ
ルは、一層効率の良い記憶構造となる傾向にあるが、仮
想ページ番号だけしか与えられない場合にはアクセスが
困難なものとなる。
【０００４】各ページテーブル項目には、一般に、仮想
アドレスおよび／または物理アドレスと、ページに関す
る保護およびステータス情報が含まれる。ステータスに
は、一般に、ページが受けたアクセスのタイプに関する
ステータスが含まれる。例えば、汚損(dirty)ビットは
ページ中のデータが修正されたことを示している。ペー
ジテーブルは、通常は大きいものであるので、メインメ
モリに格納される。従って、通常の各メモリアクセスに
は、実際には２つのアクセス、即ち変換を得るためのア
クセスと物理記憶位置にアクセスするためのアクセスと
が必要となる。
【０００５】仮想アドレス変換をサポートする多くのコ
ンピュータ装置は、変換ルックアサイドバッファ（ＴＬ
Ｂ）を利用している。このＴＬＢは、通常はプロセッサ
にまたはプロセッサに近接して設けられ、最近使用され
た仮想アドレスおよび物理アドレスの対を格納する小さ
くて高速の連想メモリである。ＴＬＢは、ページテーブ
ル中に変換のサブセットを含み、はるかに迅速にアクセ
スが可能なものである。処理装置は、メインメモリから
の情報を必要とする際にＴＬＢに仮想アドレスを送る。
ＴＬＢは、その仮想アドレスのページ番号を受け取って
物理ページ番号を返す。その物理ページ番号が低位のア
ドレス情報と組み合わせられて、メインメモリ中の所望
のバイトまたはワードへのアクセスが行われる。
【０００６】ほとんどの場合、ＴＬＢはページテーブル
全体を格納することができないので、ＴＬＢを更新する
手順を実施する必要がある。仮想ページにアクセスする
際に、そのための変換がＴＬＢ中に存在しない場合に
は、ページテーブルにアクセスして、その仮想ページ番
号から物理ページ番号への変換が決定され、その情報が
ＴＬＢに入力される。ページテーブルへのアクセスは、
ＴＬＢへのアクセスの20倍も時間を要するものであり、
従って、プログラム実行速度は、変換がＴＬＢにおいて
利用されるよう維持することにより最適化される。
【０００７】今日、ほとんどのコンピュータ装置は、何
らかの種類の大量記憶装置（一般にはディスク）を利用
して、コンピュータ中の物理ランダムアクセスメモリ
（ＲＡＭ）を増補している。このメインメモリの増補に
より、メインメモリだけしか利用できない場合に比べて
一層大きなプログラムを実行することが可能になる。更
に、ディスクメモリは、ＲＡＭよりもかなり安価ではあ
るが、その数百倍も低速なものである。プログラムの長
さに応じて、また他のプログラムとのメインメモリの競
合に応じて、任意の時点で、プログラムの一部は、メイ
ンメモリ中に存在し、またディスクメモリ中に存在する
ことが可能である。直ちにアクセスされる必要のあるプ
ログラム部分がメインメモリに送り込まれる一方、現在
利用しない部分はディスクメモリに残される。
【０００８】例えば、１つのプログラムが、２Mbyteの
長さを有し、１Mbyteのメインメモリを備えたコンピュ
ータで使用される場合、そのプログラムにより用いられ
る仮想アドレスは２Mbyteとなる。メインメモリは、１M
byteの情報しか保持することができないので、残りの１
Mbyteのプログラム情報は、ディスクメモリ装置中に格
納されることになる。従って、利用可能な物理メモリを
プログラムの半分が満たしている場合、仮想アドレスの
半分はメインメモリ中のプログラム情報にマッピング可
能なものとなり、残りの半分は前記プログラム情報にマ
ッピング不可能なものとなる。メインメモリ中の情報に
対するアクセスは通常通り行われる。即ち、まずＴＬＢ
を参照して変換を備えているか否かを確認し、その変換
を備えていない場合には、ページテーブル中の情報によ
りＴＬＢを更新し、次いで再度ＴＬＢを参照して変換情
報を得ることになる。
【０００９】メインメモリ中に存在しない情報へのアク
セスが生じた場合、まずＴＬＢを参照して（そこには存
在しない）変換を探す。次いでページテーブルを参照し
て変換情報を入手し、ＴＬＢの更新を行う。しかし、ペ
ージテーブルは、メインメモリ中の情報に関する変換だ
けしか備えておらず、従って、必要な変換情報を備えて
いないことになる。この状態はページフォルトと呼ばれ
る。ページフォルトに応じて、参照された仮想ページに
物理ページが割り当てられ、この情報がページディレク
トリに挿入される。全ての物理ページが既に他の仮想ペ
ージに関連づけられている場合には、ページフォルトハ
ンドラが、現在参照中の仮想アドレスページにどの物理
ページを再割当てするかを選択する必要がある。こうし
た選択のために、先入れ先出しおよび最低使用頻度アル
ゴリズム等の多くのアルゴルズムが存在する。ページフ
ォルトハンドラは、一般にソフトウェアで実施される
が、ＴＬＢ更新プロセスは、当業界で周知のようにハー
ドウェアまたはソフトウェアにより処理可能である。
【００１０】図１は上述のプロセスを示すものである。
ステップ112において、仮想アドレスがＴＬＢに提示さ
れる。その仮想アドレスについての変換がＴＬＢ中に存
在する（ＴＬＢヒット）場合には、その変換で関連付け
された物理アドレスがＴＬＢから取り出されて、物理メ
モリへのアクセスに利用される（ステップ114）。ま
た、該当する仮想アドレスがＴＬＢ中に存在しない（Ｔ
ＬＢミス）場合には、その仮想アドレスについての変換
をページディレクトリ／テーブル中でルックアップする
（ステップ116）。その変換がページディレクトリ中に
存在する場合には、その情報がＴＬＢに挿入され（ステ
ップ118）、仮想アドレスが再び提示される（ステップ1
12）。今度はＴＬＢヒットが生じるので、その結果とし
て得られる物理アドレスを用いて、物理メモリに対する
アクセスが行われる。
【００１１】物理アドレスページが全く関連付けされて
いない仮想アドレスページ中に仮想アドレスが存在する
場合には、そのページに関する項目はページディレクト
リには存在せず、ページフォルトが発生することにな
る。この状況において、ソフトウェアページフォルトハ
ンドラ（ステップ120）は、仮想ページに物理ページを
割り当ててページテーブルを更新する。次いで、前記仮
想アドレスがＴＬＢに再度提示されるが、ＴＬＢはまだ
変換を備えていないのでＴＬＢミスとなり、ＴＬＢはペ
ージディレクトリにより更新されることになる。次いで
前記仮想アドレスがＴＬＢに再度提示されると、今度は
ＴＬＢヒットが確認されるので、その結果として得られ
る物理アドレスを用いて物理メモリへのアクセスが行わ
れる。
【００１２】図２は、仮想アドレスの提示に応じて変換
ルックアサイドバッファ（ＴＬＢ）中の項目にアクセス
する単純化された方法を示すものである。例示を目的と
するため、図示のＴＬＢは１つの項目しか有していない
が、ＴＬＢは更に多くの項目を有するのが普通である。
仮想アドレスはレジスタ201にロードされる。この仮想
アドレスは、２つの部分、即ち仮想ページ番号203およ
び物理オフセット205から構成される。物理オフセット2
05は、通常は、１ページ中の特定バイトを指定するアド
レスの下位12ビット（ビット11〜0）である。レジスタ
中の残りのビットは、仮想ページ番号を示している。
【００１３】「ページオフセット」という用語は、当業
界でよく用いられる用語であり、本発明の説明で用いる
「物理オフセット」という用語と同義語である。物理ペ
ージ番号に変換を一意的に指定するのに別のビットを用
いることが多い。こうしたビットには、例えば「アドレ
ス空間識別子」ビットが含まれる。しかし、本発明の目
的上、こうしたビットを全て、仮想ページ番号の一部と
みなすこととする。
【００１４】図示の例の場合、仮想ページ番号203は、
ＴＬＢ比較器207に第１入力を供給する仮想タグとな
る。ＴＬＢ209は、２つのリンク部分、即ちＴＬＢタグ2
11およびそれに関連付けされた物理ページ番号213を備
えている。ＴＬＢタグ211はＴＬＢ比較器207に第２入力
を供給し、ＴＬＢ比較器207はＴＬＢタグを仮想タグと
比較する。それらのタグが一致する場合、比較器207は
ＴＬＢヒットを示し、物理ページ番号213が物理オフセ
ット205と組み合わされて、物理（実）メモリアドレス
が提供される。また、それらのタグが一致しない場合に
は、ＴＬＢミスが生じたことになり、図１に関連して説
明したＴＬＢミスプロセスを用いてＴＬＢの更新が行わ
れる。
【００１５】図３は、仮想ページ番号が与えられた場合
に物理ページ情報を取り出すプロセスを示すものであ
り、これは、ＴＬＢミスが生じた後にＴＬＢを更新する
ために必要なものである。上述のように、仮想／物理マ
ッピングは、ページテーブル中に維持される。所与の仮
想アドレスを物理アドレスに変換する１つの方法とし
て、仮想アドレスについて多対１機能（ハッシュ）を実
施してページテーブルへの索引を形成する、という方法
がある。これにより、リンクされた項目リストへのポイ
ンタが得られる。これら項目は一致するものを求めて探
索される。一致を判定するために、仮想ページ番号がペ
ージテーブル中の項目（仮想タグ）と比較される。その
両者が等しい場合には、そのページテーブル項目により
物理アドレスへの変換が提供される。
【００１６】図示の例の場合、仮想ページ番号203につ
いてハッシュ機能301が実行されて、索引が形成され
る。この索引はページテーブル303へのオフセットであ
る。図示のように、索引は０であり、即ち、その索引は
ページテーブル中の最初の項目305を指している。ペー
ジテーブル中の各項目は複数部分から構成されるが、少
なくとも仮想タグ307、物理ページ309、およびポインタ
311を含んでいるのが普通である。仮想ページ番号203が
仮想タグ307に等しい場合、物理ページ309により所望の
物理（実）メモリページのアドレスが提供される。ま
た、仮想ページ番号203が仮想タグ307と一致しない場合
には、ポインタ311は、仮想／物理変換情報を格納して
いるメモリ中の項目チェーンを指す。２つ以上の仮想ペ
ージ番号を同じページテーブル項目にハッシュすること
が可能なので、前記項目チェーンに含まれる追加情報が
必要となる。
【００１７】図示のように、ポインタ311はチェーンセ
グメント313を指す。このチェーンセグメントにはペー
ジテーブルと同じタイプの情報が含まれる。前述のよう
に、仮想ページ番号203が次の仮想タグ315と比較され、
それらが一致するか否かが確認される。それらが一致す
る場合には、その仮想タグ315と関連付けされた物理ペ
ージ317により、所望の物理メモリページのアドレスが
得られる。また、それらが一致しない場合には、次いで
ポインタ319を検査して、次のチェーンセグメントを
（もし存在すれば）探し出す。図示のように、ポインタ
319が別のチェーンセグメントを示さない場合には、ペ
ージフォルトが生じたことになる。次いで、図１に関連
して説明したように、ページフォルトソフトウェアプロ
グラムを利用してページテーブルの更新が行われる。
【００１８】上述の方法は、仮想タグがコンピュータの
基本データパスサイズより小さい装置の場合、または、
中央演算処理装置（ＣＰＵ）が１つしか存在しない装置
の場合にうまく機能する。しかし、仮想タグがデータパ
スサイズより大きい場合には、仮想タグおよび仮想ペー
ジ番号が同じであるか否かを検査するために２つの比較
を行う必要がある。この追加する比較ステップによりコ
ンピュータ装置の処理速度が低下する。更に、複数のＣ
ＰＵを利用した装置の場合には、或るＣＰＵにより検査
中である同じページテーブル項目を別のＣＰＵが更新す
ることが決してないように多大の注意を払わねばならな
い。さもなければ、第１のＣＰＵがページテーブル項目
を修正すると同時に、それと同じページテーブル項目に
ついて第２のＣＰＵが第２の比較ステップを実施するこ
とが可能となってしまう。これは、許容できない結果で
あり、従って、競合が決して生じないようにするために
別のハードウェアを追加する必要が生じることになる。
【００１９】
【発明が解決しようとする課題】ページテーブル中の項
目の検査時に、多数の比較ステップを必要とすることな
く、コンピュータ装置の基本データパスより大きな仮想
タグに対処し得る方法および装置が、当業界で所望され
ている。
【００２０】
【課題を解決するための手段】本発明は、多数の比較操
作を必要とすることなくコンピュータ装置の基本データ
パスより大きな仮想タグを利用する方法および装置を提
供する。ページテーブル項目中にタグ全体を格納する代
わりに、簡素化したタグ（以下、簡素化タグと称す）を
格納することにより、多数の比較が回避される。この簡
素化タグは、基本データパスサイズ以下の大きさを有
し、従って、単一の比較操作しか必要としない。簡素化
タグは、ビットの幾つかを除去して一層小さなタグを形
成することにより、装置の仮想アドレスから形成され
る。ページテーブル項目の一意性を維持するために、仮
想アドレスから除去されたビットを用いてページテーブ
ルへの索引を形成する。
【００２１】第２の好適実施例では、簡素化タグの形成
に用いられないビットが仮想アドレスからの他のビット
と組み合わされてハッシュ索引が形成される。このハッ
シュ索引により、ページテーブル中の項目の均一な配分
が提供される。
【００２２】第３の好適実施例では、仮想ページ番号ビ
ットおよび索引ビットからハッシュタグが形成される。
このハッシュタグは、コンピュータの基本データ幅以下
の大きさを有し、簡素化タグの代わりにページテーブル
中に格納される。ページテーブルへの索引は、ページテ
ーブル項目の一意性を維持するように設計される。
【００２３】
【実施例】本発明の基本的な特徴は、仮想ページ番号20
3を２つの部分に分割することにある。即ち、その第１
部分が簡素化タグとなり、第２部分が索引として用いら
れる。簡素化タグは、タグに用いられるビットを、基本
コンピュータデータパス幅以下に制限することにより形
成される。例えば、コンピュータ装置が32ビットのデー
タ幅を有する場合には、簡素化タグは32ビット以下のビ
ットを含むことになる。次いで簡素化タグの形成に使用
されないビットが使用されて残余索引が形成される。
【００２４】図４は、ＴＬＢミスの後に物理ページ情報
を取り出すための本発明の好適実施例を示すものであ
る。図示のように、仮想ページ番号203は、２つの部
分、即ち、簡素化タグ401および残余索引403に分割され
る。簡素化タグ401は、コンピュータの基本データ幅以
下のビットから構成される。簡素化タグの形成に使用さ
れないビットにより残余索引403が形成される。従っ
て、仮想ページ番号203の長さが36ビットの場合、コン
ピュータのデータ幅を32ビットと仮定すれば、簡素化タ
グ401は32ビットの長さを有し、残余索引403は4ビット
の長さを有することになる。
【００２５】簡素化タグ401についてハッシュ機能405が
実行されてタグ索引407が生成される。このタグ索引407
が、例えば連結により、残余索引403と組み合わされ
て、ページテーブル索引409が形成される。図示のよう
に、ページテーブル索引409は１であり、ページテーブ
ル413の第２項目411を指している。ページテーブル中の
各項目は、図３に関連して上述したように複数部分から
構成される。簡素化タグ401が簡素化タグ415に等しい場
合には、物理ページ417により所望の物理（実）メモリ
ページのアドレスが与えられる。また、簡素化タグ401,
415が一致しない場合には、上述のように、ポインタ419
を調べてチェーン中の次のリンクを（もし存在すれば）
見つけ出す。
【００２６】この方法および装置は、ページテーブルが
最小数の索引を備えていることを必要とする。この例で
は、残余索引403のサイズが４ビットなので、ページテ
ーブルは少なくとも16項目を備えていなければならな
い。しかし、ページテーブルは一般にはこれよりはるか
に大きいサイズを有するので、前記制約によって問題が
生じることはない。
【００２７】図５は、本発明の第２好適実施例を示すも
のである。前述のように、仮想ページ番号203は、簡素
化タグ401および残余索引403へと分割される。簡素化タ
グ401はコンピュータの基本データ幅と同じ幅である。
その簡素化タグ401の形成に利用されないビットによっ
て残余索引403が形成される。図示の例の場合、残余索
引403は４ビットの長さを有し、簡素化タグ401は32ビッ
トの長さを有している。
【００２８】32ビットの簡素化タグ401がハッシュ機能4
05により処理されてタグ索引407が生成される。また、
残余索引403と仮想タグ401からの「n」ビットとについ
て第２のハッシュ機能501が実行される。ここで、「n」
は０から簡素化タグの最大ビット数までの値をとること
ができる。第２のハッシュ機能501の出力505が、例えば
連結によりタグ索引407と組み合わせられてページテー
ブル索引507が形成される。
【００２９】第２のハッシュ機能501を使用することに
より、残余索引403のビットだけしか使用しない場合に
比べて、ページテーブル索引の一層均一な配分が可能に
なる。この配分により、ページテーブルにへの最初の索
引でヒットすることが理想的である。しかし、ページテ
ーブルサイズに関する制約により、テーブルへの探索長
が1.1であるのがより一般的であり、これにより、妥当
なページテーブルサイズが得られることになる。
【００３０】ページテーブル509の編成および機能は、
基本的には図３および図４に関連して説明した通りであ
る。しかし、ページテーブルのサイズは、第２のハッシ
ュ機能の出力505のビット数により決定される。最小の
場合、出力505は残余索引403におけるビット数から構成
されることになる。残余索引の長さが４ビットで「n」
＝０である最小の場合には、ページテーブルは、16項目
を備え、図４に関連して説明したように機能することに
なる。また「n」＞０ の場合には、出力505が４ビット
を超え、ページテーブルが２mの項目空間を有すること
になる。ここで、mは出力505のビット数である。「n」
と「m」の間には必ずしも直接的な関係があるとは限ら
ない。これは、第２のハッシュ機能が簡素化タグから任
意数のビットを取り出して１つ以上の追加ビットを生成
し、それを残余索引ビット403と組み合わせることがで
きるからである。出力505のビット数が増すほど、ペー
ジテーブル中のページが一層均一に配分される。
【００３１】簡素化タグからの「n」ビットは、ソフト
ウェアによって構成可能なものであり、ビット数と使用
される特定のビットとをソフトウェアで選択するように
することができる。これにより、仮想アドレス203がデ
ータパスサイズよりはるかに大きく、それ故、ページテ
ーブルサイズに関する制約が問題となる場合に望まし
い、コンピュータ装置の効果的な構成が可能となる。
【００３２】図６に本発明のもう１つの実施例を示す。
ページテーブルのルックアッププロセスは、下記例外を
除き、図４に関連して説明したものと基本的に同じであ
る。
【００３３】ページテーブル413は、図４の簡素化タグ
の代わりに「ハッシュタグ」601,603を含んでいる。こ
れらのハッシュタグは、索引ビット403および仮想ペー
ジ番号ビット401を選択して該ビットにハッシュ機能を
実行し、コンピュータの基本データ幅を超えることのな
い結果を得ることにより形成される。次いでそのハッシ
ュ結果が、前述の簡素化タグの代わりにページテーブル
中(601,603)に格納される。
【００３４】動作時に、ページテーブル索引409が前述
のように形成される。このページテーブル索引の形成と
同時に、索引ビット403と仮想ページ番号ビット401とに
ついてハッシュ機能607を実行することによりハッシュ
結果605が形成される。このハッシュ機能は、ページテ
ーブルに格納された全てのハッシュタグを生成するのに
用いられたものと同じである。ページテーブル索引は、
ページテーブル413中の項目411を指し、そのハッシュタ
グ603がハッシュ結果605と比較（609）される。ハッシ
ュタグ603とハッシュ結果605とが一致する場合には、物
理ページ417により所望の物理メモリページのアドレス
が与えられる。またハッシュタグ603とハッシュ結果605
とが一致しない場合には、ポインタ419を調べてチェー
ン中の次のリンクを（もし存在すれば）見つけ出すこと
になる。
【００３５】このページテーブルタグの生成方法および
装置は、仮想ページ番号中の高位ビットがゼロになるこ
とをコンピュータのオペレーティングシステムが保証で
きる場合に、特に有効なものとなる。例えば、仮想アド
レス空間全体が必要とはならない場合には、幾つかのビ
ットを常にゼロにすることができる。この方法および装
置はまた、索引IDXのサイズの縮小を可能とするもので
あり、これによりページテーブルの最小サイズが縮小さ
れるので、ページテーブルの効率が改善される。
【００３６】図７は、本発明の範囲から逸脱することな
く有効となる多くの考え得る代替的なページテーブル編
成のうちの１つを示すものである。この例では、１ペー
ジテーブル中の１項目701が示されている。この項目
は、３組(703,705,707)の簡素化タグ項目および物理ペ
ージ項目を備えている。このページテーブルに関する操
作は、基本的には図４に関連して説明したものと同じで
ある。但し、ポインタ715を調べて次のリンクを（もし
存在すれば）見つけ出す前に、３つの簡素化タグ(709,7
11,713)を仮想ページ番号401と比較する、という点では
異なっている。
【００３７】上述の好適実施例は全て、大きな仮想アド
レスの利用を可能にすると共に、多数の比較ステップの
必要性をなくす、という利点を備えている。従って、本
発明を実施したコンピュータは、従来の設計に付随した
性能上の不利および問題を伴うこと無く、大アドレス空
間という利点を享受することになる。これは、共通の物
理メモリに各々がアクセスする多数のＣＰＵを用いた高
性能コンピュータ装置にとっては特に重要な利点とな
る。
【００３８】当業者であれば、本発明の他の態様は、本
開示の本発明の詳細説明または実施例を考察することに
より明らかであろう。詳細な説明および実施例は、単な
る例示とみなされることを意図したものであり、本発明
の真の思想およびその範囲は特許請求の範囲に示されて
いる。
【００３９】以下に本発明の実施態様を列挙する。
【００４０】１．変換ルックアサイドバッファ（ＴＬ
Ｂ）およびページテーブルを有する種類の仮想メモリ／
物理メモリ変換装置を組み込んだ、基本データ幅を有す
るコンピュータ装置であって、このコンピュータ装置
が、仮想タグを記憶する第１記憶手段であって、前記仮
想タグのビット数が前記コンピュータの前記基本データ
幅を超えている、前記第１記憶手段を備え、前記仮想タ
グが簡素化タグセクションを有し、その簡素化タグセク
ションのビット数が前記コンピュータの前記基本データ
幅以下であり、前記仮想タグが、前記簡素化タグセクシ
ョンから排除された前記仮想タグ中のビットを含む索引
セクションを有し、更に、前記コンピュータ装置が、前
記簡素化タグセクション中のビットから出力ビットスト
リングを生成するハッシュ機能と、前記出力ビットスト
リングのビットおよび前記索引セクションのビットを含
むページテーブルオフセットと、項目対を有するページ
テーブルであって、その各項目対が簡素化タグ項目を含
み、その簡素化タグ項目が、簡素化タグとそれに関連す
る物理ページアドレスとからなる、前記ページテーブル
とを備え、ＴＬＢミスの後に、前記ページテーブルオフ
セットが、前記仮想タグの前記簡素化タグセクションと
比較される前記ページテーブル中の前記簡素化タグ項目
を指すようにしたことを特徴とする、前記コンピュータ
装置。
【００４１】２．前記ページテーブルが２Iの前記簡素
化タグ項目を含み、その「I」が前記索引セクションの
ビット数に等しいことを特徴とする、前項１記載のコン
ピュータ装置。
【００４２】３．一連の項目を指すポインタ項目を前記
ページテーブルが更に含み、前記一連の項目が簡素化タ
グ項目を含むことを特徴とする、前項１記載のコンピュ
ータ装置。
【００４３】４．変換ルックアサイドバッファ中の情報
を更新するコンピュータ装置であって、このコンピュー
タ装置が、簡素化タグフィールドと索引フィールドと物
理オフセットフィールドとを含む仮想アドレスを記憶す
る第１記憶手段と、簡素化タグフィールド中の情報にハ
ッシュ処理を行ってタグ索引の出力を生成するハッシュ
機能手段と、前記タグ索引と前記索引フィールド中の情
報とを含み、ページテーブル中の簡素化タグ項目を指
す、ページテーブル索引と、前記簡素化タグ項目中の情
報を前記簡素化タグフィールド中の情報と比較し、前記
簡素化タグ項目中の情報と前記簡素化タグフィールド中
の情報とが一致する場合に、前記簡素化タグ項目に関連
する物理ページ項目と、前記簡素化タグ項目に関連する
仮想アドレスとがＴＬＢに記憶されるようにする、比較
器とを備えることを特徴とする、前記コンピュータ装
置。
【００４４】５．前記簡素化タグフィールドおよび前記
簡素化タグ項目のサイズが、関連するコンピュータの基
本データ幅以下であり、前記簡素化タグフィールドに前
記索引フィールドを加えたものが前記の関連するコンピ
ュータの基本データ幅を超えることを特徴とする、前項
４記載のコンピュータ装置。
【００４５】６．前記ページテーブル索引が、前記タグ
索引と第２のハッシュ機能からの出力とを含み、前記第
２のハッシュ機能への第１入力が、前記索引フィールド
中の全情報を含み、前記第２のハッシュ機能への第２入
力が、前記簡素化タグフィールドからの１ビットの情報
を含む、ということを特徴とする、前項４記載のプロセ
ッサ装置。
【００４６】７．ＴＬＢミスを処理するためのコンピュ
ータベースの装置であって、この装置が、仮想アドレス
を介してアクセスされるデータページを記憶する物理メ
モリ手段と、前記仮想アドレスを前記物理メモリ手段中
のデータの物理アドレスに変換するためのアドレス変換
情報を記憶するＴＬＢと、そのＴＬＢに接続され、前記
仮想アドレス内の第１フィールド中の情報にハッシュ処
理を行うよう構成された、ＴＬＢミス操作手段であっ
て、前記第１フィールドが、関連するコンピュータの基
本データ幅以下の大きさを有してタグ索引を形成し、そ
のタグ索引を前記仮想アドレス内の別の第２フィールド
中の情報と組み合わせてページテーブルへのオフセット
ポインタを形成する、前記ＴＬＢミス操作手段とを備
え、更に、そのＴＬＢミス操作手段が、前記オフセット
ポインタによって指されたページテーブル情報を、前記
仮想アドレス内の前記第１フィールド中の情報と比較
し、それら情報が一致した場合に、前記ページテーブル
からの情報を前記ＴＬＢに記憶させるようにしたことを
特徴とする、前記コンピュータベースの装置。
【００４７】８．前記ＴＬＢミス操作手段が更に、前記
の別の第２フィールド中の情報に前記第１フィールドか
らの１ビットの情報を加えたものにハッシュ処理を行う
ことによりハッシュ索引出力を形成するように構成され
ており、そのハッシュ索引出力を前記タグ索引と組み合
わせて前記オフセットポインタを形成するようにしたこ
とを特徴とする、前項７記載のコンピュータベースの装
置。
【００４８】９．前記ページテーブルが２Iの変換項目
を含み、その「I」が前記ハッシュ索引出力のビット数
に等しいことを特徴とする、前項８記載のコンピュータ
ベース装置。
【００４９】１０．変換ルックアサイドバッファ中の情
報を更新するためのコンピュータ装置であって、このコ
ンピュータ装置が、簡素化タグフィールドと索引フィー
ルドと物理オフセットフィールドとを含む仮想アドレス
を記憶する第１記憶手段と、簡素化タグフィールドにハ
ッシュ処理を行ってタグ索引の出力を生成する第１ハッ
シュ機能手段と、前記タグ索引と前記索引フィールドと
を含み、ページテーブル中のハッシュタグ項目を指す、
ページテーブル索引と、前記仮想アドレスにハッシュ処
理を行ってハッシュ結果を生成する第２ハッシュ機能手
段と、前記ハッシュタグ項目を前記ハッシュ結果と比較
し、前記ハッシュタグ項目と前記ハッシュ結果とが一致
する場合に、前記ハッシュタグ項目に関連する物理ペー
ジ項目がＴＬＢに記憶されるようにする、比較器とを備
えることを特徴とする、前記コンピュータ装置。
【００５０】１１．前記ページテーブルが２Iのハッシ
ュタグ項目を含み、その「I」が前記索引セクションの
ビット数に等しいことを特徴とする、前項１０記載のコ
ンピュータ装置。
【００５１】１２．前記ハッシュタグが、それが関連す
るコンピュータの基本データ幅に等しいことを特徴とす
る、前項１０記載のコンピュータ装置。
【００５２】
【発明の効果】本発明は上述のように構成したので、ペ
ージテーブル中の項目の検査時に多数の比較ステップを
要することなく、即ちコンピュータ装置の処理速度を低
下させることなく、コンピュータ装置の基本データパス
より大きな仮想タグに対処することが可能となる。
【図面の簡単な説明】
【図１】プログラムの実行中に提示される仮想アドレス
に応答する従来の手順を示すフローチャートである。
【図２】変換ルックアサイドバッファ中の項目にアクセ
スするための従来の方法を示す機能ブロック図である。
【図３】ＴＬＢミスの後にＴＬＢの更新を行うために物
理ページ情報を取り出すための従来の方法を示す機能ブ
ロック図である。
【図４】索引ビットをハッシュタグと組み合わせてペー
ジテーブルへのアクセスを提供する本発明の第１好適実
施例を示す機能ブロック図である。
【図５】ハッシュ索引ビットをハッシュタグと組み合わ
せてページテーブルへのアクセスを提供する本発明の第
２好適実施例を示す機能ブロック図である。
【図６】ハッシュタグがページテーブル中に格納される
本発明の第３好適実施例を示す機能ブロック図である。
【図７】代替的なページテーブル形式を示す説明図であ
る。
【符号の説明】
203 仮想ページ番号 401,415 簡素化タグ 403 残余索引 405 ハッシュ機能 407 タグ索引 409 ページテーブル索引 413 ページテーブル 417 物理ページ 419 ポインタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウイリアム・アール・プライグ アメリカ合衆国カリフォルニア州95070サ ラトガ，ペレゴ・ウエイ・18630

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】変換ルックアサイドバッファ（ＴＬＢ）お
    よびページテーブルを有する種類の仮想メモリ／物理メ
    モリ変換装置を組み込んだ、基本データ幅を有するコン
    ピュータ装置であって、このコンピュータ装置が、 仮想タグを記憶する第１記憶手段であって、前記仮想タ
    グのビット数が前記コンピュータの前記基本データ幅を
    超えている、前記第１記憶手段を備え、 前記仮想タグが簡素化タグセクションを有し、その簡素
    化タグセクションのビット数が前記コンピュータの前記
    基本データ幅以下であり、 前記仮想タグが、前記簡素化タグセクションから排除さ
    れた前記仮想タグ中のビットを含む索引セクションを有
    し、更に、前記コンピュータ装置が、 前記簡素化タグセクション中のビットから出力ビットス
    トリングを生成するハッシュ機能と、 前記出力ビットストリングのビットおよび前記索引セク
    ションのビットを含むページテーブルオフセットと、 項目対を有するページテーブルであって、その各項目対
    が簡素化タグ項目を含み、その簡素化タグ項目が、簡素
    化タグとそれに関連する物理ページアドレスとからな
    る、前記ページテーブルとを備え、 ＴＬＢミスの後に、前記ページテーブルオフセットが、
    前記仮想タグの前記簡素化タグセクションと比較される
    前記ページテーブル中の前記簡素化タグ項目を指すよう
    にしたことを特徴とする、前記コンピュータ装置。
JP06849194A 1993-04-08 1994-04-06 ページテーブル中のハッシュアドレスタグを用いたメモリアドレス制御装置 Expired - Fee Related JP3640978B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US4485493A 1993-04-08 1993-04-08
US044854 1993-04-08

Publications (2)

Publication Number Publication Date
JPH0749812A true JPH0749812A (ja) 1995-02-21
JP3640978B2 JP3640978B2 (ja) 2005-04-20

Family

ID=21934684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06849194A Expired - Fee Related JP3640978B2 (ja) 1993-04-08 1994-04-06 ページテーブル中のハッシュアドレスタグを用いたメモリアドレス制御装置

Country Status (4)

Country Link
US (1) US5724538A (ja)
JP (1) JP3640978B2 (ja)
KR (1) KR100297454B1 (ja)
DE (1) DE4410060B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680142B2 (ja) * 1997-12-05 2005-08-10 東京エレクトロンデバイス株式会社 記憶装置及びアクセス方法

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5809563A (en) * 1996-11-12 1998-09-15 Institute For The Development Of Emerging Architectures, Llc Method and apparatus utilizing a region based page table walk bit
US5787431A (en) * 1996-12-16 1998-07-28 Borland International, Inc. Database development system with methods for java-string reference lookups of column names
US6073226A (en) * 1997-03-19 2000-06-06 Microsoft Corporation System and method for minimizing page tables in virtual memory systems
US6065010A (en) * 1997-06-10 2000-05-16 Daikin Us Corporation Computer implemented method of generating virtual files for sharing information of physical information file
US6633922B1 (en) * 1997-12-15 2003-10-14 International Business Machines Corporation Object access mechanism that dynamically switches between multiple distributed access models
US7953931B2 (en) * 1999-08-04 2011-05-31 Super Talent Electronics, Inc. High endurance non-volatile memory devices
US6393544B1 (en) * 1999-10-31 2002-05-21 Institute For The Development Of Emerging Architectures, L.L.C. Method and apparatus for calculating a page table index from a virtual address
US8019943B2 (en) * 2000-01-06 2011-09-13 Super Talent Electronics, Inc. High endurance non-volatile memory devices
US6480950B1 (en) * 2000-01-24 2002-11-12 Oracle International Corporation Software paging system
US6671645B2 (en) * 2001-09-28 2003-12-30 Ciena Corporation Method for in-service RAM testing
US6697276B1 (en) 2002-02-01 2004-02-24 Netlogic Microsystems, Inc. Content addressable memory device
US6934796B1 (en) * 2002-02-01 2005-08-23 Netlogic Microsystems, Inc. Content addressable memory with hashing function
US7382637B1 (en) 2002-02-01 2008-06-03 Netlogic Microsystems, Inc. Block-writable content addressable memory device
US20030225992A1 (en) * 2002-05-29 2003-12-04 Balakrishna Venkatrao Method and system for compression of address tags in memory structures
US7197620B1 (en) * 2002-12-10 2007-03-27 Unisys Corporation Sparse matrix paging system
US7343477B1 (en) * 2003-12-29 2008-03-11 Sun Microsystems, Inc. Efficient read after write bypass
US7555634B1 (en) 2004-04-22 2009-06-30 Sun Microsystems, Inc. Multiple data hazards detection and resolution unit
US7606994B1 (en) * 2004-11-10 2009-10-20 Sun Microsystems, Inc. Cache memory system including a partially hashed index
JP3894335B1 (ja) * 2005-10-04 2007-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション データベースの整合性を判断する装置、およびその方法
US8464024B2 (en) * 2007-04-27 2013-06-11 Hewlett-Packard Development Company, L.P. Virtual address hashing
WO2009095902A2 (en) 2008-01-31 2009-08-06 Densbits Technologies Ltd. Systems and methods for handling immediate data errors in flash memory
US8694715B2 (en) 2007-10-22 2014-04-08 Densbits Technologies Ltd. Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US8453022B2 (en) 2007-12-05 2013-05-28 Densbits Technologies Ltd. Apparatus and methods for generating row-specific reading thresholds in flash memory
US8359516B2 (en) 2007-12-12 2013-01-22 Densbits Technologies Ltd. Systems and methods for error correction and decoding on multi-level physical media
US8972472B2 (en) 2008-03-25 2015-03-03 Densbits Technologies Ltd. Apparatus and methods for hardware-efficient unbiased rounding
US8819385B2 (en) 2009-04-06 2014-08-26 Densbits Technologies Ltd. Device and method for managing a flash memory
US8458574B2 (en) * 2009-04-06 2013-06-04 Densbits Technologies Ltd. Compact chien-search based decoding apparatus and method
US9330767B1 (en) 2009-08-26 2016-05-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory module and method for programming a page of flash memory cells
US8995197B1 (en) 2009-08-26 2015-03-31 Densbits Technologies Ltd. System and methods for dynamic erase and program control for flash memory device memories
US8730729B2 (en) 2009-10-15 2014-05-20 Densbits Technologies Ltd. Systems and methods for averaging error rates in non-volatile devices and storage systems
US8724387B2 (en) 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8429377B2 (en) * 2010-01-08 2013-04-23 International Business Machines Corporation Optimizing TLB entries for mixed page size storage in contiguous memory
US9037777B2 (en) * 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
US8812513B2 (en) 2009-12-25 2014-08-19 International Business Machines Corporation Hash pointer checking for hierarchical database logical relationship
US8745317B2 (en) 2010-04-07 2014-06-03 Densbits Technologies Ltd. System and method for storing information in a multi-level cell memory
US8510639B2 (en) 2010-07-01 2013-08-13 Densbits Technologies Ltd. System and method for multi-dimensional encoding and decoding
US8964464B2 (en) 2010-08-24 2015-02-24 Densbits Technologies Ltd. System and method for accelerated sampling
US9063878B2 (en) 2010-11-03 2015-06-23 Densbits Technologies Ltd. Method, system and computer readable medium for copy back
US8850100B2 (en) 2010-12-07 2014-09-30 Densbits Technologies Ltd. Interleaving codeword portions between multiple planes and/or dies of a flash memory device
US8478740B2 (en) * 2010-12-16 2013-07-02 Microsoft Corporation Deriving document similarity indices
US8990665B1 (en) 2011-04-06 2015-03-24 Densbits Technologies Ltd. System, method and computer program product for joint search of a read threshold and soft decoding
US20120265962A1 (en) * 2011-04-17 2012-10-18 Anobit Technologies Ltd. High-performance sas target
US9110785B1 (en) 2011-05-12 2015-08-18 Densbits Technologies Ltd. Ordered merge of data sectors that belong to memory space portions
US9195592B1 (en) 2011-05-12 2015-11-24 Densbits Technologies Ltd. Advanced management of a non-volatile memory
US9372792B1 (en) 2011-05-12 2016-06-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US9501392B1 (en) 2011-05-12 2016-11-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of a non-volatile memory module
US9396106B2 (en) 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US8996790B1 (en) * 2011-05-12 2015-03-31 Densbits Technologies Ltd. System and method for flash memory management
WO2013085518A1 (en) * 2011-12-08 2013-06-13 Intel Corporation A method, apparatus, and system for efficiently handling multiple virtual address mappings during transactional execution
US8996788B2 (en) 2012-02-09 2015-03-31 Densbits Technologies Ltd. Configurable flash interface
US8947941B2 (en) 2012-02-09 2015-02-03 Densbits Technologies Ltd. State responsive operations relating to flash memory cells
US8996793B1 (en) 2012-04-24 2015-03-31 Densbits Technologies Ltd. System, method and computer readable medium for generating soft information
US8838937B1 (en) 2012-05-23 2014-09-16 Densbits Technologies Ltd. Methods, systems and computer readable medium for writing and reading data
US8879325B1 (en) 2012-05-30 2014-11-04 Densbits Technologies Ltd. System, method and computer program product for processing read threshold information and for reading a flash memory module
US9921954B1 (en) 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
US9368225B1 (en) 2012-11-21 2016-06-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Determining read thresholds based upon read error direction statistics
US9069659B1 (en) 2013-01-03 2015-06-30 Densbits Technologies Ltd. Read threshold determination using reference read threshold
US9081672B1 (en) 2013-05-30 2015-07-14 Richard Michael Nemes Methods and apparatus for information storage and retrieval using a caching technique with external-chain hashing and dynamic resource-dependent data shedding
US9136876B1 (en) 2013-06-13 2015-09-15 Densbits Technologies Ltd. Size limited multi-dimensional decoding
US9367454B2 (en) * 2013-08-15 2016-06-14 Applied Micro Circuits Corporation Address index recovery using hash-based exclusive or
US9229874B2 (en) * 2013-09-27 2016-01-05 Intel Corporation Apparatus and method for compressing a memory address
US9413491B1 (en) 2013-10-08 2016-08-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for multiple dimension decoding and encoding a message
US9348694B1 (en) 2013-10-09 2016-05-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9397706B1 (en) 2013-10-09 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for irregular multiple dimension decoding and encoding
US9786388B1 (en) 2013-10-09 2017-10-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Detecting and managing bad columns
US9536612B1 (en) 2014-01-23 2017-01-03 Avago Technologies General Ip (Singapore) Pte. Ltd Digital signaling processing for three dimensional flash memory arrays
US10120792B1 (en) 2014-01-29 2018-11-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Programming an embedded flash storage device
US20150256601A1 (en) * 2014-03-10 2015-09-10 Palo Alto Research Center Incorporated System and method for efficient content caching in a streaming storage
US9542262B1 (en) 2014-05-29 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Error correction
US9892033B1 (en) 2014-06-24 2018-02-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Management of memory units
US9584159B1 (en) 2014-07-03 2017-02-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Interleaved encoding
US9972393B1 (en) 2014-07-03 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Accelerating programming of a flash memory module
US9449702B1 (en) 2014-07-08 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power management
US9524211B1 (en) 2014-11-18 2016-12-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Codeword management
US10305515B1 (en) 2015-02-02 2019-05-28 Avago Technologies International Sales Pte. Limited System and method for encoding using multiple linear feedback shift registers
US10628255B1 (en) 2015-06-11 2020-04-21 Avago Technologies International Sales Pte. Limited Multi-dimensional decoding
US9851921B1 (en) 2015-07-05 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Flash memory chip processing
US10025722B2 (en) * 2015-10-28 2018-07-17 International Business Machines Corporation Efficient translation reloads for page faults with host accelerator directly accessing process address space without setting up DMA with driver and kernel by process inheriting hardware context from the host accelerator
US9954558B1 (en) 2016-03-03 2018-04-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Fast decoding of data stored in a flash memory
US11544069B2 (en) * 2018-10-25 2023-01-03 Micron Technology, Inc. Universal pointers for data exchange in a computer system having independent processors
US10846239B2 (en) * 2018-11-29 2020-11-24 Marvell Asia Pte, Ltd. Managing translation lookaside buffer entries based on associativity and page size

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4215402A (en) * 1978-10-23 1980-07-29 International Business Machines Corporation Hash index table hash generator apparatus
JPS5687282A (en) * 1979-12-14 1981-07-15 Nec Corp Data processor
US4682281A (en) * 1983-08-30 1987-07-21 Amdahl Corporation Data storage unit employing translation lookaside buffer pointer
US4731740A (en) * 1984-06-30 1988-03-15 Kabushiki Kaisha Toshiba Translation lookaside buffer control system in computer or virtual memory control scheme
US5060137A (en) * 1985-06-28 1991-10-22 Hewlett-Packard Company Explicit instructions for control of translation lookaside buffers
JPH083805B2 (ja) * 1985-06-28 1996-01-17 ヒューレット・パッカード・カンパニー Ｔｌｂ制御方法
US5253353A (en) * 1990-01-02 1993-10-12 Digital Equipment Corporation System and method for efficiently supporting access to I/O devices through large direct-mapped data caches

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3680142B2 (ja) * 1997-12-05 2005-08-10 東京エレクトロンデバイス株式会社 記憶装置及びアクセス方法

Also Published As

Publication number Publication date
US5724538A (en) 1998-03-03
DE4410060B4 (de) 2006-02-09
KR100297454B1 (ko) 2001-10-24
JP3640978B2 (ja) 2005-04-20
KR940024591A (ko) 1994-11-18
DE4410060A1 (de) 1994-10-13

Similar Documents

Publication Publication Date Title
JP3640978B2 (ja) ページテーブル中のハッシュアドレスタグを用いたメモリアドレス制御装置
JP4268332B2 (ja) 仮想アドレスからページ・テーブル・インデックスを計算する方法および装置
US5493660A (en) Software assisted hardware TLB miss handler
US5230045A (en) Multiple address space system including address translator for receiving virtual addresses from bus and providing real addresses on the bus
US5123101A (en) Multiple address space mapping technique for shared memory wherein a processor operates a fault handling routine upon a translator miss
US6145064A (en) Method of efficiently updating hashed page tables
KR960001946B1 (ko) 우선 변환 참조버퍼
JP3936378B2 (ja) アドレス変換装置
US5526504A (en) Variable page size translation lookaside buffer
US7809921B2 (en) Method and apparatus for translating a virtual address to a real address using blocks of contiguous page table entries
EP0642086B1 (en) Virtual address to physical address translation cache that supports multiple page sizes
US5918251A (en) Method and apparatus for preloading different default address translation attributes
US4774653A (en) Hybrid hardware/software method and apparatus for virtual memory address translation using primary and secondary translation buffers
US20040221128A1 (en) Virtual to physical memory mapping in network interfaces
US6480950B1 (en) Software paging system
JPH04232551A (ja) 多重仮想アドレス変換方法及び装置
JP3666689B2 (ja) 仮想アドレス変換方法
JPH03194632A (ja) 変換予見にもとづくキャッシュアクセス
JPH11203199A (ja) キャッシュ・メモリ
JPH10254718A (ja) キャッシュ効果オブジェクトローダ
JPH04320553A (ja) アドレス変換機構
CN101331466A (zh) 同经高速缓存的存储器数据一起高速缓存存储器属性指示符
JPH08212136A (ja) 仮想メモリ変換処理を効率的に共有する方法及び装置
JPH10187538A (ja) 仮想アドレス変換資源の共用化の方法及びシステム
KR100450675B1 (ko) 성능향상 및 전력소모를 감소시킬 수 있는 ｔｌｂ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees