JP2014119850A - メモリ制御装置、基地局装置、メモリ制御方法、及びプログラム - Google Patents

メモリ制御装置、基地局装置、メモリ制御方法、及びプログラム Download PDF

Info

Publication number
JP2014119850A
JP2014119850A JP2012273101A JP2012273101A JP2014119850A JP 2014119850 A JP2014119850 A JP 2014119850A JP 2012273101 A JP2012273101 A JP 2012273101A JP 2012273101 A JP2012273101 A JP 2012273101A JP 2014119850 A JP2014119850 A JP 2014119850A
Authority
JP
Japan
Prior art keywords
address
memory control
control device
base station
virtual address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012273101A
Other languages
English (en)
Inventor
Kazunori Takeo
和憲 竹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Communication Systems Ltd
Original Assignee
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Communication Systems Ltd filed Critical NEC Communication Systems Ltd
Priority to JP2012273101A priority Critical patent/JP2014119850A/ja
Publication of JP2014119850A publication Critical patent/JP2014119850A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】OSの処理により生じるオーバヘッドを回避するメモリ制御装置を提供する。
【解決手段】メモリ制御装置10を備える基地局装置であって、前記メモリ制御装置は、アプリケーションプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを物理アドレスに変換するアプリアドレス変換部101、を備える。アプリアドレス変換部は、アプリケーションプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを物理アドレスに変換する。
【選択図】図1

Description

本発明は、メモリ制御装置、基地局装置、メモリ制御方法、及びプログラムに関する。
さまざまな装置において、CPUなどの制御部はOS(オペレーティングシステム)プログラムを介してアプリケーションプログラムを実行する。また、プログラムの扱う仮想アドレスをその装置で使用されるメモリに割り当てる物理アドレスに変換するMMU(Memory Management Unit)のようなメモリ制御装置は、OSプログラムに従って動作する。
多くのOSは複数の処理を並行して行う機能を有しているが、このとき、OSが複数の処理を並行して行う際に生じるオーバヘッドにより処理能力が低下する問題がある。オーバヘッドとは、CPUがアプリケーションを実行する際にOSが関与する間接的な処理やウェイト時間等の時間である。そして、メモリ制御装置が仮想アドレスから物理アドレスに変換するときにも、OSが関与することによって生じるオーバヘッドにより処理能力が低下することが問題になることがある。
なお、本願に関連するOSによる処理の遅延を抑止する技術が特許文献1に記載されている。
特開2000−184252号公報
しかしながら、特許文献1の技術は、ボタンの半押しなどのユーザ操作に伴う情報を、OSを介さずにハードウェア依存のプログラムを介してハードウェアに入力する技術であり、アプリケーションプログラムがハードウェアを制御する技術ではない。
そこでこの発明は、上記の課題を解決することのできるメモリ制御装置、基地局装置、メモリ制御方法、及びプログラムを提供することを目的としている。
上記目的を達成するために、本発明は、アプリケーションプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを物理アドレスに変換するアプリアドレス変換部、を備えることを特徴とするメモリ制御装置である。
また本発明は、メモリ制御装置を備える基地局装置であって、前記メモリ制御装置は、アプリケーションプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを物理アドレスに変換するアプリアドレス変換部、を備えることを特徴とする基地局装置である。
また本発明は、アプリケーションプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを物理アドレスに変換する、ことを特徴とするメモリ制御方法である。
また本発明は、メモリ制御装置のコンピュータを、オペレーティングシステムプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを物理アドレスに変換するアプリアドレス変換手段、として機能させることを特徴とするプログラム
本発明の実施形態によるメモリ制御装置によれば、OSの処理により生じるオーバヘッドを回避することができる。
本発明のメモリ制御装置10の最小構成を示す機能ブロック図である。 第一の実施形態によるメモリ制御装置10を備える基地局装置20を有する携帯電話通信システム100の構成を示す図である。 本発明の第一の実施形態による基地局装置20の構成を示す機能ブロック図である。 仮想アドレスを物理アドレスに変換するための変換定義テーブルとその変換例を示す図である。 本発明の第一の実施形態による基地局装置20の処理フローを示す図である。 本発明の第二の実施形態による基地局装置20の構成を示す機能ブロック図である。 本発明の第二の実施形態による基地局装置20の処理フローを示す図である。
図1は、本発明のメモリ制御装置10の最小構成を示す機能ブロック図である。
本発明のメモリ制御装置10は、図1で示すように、少なくともアプリアドレス変換部101の機能部を備える。
ここで、アプリアドレス変換部101は、アプリケーションプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを記憶部に割り当てられている物理アドレスに変換する機能部である。
<第一の実施形態>
図2は、第一の実施形態によるメモリ制御装置10を備える基地局装置20を有する携帯電話通信システム100の構成を示す図である。
この携帯電話通信システム100は、本発明のメモリ制御装置10を備える基地局装置20を使用する一例である。
そして、携帯電話通信システム100は、図2に示すように、基地局装置20a、20bと、携帯電話21a、21bと、交換機22a、22bと、ホームメモリ装置23と、加入携帯電話網と、他社の携帯電話網と、インターネットと、固定電話回線網とを含んで構成される。
なお、基地局装置20a、20bを総称して基地局装置20と呼ぶこととする。また、携帯電話21a、21bを総称して携帯電話21と呼ぶこととする。また、交換機22a、22bを総称して交換機22と呼ぶこととする。
携帯電話通信システム100において、携帯電話21は、電源が入っている際に、基地局装置20と所定の間隔でデータの送受信を行っている。
そして、携帯電話21はデータの送受信を行っている基地局装置20との通信と基地局装置20の位置に基づいて、携帯電話21自身がどのエリアにいるかを表す“位置登録エリア”と呼ばれるエリアをホームメモリ装置23に登録している。
ここで、あるユーザがこの携帯電話21に電話を掛けると、交換機22はまず、該当する電話番号の携帯電話21がどの“位置登録エリア”に存在するかを特定するために、ホームメモリ装置23からデータを読み出す。
そして、交換機22は読み出したデータに基づいて、“位置登録エリア”を特定し、特定したエリアの基地局装置20を介して、そのエリアに存在するすべての携帯電話21に対して呼び出し信号を一斉に送信する。
携帯電話21は、基地局装置20から呼び出し信号を受信し呼び出しに応答すると、応答信号を基地局装置20へ送信する。
そして、基地局装置20は、この応答信号を受信し、携帯電話21が現在どこのエリアに存在しているかを確認して接続する。
図3は、本発明の第一の実施形態による基地局装置20の構成を示す機能ブロック図である。
この図が示すように第一の実施形態による基地局装置20は、メモリ制御装置10と、記憶装置30と、ペリフェラル装置40と、制御装置50とを備える。
なお、ペリフェラル装置40は、例えば、基地局装置20内に設置された携帯電話同士の回線を接続するためのスイッチ等を搭載する基板である。
ここで、第一の実施形態によるメモリ制御装置10は、図1で示した最小構成のメモリ制御装置10に加え、記憶部102を備える。
このメモリ制御装置10のアプリアドレス変換部101は、記憶部102が記憶する変換定義テーブルに基づいて、記憶部301が記憶するアプリケーションプログラムの扱う仮想アドレスを、記憶部401に割り当てられた物理アドレスに変換する機能部である。
また、アプリアドレス変換部101は、制御部501がアプリケーションプログラムを実行し記憶部401にデータを記録するとき、制御装置50から受信した制御信号と、記憶部301の記憶するアプリケーションプログラムとに基づいて動作する機能部である。
また、記憶部102は、記憶部301の記憶するアプリケーションプログラムの扱う仮想アドレスと記憶部401に割り当てる物理アドレスの対応関係を示す変換定義テーブルを記憶する記憶部である。
また、記憶装置30の記憶部301は、図2で示すような基地局装置20が携帯電話21や交換機22と通信を行う際に基地局装置20を動作させるためのアプリケーションプログラムを記憶する記憶部である。
また、ペリフェラル装置40の記憶部401は、基地局装置20が携帯電話21や交換機22と通信を行う際に必要な種々のデータを記憶する記憶部である。
また、制御装置50の制御部501は、アプリケーションプログラムを実行し、そのプログラムに基づいて、基地局装置20の各装置に制御信号やデータを送受信する機能部である。
そして、上述の通信を行う際に基地局装置20において、制御装置50は、記憶装置30の記憶するアプリケーションプログラムを実行し、そのプログラムに基づいて、各装置に制御信号やデータを送受信する。
制御装置50は、アプリケーションプログラムに基づいて、ペリフェラル装置40とデータを送受信する。
そして、制御装置50は、記憶装置30の記憶するアプリケーションプログラムの扱う仮想アドレスを、物理アドレスに変換するための制御信号をメモリ制御装置10に送信する。
メモリ制御装置10は、制御装置50からの制御信号を受信すると、受信した制御信号に基づいて、記憶装置30からアプリケーションプログラムの扱う仮想アドレスの情報を読み出し、変換定義テーブルに従って仮想アドレスを物理アドレスに変換する。
そして、メモリ制御装置10は、その変換結果を制御装置50へ出力する。
制御装置50は、メモリ制御装置10から変換結果を入力すると、その変換結果の物理アドレスに相当するペリフェラル装置40の記憶部401に通信を行う際に必要な種々のデータを記録する。
図4は、仮想アドレスを物理アドレスに変換するための変換定義テーブルとその変換例を示す図である。
この図は、アプリアドレス変換部101が、アプリケーションプログラムの扱う32ビットの仮想アドレスを、変換定義テーブルに基づいて記憶部401に割り当てられた16ビットの物理アドレスに変換する場合の例を示している。
また、この図は、アプリアドレス変換部101がページング方式と呼ばれるページ単位で仮想アドレスや物理アドレスを扱う場合の例を示している。
なお、各ページは、一般的に4キロバイト程度のサイズに区切られた記憶容量の単位であり、各ページの先頭アドレスとその先頭アドレスからの記憶容量サイズとで表すことができる。そして、各ページと先頭アドレスとの対応関係は、図4には示していない別の変換定義テーブルAで管理されている。
仮想アドレスを物理アドレスに変換する際、アプリアドレス変換部101は、まず図4で示すような変換定義テーブルを読み出す。
次に、アプリアドレス変換部101は、例えば仮想アドレスの上位22ビットに対応する変換定義テーブルのページを参照し、その変換定義テーブルのページに対応する記憶部401の上位アドレスに対応するページに変換する。
次に、アプリアドレス変換部101は、記憶部401の上位アドレスに対応するページを、変換定義テーブルAに基づいてページの先頭アドレスに変換する。
なお、仮想アドレスのページ数は、222である。
また、アプリアドレス変換部101は、仮想アドレスの下位10ビットに基づいて、物理アドレスの下位10ビットへ変換する。
そして、アプリアドレス変換部101は、物理アドレスの上位6ビットが示す各ページの先頭アドレスと、物理アドレスの下位10ビットが示すページの先頭アドレスからのオフセットにより各ページ内のアドレスを決定する。
図5は、本発明の第一の実施形態による基地局装置20の処理フローを示す図である。
次に、第一の実施形態による基地局装置20の処理フローを説明する。この実施形態による基地局装置20の処理フローは、あるユーザが、ある基地局装置20の配下に接続されたと通信している携帯電話21に電話した際に、記憶部102の記憶する変換定義テーブルに基づいて仮想アドレスを物理アドレスに変換し、その物理アドレスに対応する記憶部401にデータを記録する場合の処理フローである。
まず、例えば基地局装置20の関係者が、記憶部301で記憶するアプリケーションプログラムの扱う仮想アドレスを、記憶部401に割り当てられた物理アドレスへ変換するための、仮想アドレスと物理アドレスとの対応関係を示す変換定義テーブルを作成する。
この変換定義テーブルは、アルゴリズムに基づいてプログラムが生成してもよい。
そして、記憶部102がこの作成した変換定義テーブルを記憶する(ステップS1)。
このような状態で、あるユーザが携帯電話21aに電話を掛ける。すると、交換機22aは、携帯電話21aの位置登録エリアを特定し、携帯電話21aに対して呼び出し信号を一斉に送信する。そして、携帯電話21aは、基地局装置20aから呼び出し信号を受信し応答すると、応答信号を基地局装置20aへ送信する。そして、基地局装置20aは、この応答信号を受信し、携帯電話21aが現在どこのエリアに存在しているかを確認して接続する。
このような通信を行う際に基地局装置20aにおいて、制御部501は、記憶部301の記憶するアプリケーションプログラムを読み出し、実行する(ステップS2)。
そして、制御部501の実行するアプリケーションプログラムに基づいて、基地局装置20aは、携帯電話21aや交換機22aから接続情報や、接続後の音声データなどのデータを入力する(ステップS3)。
制御部501は、基地局装置20が外部から接続情報や接続後に音声データなどのデータを入力すると、アプリケーションプログラムに基づいて、ペリフェラル装置40とデータを送受信する(ステップS4)。
そして制御部501は、アプリケーションプログラムの扱う仮想アドレスを物理アドレスに変換する要求を示す制御信号をメモリ制御装置10に送信する(ステップS5)。
制御装置50から制御信号を受信すると、アプリアドレス変換部101は、受信した制御信号に基づいて、記憶部301からアプリケーションプログラムの扱う仮想アドレスの情報を読み出し、変換定義テーブルに従って仮想アドレスを物理アドレスに変換する(ステップS6)。
そして、アプリアドレス変換部101は、その変換結果である物理アドレスの情報を制御装置50へ出力する(ステップS7)。
制御装置50がメモリ制御装置10から物理アドレスの情報である各ページの先頭アドレスとその先頭アドレスからのオフセットを入力すると、制御部501は、物理アドレスに相当するペリフェラル装置40の記憶部401にデータを記録する(ステップS8)。
以上、第一の実施形態による基地局装置20の処理フローについて説明したが、上述のアプリアドレス変換部101の処理により、OSプログラムを介さずに仮想アドレスを物理アドレスに変換でき、OSの処理により生じるオーバヘッドを回避することできる。そして、メモリ制御装置10を搭載することで、基地局装置20における全体の処理が高速になる。
また、上述のメモリ制御装置10を搭載する基地局装置20により、携帯電話通信システム100全体の通信が高速になる。
<第二の実施形態>
図6は、本発明の第二の実施形態による基地局装置20の構成を示す機能ブロック図である。
この第二の実施形態による基地局装置20は、記憶装置30と、ペリフェラル装置40aと、ペリフェラル装置40bと、ペリフェラル装置40cと、制御装置50とを備える。
また、第二の実施形態によるメモリ制御装置10のアプリアドレス変換部101、記憶部102、OSアドレス変換部103は、制御装置50の制御部501内に備えられており、制御部501がメモリ制御装置を包含する点で第一の実施形態によるメモリ制御装置10と異なる。
第二の実施形態によるメモリ制御装置10は、図3で示したアプリアドレス変換部101、記憶部102に加え、OSアドレス変換部103を備える。
また、メモリ制御装置10の記憶部102は、3つのペリフェラル装置(40a、40b、40c)の記憶部401a、401b、401cのそれぞれに1対1で対応した変換定義テーブルを記憶している。
このメモリ制御装置10のアプリアドレス変換部101は、記憶部102が記憶する変換定義テーブルa、bに基づいて、記憶部301が記憶するアプリケーションプログラムの扱う仮想アドレスを記憶部401a、401bに割り当てられた物理アドレスに変換する機能部である。
また、アプリアドレス変換部101は、制御部501がアプリケーションプログラムを実行し記憶部401a、401bにデータを記憶するとき、メモリ制御装置10が制御装置50から受信した制御信号に従い、記憶部301が記憶するアプリケーションプログラムに基づいて動作する機能部である。
また、記憶部102は、記憶部301の記憶するアプリケーションプログラムの扱う仮想アドレスと記憶部401a、401bに割り当てる物理アドレスの対応関係を示す変換定義テーブルa、bを記憶する記憶部である。
また、記憶部102は、記憶部301の記憶するOS(オペレーティングシステム)プログラムの扱う仮想アドレスと記憶部401cに割り当てる物理アドレスの対応関係を示す変換定義テーブルcを記憶する記憶部である。
また、OSアドレス変換部103は、制御部501がアプリケーションプログラムを実行し記憶部401cにデータを記憶するとき、メモリ制御装置10が制御装置50から受信した制御信号に従い、記憶部301が記憶するOSプログラムに基づいて動作する機能部である。
なお、記憶部102の記憶する変換定義テーブルaは、記憶部401aに対して使用される変換定義テーブルである。
そして、変換定義テーブルaは、アプリアドレス変換部101がアプリケーションプログラムの扱う仮想アドレスを記憶部401aの物理アドレスへ変換する変換以外では使用されない。
また、記憶部102の記憶する変換定義テーブルbは、記憶部401bに対して使用される変換定義テーブルである。
そして、変換定義テーブルbは、アプリアドレス変換部101がアプリケーションプログラムの扱う仮想アドレスを記憶部401bの物理アドレスへ変換する変換以外では使用されない。
また、記憶部102の記憶する変換定義テーブルcは、記憶部401cに対して使用される変換定義テーブルである。
そして、変換定義テーブルcは、OSアドレス変換部103がOSプログラムの扱う仮想アドレスを記憶部401cの物理アドレスへ変換する変換以外では使用されない。
そのため、変換定義テーブルa、b、cは、それぞれのテーブル内では同一アドレスは重複して定義できないが、それぞれのテーブル間では同一のアドレスが存在し重複してもよい。
また、記憶装置30の記憶部301は、上述のような通信を行う際に基地局装置20を動作させるためのアプリケーションプログラムを記憶する記憶部である。
また、記憶装置30の記憶部301は、上述のような通信を行う際に基地局装置20を動作させるためのOSプログラムを記憶する記憶部である。
また、ペリフェラル装置40(40a、40b、40c)の記憶部401a、b、cは、この通信を行う際に必要な種々のデータを記憶する記憶部である。
また、制御装置50の制御部501は、アプリケーションプログラムを実行し、そのプログラムに基づいて、基地局装置20の各装置に制御信号やデータを送受信する機能部である。
そして、上述の通信を行う際に基地局装置20において、制御装置50は、記憶装置30の記憶するアプリケーションプログラムを実行し、そのプログラムに基づいて、各装置に制御信号やデータを送受信する。
制御装置50は、アプリケーションプログラムに基づいて、ペリフェラル装置40a、b、cとデータを送受信する。
そして、制御装置50は、アプリケーションプログラムの扱う仮想アドレスを物理アドレスに変換する要求を示す制御信号をメモリ制御装置10に送信する。
また、制御装置50は、OSプログラムの扱う仮想アドレスを物理アドレスに変換する要求を示す制御信号をメモリ制御装置10に送信する。
また、メモリ制御装置10が制御装置50からのアプリアドレス変換部101への制御信号を受信した場合、メモリ制御装置10は受信した制御信号に基づいて、記憶装置30からアプリケーションプログラムの扱う仮想アドレスの情報を読み出し、変換定義テーブルaまたはbに従って仮想アドレスを物理アドレスに変換する。
そして、メモリ制御装置10は、その変換結果を制御装置50へ出力する。
また、メモリ制御装置10が制御装置50からのOSアドレス変換部103への制御信号を受信した場合、メモリ制御装置10は受信した制御信号に基づいて、記憶装置30からOSプログラムの扱う仮想アドレスの情報を読み出し、変換定義テーブルcに従って仮想アドレスを物理アドレスに変換する。
そして、メモリ制御装置10は、その変換結果を制御装置50へ出力する。
そして制御装置50は、メモリ制御装置10から変換結果を入力すると、その変換結果の物理アドレスに相当するペリフェラル装置40の記憶部401にデータを記録する。
図7は、本発明の第二の実施形態による基地局装置20の処理フローを示す図である。
次に、第二の実施形態による基地局装置20の処理フローを説明する。
この実施形態による端末装置1の処理フローは、あるユーザが基地局装置20と通信している携帯電話21に電話した際に、変換定義テーブルに従って仮想アドレスを物理アドレスに変換し、その物理アドレスに対応する記憶部にデータを記録する処理フローである。
そして、この実施形態による基地局装置20の処理フローは、記憶部102の記憶する変換定義テーブルに基づいて、記憶部301の記憶するアプリケーションプログラムの扱う仮想アドレス、または記憶部301の記憶するOSプログラムの扱う仮想アドレスを物理アドレスに変換し、記憶部401にデータを記録する場合の例である。
この実施形態による基地局装置20の処理フローのステップS11〜ステップS16で、第一の実施形態による基地局装置20の処理フローのステップS1〜ステップS6の処理と同等の処理が行われる。
そして、基地局装置20の処理フローのステップS17〜ステップS19で、OSプログラムの扱う仮想アドレスを物理アドレスに変換する処理が行われる。
また、基地局装置20の処理フローのステップS20とステップS21とで、第一の実施形態による基地局装置20のステップS7とステップS8と同等の処理が行われる。
まず、例えば基地局装置20の関係者が、記憶部301が記憶するアプリケーションプログラムの扱う仮想アドレスを、ペリフェラル装置40a、bの記憶部401a、bに割り当てられた物理アドレスへ変換するための仮想アドレスと物理アドレスとの対応関係を示す変換定義テーブルa、bを作成する。
また、基地局装置20の関係者が、記憶部301が記憶するOSプログラムの扱う仮想アドレスを、ペリフェラル装置40cの記憶部401cに割り当てられた物理アドレスへ変換するための仮想アドレスと物理アドレスとの対応関係を示す変換定義テーブルcを作成する。
そして、記憶部102がこの作成した変換定義テーブルa、b、cを記憶する(ステップS11)。
このような状態で、あるユーザが携帯電話21aに電話を掛ける。すると、交換機22aは、携帯電話21aの位置登録エリアを特定し、携帯電話21aに対して呼び出し信号を一斉に送信する。そして、携帯電話21aは、基地局装置20aから呼び出し信号を受信し応答すると、応答信号を基地局装置20aへ送信する。そして、基地局装置20aは、この応答信号を受信し、携帯電話21aが現在どこのエリアに存在しているかを確認して接続する。
このような通信を行う際に基地局装置20aにおいて、制御部501は、記憶部301の記憶するアプリケーションプログラムを読み出し、実行する(ステップS12)。
このとき、アプリケーションプログラムは、OSプログラムを介して実行されている。
そして、制御部501の実行するアプリケーションプログラムに基づいて、基地局装置20aは、携帯電話21aや交換機22aから接続情報や、接続後の音声データなどのデータを入力する(ステップS13)。
制御部501は、基地局装置20が外部から接続情報や接続後に音声データなどのデータを入力し高速にデータ処理する場合、アプリケーションプログラムに基づいて、ペリフェラル装置40aまたはbとデータを送受信する(ステップS14)。
そして制御部501は、アプリケーションプログラムの扱う仮想アドレスを物理アドレスに変換する要求を示す制御信号をメモリ制御装置10に送信する(ステップS15)。
制御装置50から制御信号を受信すると、アプリアドレス変換部101は、受信した制御信号に基づいて、記憶部301からアプリケーションプログラムの扱う仮想アドレスの情報を読み出し、変換定義テーブルa、bに従って仮想アドレスを物理アドレスに変換する(ステップS16)。
また、ステップS13の処理の次に、制御部501は、基地局装置20が外部から接続情報や接続後に音声データなどのデータを入力し高速にデータ処理しない場合、OSプログラムに基づいて、ペリフェラル装置40cとデータを送受信する(ステップS17)。
そして制御部501は、OSプログラムの扱う仮想アドレスを物理アドレスに変換し、ペリフェラル装置40cの記憶部401cにデータを記録するための制御信号をメモリ制御装置10に送信する(ステップS18)。
制御装置50から制御信号を受信すると、OSアドレス変換部103は、受信した制御信号に基づいて、記憶部301からOSプログラムの扱う仮想アドレスの情報を読み出し、変換定義テーブルa、bに従って仮想アドレスを物理アドレスに変換する(ステップS19)。
そして、ステップS16またはステップS19の処理を行い、次にアプリアドレス変換部101は、その変換結果である物理アドレスの情報を制御装置50へ出力する(ステップS20)。
制御装置50がメモリ制御装置10から物理アドレスの情報である各ページの先頭アドレスとその先頭アドレスからのオフセットを入力すると、制御部501は、物理アドレスに相当するペリフェラル装置40a、b、cのそれぞれの記憶部401a、b、cにデータを記録する(ステップS21)。
なお、アプリケーションプログラムの扱う仮想アドレスを物理アドレスに変換する要求を示す制御信号は、OSプログラムを介さずに仮想アドレスを物理アドレスに高速に変換するよう、予めアプリケーションプログラムによりプログラムされている信号である。
また、OSプログラムの扱う仮想アドレスを物理アドレスに変換するための制御信号は、高速な変換の不要な場合に仮想アドレスを物理アドレスに高速に変換せず、アプリアドレス変換部101の負担を低減するためにOSプログラムを介して変換するよう、予めアプリケーションプログラムによりプログラムされている信号である。
以上、第二の実施形態による基地局装置20の処理フローについて説明したが、上述のメモリ制御装置10のアプリアドレス変換部101により、OSプログラムを介さずに仮想アドレスを物理アドレスに変換でき、OSの処理により生じるオーバヘッドを回避することで、メモリ制御装置10を搭載する基地局装置20における全体の処理が高速になる。
また、メモリ制御装置10のOSアドレス変換部103により、高速な変換の不要な場合に仮想アドレスを物理アドレスに高速に変換せず、OSプログラムを介さずに仮想アドレスを物理アドレスに変換でき、OSの処理により生じるオーバヘッドを回避することできる。そして、メモリ制御装置10を搭載することで、基地局装置20における全体の処理が高速になる。
また、上述のメモリ制御装置10を搭載する基地局装置20により、携帯電話通信システム100全体の通信が高速になる。
また、記憶部102の記憶する変換定義テーブルa、b、cは、記憶部401a、b、cのそれぞれに1対1で対応しているため、アプリアドレス変換部101やOSアドレス変換部103が行う仮想アドレスから物理アドレスへの変換は、変換定義テーブルに基づいてペリフェラル装置40の記憶部401a、b、c毎に独立して行われる。
そのため、アプリアドレス変換部101とOSアドレス変換部103は、互いの変換アドレスを把握している必要がなく、アプリケーションプログラムの作成や変換定義テーブルの作成が容易である。
上述の本発明の実施形態による各機能部は、例えばCPU(Central Proccessing Unit)などの制御部501と同一または別の制御部がプログラムを実行することにより構成されてもよい。
なお本発明の実施形態について説明したが、上述のメモリ制御装置10は内部に、コンピュータシステムを有している。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、CD−ROM、DVD−ROM、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。
また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。
10・・・メモリ制御装置
20、20a、20b・・・基地局装置
21、21a、21b・・・携帯電話
22、22a、22b・・・交換機
23・・・ホームメモリ装置
30・・・記憶装置
40、40a、40b、40c・・・ペリフェラル装置
50・・・制御装置
100・・・携帯電話通信システム
101・・・アプリアドレス変換部
102、301、401、401a、401b、401c・・・記憶部
103・・・OSアドレス変換部
501・・・制御部

Claims (10)

  1. アプリケーションプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを物理アドレスに変換するアプリアドレス変換部、
    を備えることを特徴とするメモリ制御装置。
  2. 前記アプリアドレス変換部は、
    各記憶部に1対1で対応する各変換定義テーブルに基づいてアプリケーションプログラムの扱う仮想アドレスを物理アドレスに変換する、
    ことを特徴とする請求項1に記載のメモリ制御装置。
  3. オペレーティングシステムプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを物理アドレスに変換するOSアドレス変換部と、
    を備えることを特徴とする請求項1または請求項2に記載のメモリ制御装置。
  4. 前記OSアドレス変換部は、
    各記憶部に1対1で対応する各変換定義テーブルに基づいてオペレーティングシステムプログラムの扱う仮想アドレスを物理アドレスに変換する、
    ことを特徴とする請求項3に記載のメモリ制御装置。
  5. メモリ制御装置を備える基地局装置であって、
    前記メモリ制御装置は、
    アプリケーションプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを物理アドレスに変換するアプリアドレス変換部、
    を備えることを特徴とする基地局装置。
  6. 前記メモリ制御装置の前記アプリアドレス変換部は、
    各記憶部に1対1で対応する各変換定義テーブルに基づいてアプリケーションプログラムの扱う仮想アドレスを物理アドレスに変換する、
    ことを特徴とする請求項5に記載の基地局装置。
  7. 前記メモリ制御装置は、
    オペレーティングシステムプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを物理アドレスに変換するOSアドレス変換部と、
    を備えることを特徴とする請求項5または請求項6に記載の基地局装置。
  8. アプリケーションプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを物理アドレスに変換する、
    ことを特徴とするメモリ制御方法。
  9. オペレーティングシステムプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを物理アドレスに変換する、
    ことを特徴とする請求項8に記載のメモリ制御方法。
  10. メモリ制御装置のコンピュータを、
    オペレーティングシステムプログラムの扱う仮想アドレスを入力し、当該仮想アドレスを物理アドレスに変換するアプリアドレス変換手段、
    として機能させることを特徴とするプログラム。
JP2012273101A 2012-12-14 2012-12-14 メモリ制御装置、基地局装置、メモリ制御方法、及びプログラム Pending JP2014119850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012273101A JP2014119850A (ja) 2012-12-14 2012-12-14 メモリ制御装置、基地局装置、メモリ制御方法、及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012273101A JP2014119850A (ja) 2012-12-14 2012-12-14 メモリ制御装置、基地局装置、メモリ制御方法、及びプログラム

Publications (1)

Publication Number Publication Date
JP2014119850A true JP2014119850A (ja) 2014-06-30

Family

ID=51174658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012273101A Pending JP2014119850A (ja) 2012-12-14 2012-12-14 メモリ制御装置、基地局装置、メモリ制御方法、及びプログラム

Country Status (1)

Country Link
JP (1) JP2014119850A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05250261A (ja) * 1992-03-09 1993-09-28 Nec Corp アドレス変換装置
JP2004206424A (ja) * 2002-12-25 2004-07-22 Hitachi Ltd データ処理装置及びデータ処理装置におけるデータ転送方法
WO2008084531A1 (ja) * 2007-01-10 2008-07-17 Netcleus Systems Corporation メモリ管理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05250261A (ja) * 1992-03-09 1993-09-28 Nec Corp アドレス変換装置
JP2004206424A (ja) * 2002-12-25 2004-07-22 Hitachi Ltd データ処理装置及びデータ処理装置におけるデータ転送方法
WO2008084531A1 (ja) * 2007-01-10 2008-07-17 Netcleus Systems Corporation メモリ管理装置

Similar Documents

Publication Publication Date Title
US20220295587A1 (en) Communication Method for Implementing Dual SIM Dual Active, and Terminal
EP3577952B1 (en) Method and system for selection of an access and mobility management function in an access network environment
US20200322867A1 (en) Data Routing Method and Terminal
US20160157084A1 (en) Communication control apparatus, communication system, and communication control method
US10425354B2 (en) Resource allocation method, packet communication method, and apparatus
US20220248278A1 (en) Communication method and terminal device
CN110741725A (zh) 在无线通信系统中恢复连接
JP2021190959A (ja) 通信制御装置、通信制御プログラム、及び通信制御システム
CN104426816B (zh) 一种虚拟机通信方法及装置
JP3960963B2 (ja) 移動通信端末、移動通信管理装置、移動通信システム、移動通信端末プログラム、移動通信管理プログラムおよび移動通信方法
JP2006121526A (ja) 中継装置及び中継方法
WO2021018284A1 (zh) 网络切换方法、网络设备及终端
JP2008187224A (ja) Ip内線電話システムおよびサーバ装置
CN106063169A (zh) 一种数据处理方法及装置
JP2014119850A (ja) メモリ制御装置、基地局装置、メモリ制御方法、及びプログラム
CN103974215B (zh) 电子设备控制方法及电子设备
JP2014171026A (ja) 音声通話制御システム、制御装置及び制御方法
JP5789904B2 (ja) 1xメッセージを伝達するシステム、端末及び方法
JP6765702B1 (ja) 通信管理装置、通信管理方法、通信管理プログラムおよび通信管理システム
JP6812047B1 (ja) 通信管理装置、通信管理方法、通信管理プログラムおよび通信管理システム
JP2014220725A (ja) 電話システム及び接続制御方法
JP2011254130A (ja) 通信システム、内線管理装置、内線電話管理方法及び内線電話管理プログラム
US10880776B2 (en) Terminal management device, mobile communication control system, and mobile communication control method
JP6782665B2 (ja) 通信システム
JP6801288B2 (ja) コアネットワークノードおよび通信方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307