JPS6367662A - 仮想空間管理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータにおける仮想空間の管理方式に
係り、特に高速な仮想空間切換えと、効率のよいアドレ
ス変換バッファ制御を行なうに好適な仮想空間管理方式
に関する。

〔従来の技術〕

従来大型コンピュータにおける多重仮想空間の制御は、
特開昭５６−１６３５７０のように各々の仮想空間に対
して１つづつのセグメントテーブルを割当てる方式がと
られている。この方式では、各仮想空間に対して共通な
領域であることを示す手段として、セグメントディスク
リブタ内に共通セグメントビットを持っており、このビ
ットをアドレス変換バッファ（ＴＬＢ）で認識すること
によってＴＬＢの使用効率を上げている。またセグメン
トテーブルの先頭アドレス（ＳＴＯ）と空間番号を対応
づける手段を設け、共通セグメントでないセグメントす
なわち個別セグメントについては、空間番号と論理アド
レスの組に対して物理アドレスを対応づけてＴＬＢに登
録することにより、空間切換え時にＴＬＢパージを行な
わないようにして、空間切換えに伴うオーバヘッドを低
減している６〔発明が解決しようとする問題点〕 しかし、上記の方式では、以下のごとき問題がある。す
なわち第１に、共通領域として指定するセグメントのデ
ィスクリブタに関しては、すべてのセグメントテーブル
の対応する位置にあるディスクリブタの内容が同一であ
ることが必要であり、このことをソフトウェアが保証し
なくてはならないという問題がある。すなわちもし内容
を書換える必要が生じた場合、ソフトウェアは多重空間
の数だけ存在するセグメントテーブルの所定のディスク
リブタをすべて書換えねばならない。またこの開割込み
等も一般に禁止されねばならない。

第２図に、論理アドレスのサイズが大きくなるとセグメ
ントテーブルが大きくなりすぎ、主メモリの無駄になる
と同時に、ソフトウェアにとっても管理しにくくなると
いう問題がある。例えば仮想空間の低位アドレス側にプ
ログラムやデータ。

中位アドレスにスタック、高位アドレス側にシステムプ
ログラムを置くというような割付けをすると、実際に使
っている空間サイズは小さいにもかかわらず、セグメン
トテーブルは全空間に対して割付けねばならない。この
場合、多くのディスクリブタはそのセグメントが使われ
ていないことを示すためにのみ存在することになる。

本発明の目的は、このような欠点を解決し、ソフトウェ
アが扱いやすくかつ高速な仮想空間切換えと効率のよい
アドレス変換が可能な多重仮想空間の管理方式を提供す
ることにある。

〔問題点を解決するための手段〕

上記目的は、仮想空間を複数のリージョンと呼ぶ単位に
分割し各リージョンが各々のセグメントテーブルによっ
て変換されるものとした場合に。

各リージョン毎にそれが多重空間の中で共通領域として
使われるか、個別領域（すなわち多重化の数だけ存在す
る領域）であるかを示す手段と、各空間ごとに持ちその
空間の個別リージョンに関する情報を集中的に管理する
空間管理テーブルと、アドレス変換に使用する仮想空間
を空間管理テーブルのアドレスという形で指定する空間
管理テーブルアドレスレジスタと、空間管理テーブルア
ドレスから空間番号を生成する手段と、空間番号および
共通領域内アドレスかどうかを示す共通フラグとを保持
する手段を有するアドレス変換バッファ（ＴＬＢ）とか
らなる仮想空間管理方式を用いることにより達成される
。

〔作用〕

空間切換えを行なう場合、まず空間管理テーブルアドレ
スレジスタに新しい空間の空間管理テーブルのアドレス
を設定する。空間管理テーブルには個別リージョンに関
するセグメントテーブルアドレスなどの情報が入ってい
るので、個別リージョンのセグメントテーブルは切換え
られる。一方共通リージョンに関しては何らの変更もな
されないため、元のままのセグメントテーブルが継続し
”Ｃ変換に使われる。したがって従来と異なり共通リー
ジョンに関しては、単一のセグメントテーブルのみ管理
すればよいのでソフトウェアの負担が軽くなる。

一方空間切換えはソフトウェアが空間管理テーブルアド
レスレジスタを書換えるだけで行なわれるため、ハード
ウェアはこのレジスタの書換えを空間切換えと認識すれ
ばよい。空間切換えが行なわれると空間番号生成手段に
よって新しい空間番号が生成される。ＴＬＢに空間番号
と共通フラグを持つことによって、空間切換えに伴なう
ＴＬＢからの個別リージョンに対するアドレス変換対の
パージを行なう必要がなくなるため、新しい変換対を登
録するための最も使われていない変換対の追出しでいく
つかの変換対がＴＬＢから消滅する以外は、再びもとの
空間に戻った時に有効に使うことができる。

さらに空間切換えがレジスタ１本への書込みだけで行な
われるため、複数のリージョンに対する複数のセグメン
トテーブルアドレスの入換え等の処理を例えばメモリ管
理機’Ｆａｔ（ＭＭＵ）がマイクロプロゲラ１１により
実行することができる。したかってソフトウェアで入換
えを行なう場合に比べて空間切換えの高速化を計ること
ができる。

〔実施例〕

以下本発明の一実施例を以下に説明する。

第１図は本発明の概要を示す図であり、図中１はＣＰＵ
の論理アドレス（ＬＡ）　、２はメモリ管理機構（ＭＭ
Ｕ）、３は主メモリを表わす、また論理アドレス１はさ
らにリージョン指定部Ｒ、セグメント指定部Ｓ、ページ
指定部Ｐおよびオフセット部Ｏに分けられる。ＭＭＵ３
はアドレス変換バッファ（ＴＬＢ）２２を持っており、
通常ＬＡ１のＲ，Ｓ、Ｐ部を結合したＬＡ２２２部と、
空間管理テーブルレジスタＳＭＴＡＲ２０がら空間番号
生成回路２１を用いて生成される空間番号５Ｎ２２１部
とによって連想動作が行なわれ、ページフレーム番号（
ＰＦＮ２２３）を読出す。物理アドレス２５はＰＦＮ２
２３と論理アドレス１のオフセット部○を結合したもの
である。ここで共通フラグＣ２２０は論理アドレスＬＡ
２２２が共通リージョンに含まれているものであるかど
うかを共通リージョン表示回路２４の表示に従って表示
している。そして共通リージョンに含まれているならば
例えばＣ２２０＝“１″となり、このときＴＬＢ２２は
そのエントリに関して空間番号５Ｎ２２１を無視して連
想を行なうように動作する。

次にＭＭＵ２への設定及び動作について説明する０本実
施例では、空間管理テーブルＳＭＴ３１は個別リージョ
ンに関する情報のみを管理しているものとする。すると
ＭＭＵ２を動作させる前にあらかじめ共通リージョンの
位置および共通リージヨンに関する情報が必要である。

共通リージョンの位置は共通リージョン表示回路２４に
例えばＣＰＵが共通リージョン位置の情報を書込むこと
により設定できる。また共通リージョンに関する情報、
例えばセグメントテーブルの先頭ア下レスやテーブルの
大きさなどの情報は、リージョンレジスタ２３のうち共
通リージョン表示回路２４で共通リージョンであると指
定されているリージョンに対応するレジスタすなわち共
通リージョンレジスタ２３１にＣＰＵが書込んで設定す
る。

仮想空間が切換える場合、ＣＰＵはＳＭＴＡＲ２０に新
しい空間管理テーブルのアドレスを書込むだけでよい。

すると、以後の処理は、すべてＭＭＵ２がそれ自身のマ
イクロプログラム等の制御によって行なう。新しい値が
ＳＭＴＡｒ１２０に設定されるとまず空間番号生成回路
２１により新しい空間番号が決められる。このとき、も
しＳＭＴＡＲ２０に設定された値が以前に設定されたこ
とのある値であって、しかもまだその値に対応する空間
番号をＴＬＢ２２が保持しているなら、保持している空
間番号に等しい空間番号が空間番号生成回路２１により
生成される。一方Ｍ　Ｍ　Ｕ　２はＳＭＴＡＲ２０が示
す空間管理テーブルＳＭ、Ｔ３１をアクセスし少くとも
その一部をリージョンレジスタ２３のうち共通リージョ
ン表示口ｖｒ２４で個別リージョンであると指定されて
いる個別リージョンレジスタ２３２に取込む。このよう
にして新しい仮想空間に関する共通リージョンおよび個
別リージョンの情報が準（Ｂされる。以後は論理アドレ
ス１がＴＬＢ２２にヒツトしなかった場合、リージョン
レジスタ２３あるいは取込まれていない情報があれば空
間管理テーブルＳＭＴ３１の情報を用いてセグメントテ
ーブル３２さらにページテーブル３３を検索し、ページ
テーブル内のページフレーム番号ＰＦＮと論理アドレス
ＬＡ、空間番号ＳＮおよび共通フラグＣをＴＩ、Ｆ１２
２に書込んで登録する。その後同じ論理アドレスによる
アクセスが行なわれる場合にはＴＬＢ２２から直接ＰＦ
Ｎが求められる。

第２図は本実施例における多重空間とテーブル類の関係
を示したものである。

共通リージョンに関する定義は共通り一ジョンレジスタ
２３１を起点にして与えられる。すなわち共通リージョ
ンレジスタ２３１はセグメントテーブル３２−Ｃを指す
。セグメントテーブル内の各ディスクリブタは一般に各
々異なるページテーブル３３を指定する。これらは多重
空間全体の中でユニークに存在するので、ソフトウェア
はこのテーブル群を管理しておけば共通リージョンに関
する処理は完結する。

一方個別リージョンに関する定義は空間管理テーブルア
ドレスレジスタＳＭＴＡ！（２０を起点とする。

各々の空間はそれぞれについて１つずつ持っている空間
管理テーブル３１から順にセグメントテーブル３２．ペ
ージテーブル３３と連結されたテーブル群によって定義
される。そこでＣＰＵが各々の空間を代表するものとし
て空間管理テーブル３１の先頭アドレスをＳＭＴＡＲ２
０にセットすれば、所望の空間を選択することができる
。またＭＭｔＪ２もＳＭＴＡＲ２０の値を監視しておく
ことにより。

空間の切替りあるいは元の空間への帰還が生じたことを
知ることができる。

第３図は空間番号発生回路２１の実施例である。

この例では０から３までの４種の固定空間番号を割付け
る回路を示している。４本のレジスタ２１１はＳＭＴＡ
Ｒ２０の内容を記憶するレジスタである。また有効フラ
グ２１２はレジスタ２１１の内容が有効であるかどうか
を示す、今、ある空間管理テーブル３１のアドレスがＳ
ＭＴＡＲ２０に書込まれたとする。すると制御回路２１
４はこのアドレスと一致するものがレジスタ２１１にあ
るかどうかを比較器２１６を使って調べる。もし一致す
るものがあり、かつその有効フラグ２１２が有効を表示
していれば、そのレジスタの位置に対応する固定空間番
号２１３が選択され、空間番号レジスタ２１５にセット
される。この場合にはレジスタ２１１にすでに入ってい
たのでＴＬＢ２２にもこの空間におけるアドレス変換対
が空間番号レジスタ２１５にセットされた空間番号と共
に残っていると一般に考えられる。したがって主メモリ
上の変換テーブルを用いてのアドレス変換を行なわず直
接ＴＬＢ２２から物理アドレスを読出せるので、メモリ
アクセス時間が短縮される。次にＳＭＴＡＲ２０にセッ
トされたアドレスとレジスタ２１１内のアドレスが一致
しない場合、制御回路２１４は有効フラグ２１２が無効
を示しているエントリがあるかどうかを調べる。もし無
効なエントリがあればそこにＳＭＴＡＲ２０の値をセッ
トし対応する空間番号を空間番号レジスタ２１５にセッ
トする。

無効な“エントリがない場合、制御回路２１４は例えば
Ｌ　ＲＵ制御（最も最近使われなかったものを追出す制
御）によりいづれかのエントリの内容を無効にする。こ
の時同時にＴＬＢ２２からもその空間のアドレス変換対
を追出さねばならない、そのため無効にしたエントリの
空間番号を空間番号レジスタ２１５にセットするととも
に、ＴＬＢに対して空間番号レジスタ２１５にセットさ
れた空間番号を持つアドレス変換対をパージするための
パージ信号２１７をＴ　Ｌ　ｒ３に送出する。その後Ｓ
ＭＴＡＲ２０の内容を今無効にしたエントリのレジスタ
２１１にセットし有効フラグ２１２を有効にする。

なお空間番号の作り方は第３図に示した固定空間番号方
式の他に、空間管理テーブルのアドレスから作成する方
法、タイマの値を使う方法等がある。

第４図はＴ　Ｌ　Ｂ　２２の構造の概要である。ここで
は完全連想型のＴ　Ｔ、、　Ｂを想定している。アドレ
ス変換対の検索を行なう場合、空間番号５Ｎ２２１と論
理アドレスＬＡ２２２を入力する。またエントリが有効
かどうかを示す有効フラグ■２２４には“１″を入力す
る。この連想メモリには共通フラグＣ２２０による特別
な制御機能がある。すなわち共通フラグＣ２２０が“Ｏ
”のエントリは空間番号５Ｎ２２１を連想の対象とする
が、共通フラグＣ２２０が５′１”の場合すなわち共通
リージョンに含まれるアドレスである場合にはそのエン
トリの空間番号５Ｎ２２１を比較の対象からはずすとい
う機能である。入力データと各エントリの内容との比較
はエントリ毎に同時に行なわれ一致判定回路２２６に入
力される。一致するエントリがあったかどうかは一致線
２２６−１に表示される。一方各エントリの比較結果は
ＰＦＮ２２３および各種フラグ２２５を保持しているデ
ータアレイに入力され、一致の検出されたエントリの内
容が読出される。各種フラグ２２５にはページの保護内
容等が入っており、ＴＬＢ判定回路２２７でアクセスが
許可されているかどうかが判定される。この結果と一致
線２２６−１とからＴ　Ｌ　Ｂ　２２での変換が成功し
たかどうかを示すＴＬＢヒツト信号２２８が出力される
。なお空間切換え時にある空間を追出す場合には、パー
ジ信号２１７により論理アドレスＬＡ２２２をマスクし
連想の対象からはずすとともに、共通フラグＣ２２０に
は“Ｏ”を入力し個別リージョンのみを連想の対象とす
る。そして一致が検出されたエントリの有効フラグｖ２
２４を“Ｏ”にクリアすることによってパージが完了す
る。

第５図はリージョンレジスタ２３および共通リージョン
表示回路２４に関する実施例である。リージョンレジス
タ２３へのデータ入力は共通リージヨン表示回路２４の
出力を受けてセレクタ２３３−１〜４により表示２４が
“０”のときはメモリ側からのデータ、ｔ！２３７が、
表示２４が１′１　＃＃のときはＣＰＵからのデータ線
２３６が選択される。こうして共通リージョン表示回路
２４によってリージョンレジスタ２３の各々の性格が決
まり、個別リージョンレジスタ２３２と共通リージョン
レジスタ２３１に分類される。共通リージヨンレジスタ
２３１に対してはＣＰＵから直接書込みが行なわれ１通
常ひとつのオペレーティングシステムが稼動中は害換え
られることはない。

個別リージョンレジスタ２３２への書込みは変換制御回
路２６により自動的に行なわれる。書込データはメモリ
からのデータ線２３７を通して取込まれた空間管理テー
ブルＳＭＴ３１である。

変換テーブルによりアドレス変換を行なう場合まずＣＰ
Ｕからの論理アドレス１のＲフィールドが入力される。

セレクタ２３４は論理アドレス１と変換制御回路２６か
らのレジスタアドレスの選択を行なう。アドレス変換時
にはセレクタ２３４は論理アドレス１の側をデコーダ２
３５に通す。

デコーダ２３５により選択されたリージョンレジスタ２
３の内容は内部演算回路へのデータ線２３８に出力され
る。出力されたリージョンレジスタ２３の内容は演算等
の処理されてセグメントテーブルの検索に使われる。

〔発明効果〕

以上述べたように、本発明によれば多重仮想空間におい
て、各空間に共通な共通リージヨンと、多重化される個
別リージョンとを分離し、かつ個別リージョンに関して
は統一的管理ができるので。

ソフトウェアにとって扱いやすく、かつ高速な仮想空間
の切換えと効率のよいアドレス変換が可能な多重化され
た仮想空間の管理方式を提供することがで我る。

【図面の簡単な説明】

第１図は本発明の概要を示す図、第２図は多重空間とテ
ーブル類の関係を示す図、第３図は空間番号発生回路の
一実施例を示す図、第４図はＴＬＢの一実施例を示す図
、第５図はリージョンレジスタおよび共通リージョン表
示回路の一実施例を示す図である。 １・・・論理アドレス、２・・・メモリ管理機構、３・
・・主メモリ、２０・・・空間管理テーブルアドレスレ
ジスタ、２１・・・空間番号生成回路、２２・・・アド
レス変換バッファ（ＴＬＢ）、２３・・・リージョンレ
ジスタ、３１・・・空間管理テーブル、３２・・・セグ
メント３３、公−ンチーノーし ２２２・　論理アトしス　　　　　２２７・・・丁ＬＢ
ｆ’ｌ’ｌ＠シシ２２３　・・公−シフムー４１ト号 ＺＺ４・・・清妨フラワー

Claims (1)

【特許請求の範囲】
1. １、アドレス変換テーブルを用いて論理アドレスから物
   理アドレスへの変換を行なう動的アドレス変換機構と、
   論理アドレスと物理アドレスの対応の一部を格納するア
   ドレス変換バッファ（ＴＬＢ）を有するデータ処理シス
   テムにおいて、仮想空間を複数のリージヨンに分割し、
   各リージヨン毎に共通リージヨンか個別リージヨンかを
   指定する手段と、すべての個別リージヨンに関する情報
   を集中して管理する空間管理テーブルのアドレスを保持
   する手段と、共通リージヨンに関する情報を保持する手
   段と、空間管理テーブルアドレスから空間番号を生成す
   る手段と、共通リージヨン内の論理アドレスかどうかを
   認識する手段、および個別リージヨン内アドレスに対し
   て空間番号を保持する手段を有するアドレス変換バッフ
   ァ（ＴＬＢ）と、を有することを特徴とする仮想空間管
   理方式。