JPH05232150A - 電流検出回路 - Google Patents
電流検出回路Info
- Publication number
- JPH05232150A JPH05232150A JP4035879A JP3587992A JPH05232150A JP H05232150 A JPH05232150 A JP H05232150A JP 4035879 A JP4035879 A JP 4035879A JP 3587992 A JP3587992 A JP 3587992A JP H05232150 A JPH05232150 A JP H05232150A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- transistors
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 電流検出レベルが電源電圧の変動に影響され
ず常に一定で、また入力電流が０の場合は消費電流を０
にし、パワーセーブすることができる電流検出回路を提
供する。 【構成】 同じ導電型のトランジスタＱ1，Ｑ2，Ｑ
3と、トランジスタＱ1，Ｑ2，Ｑ3とは逆導電型のトラン
ジスタＱ4，Ｑ5とを有し、トランジスタＱ3はトランジ
スタＱ1より大きく形成されており、トランジスタＱ1の
コレクタとベースは電流入力端子７に接続され、トラン
ジスタＱ2，Ｑ3のベースはトランジスタＱ1のベースに
接続され、トランジスタＱ4のコレクタはトランジスタ
Ｑ2のコレクタに接続され、トランジスタＱ5のコレクタ
はトランジスタＱ3のコレクタに接続され、トランジス
タＱ4，Ｑ5のベースはともにトランジスタＱ5のコレク
タに接続される。
ず常に一定で、また入力電流が０の場合は消費電流を０
にし、パワーセーブすることができる電流検出回路を提
供する。 【構成】 同じ導電型のトランジスタＱ1，Ｑ2，Ｑ
3と、トランジスタＱ1，Ｑ2，Ｑ3とは逆導電型のトラン
ジスタＱ4，Ｑ5とを有し、トランジスタＱ3はトランジ
スタＱ1より大きく形成されており、トランジスタＱ1の
コレクタとベースは電流入力端子７に接続され、トラン
ジスタＱ2，Ｑ3のベースはトランジスタＱ1のベースに
接続され、トランジスタＱ4のコレクタはトランジスタ
Ｑ2のコレクタに接続され、トランジスタＱ5のコレクタ
はトランジスタＱ3のコレクタに接続され、トランジス
タＱ4，Ｑ5のベースはともにトランジスタＱ5のコレク
タに接続される。
Description
【０００１】
【産業上の利用分野】本発明は電池を電源とするような
電子機器における電流検出回路に関する。
電子機器における電流検出回路に関する。
【０００２】
【従来の技術】電池を電源とする電子機器として、例え
ば図５に示すように構成されているものがある。この電
子機器１においてスイッチボタン２をオンに設定すると
メイン回路３のスイッチ４がＯＮとなってメイン回路３
に電池５から電圧が与えられてこの電子機器１は作動状
態となる。この作動時のメイン回路３に流れる電流が所
定の値α未満か否かはメイン回路３に接続された電流検
出回路６によって検出される。尚、電流検出回路６によ
る検出信号は表示部（図示せず）等に供給され外部表示
される。スイッチボタン２をオフにするとメイン回路３
に電池５から電圧は与えられずこの電子機器１は不作動
状態となる。ただし電流検出回路６は常時電池５と接続
しているので検出回路６の構成によっては検出回路６で
電力消費がなされる。
ば図５に示すように構成されているものがある。この電
子機器１においてスイッチボタン２をオンに設定すると
メイン回路３のスイッチ４がＯＮとなってメイン回路３
に電池５から電圧が与えられてこの電子機器１は作動状
態となる。この作動時のメイン回路３に流れる電流が所
定の値α未満か否かはメイン回路３に接続された電流検
出回路６によって検出される。尚、電流検出回路６によ
る検出信号は表示部（図示せず）等に供給され外部表示
される。スイッチボタン２をオフにするとメイン回路３
に電池５から電圧は与えられずこの電子機器１は不作動
状態となる。ただし電流検出回路６は常時電池５と接続
しているので検出回路６の構成によっては検出回路６で
電力消費がなされる。
【０００３】この電流検出回路６の従来例を図６に示
す。この回路は電流を入力する入力端子７と、この入力
端子７にベースが接続されたＮＰＮ型トランジスタＱ
101と、このトランジスタＱ101のベースと接地点８間に
接続された抵抗Ｒ1と、トランジスタＱ101と差動増幅回
路をなすべくエミッタがトランジスタＱ101のエミッタ
に接続されたＮＰＮ型トランジスタＱ102と、この共通
接続されたエミッタと接地点８間に接続された抵抗ＲE
と、トランジスタＱ102のコレクタにベースが接続され
たＰＮＰ型トランジスタＱ103と、このトランジスタＱ
103のベースとエミッタ間に接続された抵抗Ｒ2と、トラ
ンジスタＱ102のベースと電源ライン９間に接続された
抵抗Ｒ3と、トランジスタＱ102のベースと接地点８間に
接続された抵抗Ｒ4とから構成され、トランジスタＱ101
のコレクタとトランジスタＱ103のエミッタとは電源ラ
イン９に直接接続されており、トランジスタＱ103のコ
レクタから検出信号を出力端子１０に送る。
す。この回路は電流を入力する入力端子７と、この入力
端子７にベースが接続されたＮＰＮ型トランジスタＱ
101と、このトランジスタＱ101のベースと接地点８間に
接続された抵抗Ｒ1と、トランジスタＱ101と差動増幅回
路をなすべくエミッタがトランジスタＱ101のエミッタ
に接続されたＮＰＮ型トランジスタＱ102と、この共通
接続されたエミッタと接地点８間に接続された抵抗ＲE
と、トランジスタＱ102のコレクタにベースが接続され
たＰＮＰ型トランジスタＱ103と、このトランジスタＱ
103のベースとエミッタ間に接続された抵抗Ｒ2と、トラ
ンジスタＱ102のベースと電源ライン９間に接続された
抵抗Ｒ3と、トランジスタＱ102のベースと接地点８間に
接続された抵抗Ｒ4とから構成され、トランジスタＱ101
のコレクタとトランジスタＱ103のエミッタとは電源ラ
イン９に直接接続されており、トランジスタＱ103のコ
レクタから検出信号を出力端子１０に送る。
【０００４】以下にこの電流検出回路の詳細な説明を行
う。トランジスタＱ101，Ｑ102は差動増幅回路を構成し
ており、トランジスタＱ102のベースには電源電圧，抵
抗Ｒ3，Ｒ4によって決まる一定の電圧Ｖrefが常に加え
られているが、トランジスタＱ10 1のベース電圧Ｖ
inは、入力電流Ｉinの値によって変化する。このことに
より差動増幅回路を構成しているトランジスタＱ101，
Ｑ102の入力電圧差（Ｖref−Ｖi n）も変化し、この入力
電圧差（Ｖref−Ｖin）によって決まるトランジスタＱ
10 2に流れる電流Ｉ102も変化する。そこでこれらの増減
を表にしてまとめると次のようになる。ただし、矢印記
号は単調減少を示すものとし、またＩSは飽和電流であ
る。
う。トランジスタＱ101，Ｑ102は差動増幅回路を構成し
ており、トランジスタＱ102のベースには電源電圧，抵
抗Ｒ3，Ｒ4によって決まる一定の電圧Ｖrefが常に加え
られているが、トランジスタＱ10 1のベース電圧Ｖ
inは、入力電流Ｉinの値によって変化する。このことに
より差動増幅回路を構成しているトランジスタＱ101，
Ｑ102の入力電圧差（Ｖref−Ｖi n）も変化し、この入力
電圧差（Ｖref−Ｖin）によって決まるトランジスタＱ
10 2に流れる電流Ｉ102も変化する。そこでこれらの増減
を表にしてまとめると次のようになる。ただし、矢印記
号は単調減少を示すものとし、またＩSは飽和電流であ
る。
【０００５】
【表１】
【０００６】トランジスタＱ103がオンになるためには
ベース・エミッタ間に閾値電圧ＶBE以上のバイアス電圧
が必要で、この電流検出回路は入力電流Ｉinがαのと
き、トランジスタＱ102にはＶBE／Ｒ2の電流が流れるよ
うに設計されているとすると、入力電流Ｉinの値によっ
てトランジスタＱ103の動作は、次のようになる。 （ｉ）入力電流Ｉinが０≦Ｉin≦αのとき 表１によりトランジスタＱ102にはＶBE／Ｒ2以上の電流
が流れるから、トランジスタＱ103のベース・エミッタ
間に生じる電圧もＶBE以上となり、トランジスタＱ103
はオンになる。 （ｉｉ）入力電流ＩinがＩin＞αのとき 表１によりトランジスタＱ102にはＶBE／Ｒ2より小さい
電流が流れるから、トランジスタＱ103のベース・エミ
ッタ間に生じる電圧もＶBEより小さくなり、トランジス
タＱ103はオフになる。
ベース・エミッタ間に閾値電圧ＶBE以上のバイアス電圧
が必要で、この電流検出回路は入力電流Ｉinがαのと
き、トランジスタＱ102にはＶBE／Ｒ2の電流が流れるよ
うに設計されているとすると、入力電流Ｉinの値によっ
てトランジスタＱ103の動作は、次のようになる。 （ｉ）入力電流Ｉinが０≦Ｉin≦αのとき 表１によりトランジスタＱ102にはＶBE／Ｒ2以上の電流
が流れるから、トランジスタＱ103のベース・エミッタ
間に生じる電圧もＶBE以上となり、トランジスタＱ103
はオンになる。 （ｉｉ）入力電流ＩinがＩin＞αのとき 表１によりトランジスタＱ102にはＶBE／Ｒ2より小さい
電流が流れるから、トランジスタＱ103のベース・エミ
ッタ間に生じる電圧もＶBEより小さくなり、トランジス
タＱ103はオフになる。
【０００７】従って、この電流検出回路は、入力端子７
から入力された入力電流Ｉinが所定の値α以下の場合に
はトランジスタＱ103はオンとなり、反対に入力電流Ｉ
inが所定の値αより大きい場合にはトランジスタＱ103
はオフとなって、入力電流Ｉi nの検出をする。
から入力された入力電流Ｉinが所定の値α以下の場合に
はトランジスタＱ103はオンとなり、反対に入力電流Ｉ
inが所定の値αより大きい場合にはトランジスタＱ103
はオフとなって、入力電流Ｉi nの検出をする。
【０００８】
【発明が解決しようとする課題】図６の電流検出回路の
上述の説明で、トランジスタＱ102のベース電圧Ｖrefは
電源電圧，抵抗Ｒ3，Ｒ4によって決まる常に一定の値で
あると記述したが、実際には電源電圧の変動を受けてＶ
refの値も常に変化している。このことは検出信号を送
るトランジスタＱ103の動作は入力電流Ｉinの値によっ
てのみ決まらないということであり、とくに入力電流Ｉ
inが所定の値αに近い場合には、トランジスタＱ103は
誤動作を行うおそれがあり、入力電流を正確に検出する
ことができないという問題があった。
上述の説明で、トランジスタＱ102のベース電圧Ｖrefは
電源電圧，抵抗Ｒ3，Ｒ4によって決まる常に一定の値で
あると記述したが、実際には電源電圧の変動を受けてＶ
refの値も常に変化している。このことは検出信号を送
るトランジスタＱ103の動作は入力電流Ｉinの値によっ
てのみ決まらないということであり、とくに入力電流Ｉ
inが所定の値αに近い場合には、トランジスタＱ103は
誤動作を行うおそれがあり、入力電流を正確に検出する
ことができないという問題があった。
【０００９】この問題を解決するためにＶref点を定電
圧回路で構成するという方法も考えられるが、そうする
と回路規模がさらに大きくなり、従ってコストアップに
つながるという別の問題が生じる。
圧回路で構成するという方法も考えられるが、そうする
と回路規模がさらに大きくなり、従ってコストアップに
つながるという別の問題が生じる。
【００１０】またこの電流検出回路を図５に示すような
電子機器に用いる場合、入力電流が０であっても電流検
出回路のトランジスタＱ102，Ｑ103及び抵抗Ｒ2，Ｒ3，
Ｒ4には電流が流れるからとくにスイッチ４をオフに設
定した電子機器の非作動時においても常時電源電流が流
れていることになり電力損失となる。
電子機器に用いる場合、入力電流が０であっても電流検
出回路のトランジスタＱ102，Ｑ103及び抵抗Ｒ2，Ｒ3，
Ｒ4には電流が流れるからとくにスイッチ４をオフに設
定した電子機器の非作動時においても常時電源電流が流
れていることになり電力損失となる。
【００１１】本発明は、これらの問題を解決し、検出電
流レベルが電源電圧の変動に影響されず正確に検出で
き、また入力電流が０の場合には、消費電流を０にしパ
ワーセーブすることができる簡単な構成の電流検出回路
を提供することを目的とする。
流レベルが電源電圧の変動に影響されず正確に検出で
き、また入力電流が０の場合には、消費電流を０にしパ
ワーセーブすることができる簡単な構成の電流検出回路
を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
め本発明の電流検出回路では、同じ導電型の第１，第
２，第３トランジスタと、該第１，第２，第３トランジ
スタとは逆導電型の第４，第５トランジスタとを有し、
前記第３のトランジスタは前記第１のトランジスタより
大きく形成されており、前記第１のトランジスタのコレ
クタとベースは電流入力端子に接続され、前記第２，第
３のトランジスタのベースは前記第１のトランジスタの
ベースに接続され、前記第４のトランジスタのコレクタ
は前記第２のトランジスタのコレクタに接続され、前記
第５のトランジスタのコレクタは前記第３のトランジス
タのコレクタに接続され、前記第４，第５のトランジス
タのベースはともに前記第５トランジスタのコレクタに
接続され、前記第１，第２のトランジスタのエミッタは
接地点へ接続され、前記第３トランジスタのエミッタは
抵抗を介して接地点へ接続され、前記第４，第５のトラ
ンジスタのエミッタは電源ラインに接続され、且つ前記
第２，第４トランジスタのコレクタが出力用の第６トラ
ンジスタのベースに接続されている。
め本発明の電流検出回路では、同じ導電型の第１，第
２，第３トランジスタと、該第１，第２，第３トランジ
スタとは逆導電型の第４，第５トランジスタとを有し、
前記第３のトランジスタは前記第１のトランジスタより
大きく形成されており、前記第１のトランジスタのコレ
クタとベースは電流入力端子に接続され、前記第２，第
３のトランジスタのベースは前記第１のトランジスタの
ベースに接続され、前記第４のトランジスタのコレクタ
は前記第２のトランジスタのコレクタに接続され、前記
第５のトランジスタのコレクタは前記第３のトランジス
タのコレクタに接続され、前記第４，第５のトランジス
タのベースはともに前記第５トランジスタのコレクタに
接続され、前記第１，第２のトランジスタのエミッタは
接地点へ接続され、前記第３トランジスタのエミッタは
抵抗を介して接地点へ接続され、前記第４，第５のトラ
ンジスタのエミッタは電源ラインに接続され、且つ前記
第２，第４トランジスタのコレクタが出力用の第６トラ
ンジスタのベースに接続されている。
【００１３】また、本発明の電流検出回路では第１のカ
レントミラー回路の入力側トランジスタを電流入力端子
に接続し、出力側に２つのトランジスタを設け、その一
方のトランジスタにより駆動される第２のカレントミラ
ー回路を設け、該第２のカレントミラー回路の出力電流
を他方のトランジスタに与えられるように前記第２のカ
レントミラー回路の出力端を接続するとともに出力用ト
ランジスタのベースに接続し、且つ前記一方のトランジ
スタを流れる電流は所定の値以外では前記第１のカレン
トミラー回路の入力側トランジスタを流れる電流と異な
るように構成される。
レントミラー回路の入力側トランジスタを電流入力端子
に接続し、出力側に２つのトランジスタを設け、その一
方のトランジスタにより駆動される第２のカレントミラ
ー回路を設け、該第２のカレントミラー回路の出力電流
を他方のトランジスタに与えられるように前記第２のカ
レントミラー回路の出力端を接続するとともに出力用ト
ランジスタのベースに接続し、且つ前記一方のトランジ
スタを流れる電流は所定の値以外では前記第１のカレン
トミラー回路の入力側トランジスタを流れる電流と異な
るように構成される。
【００１４】
【作用】このような構成によると、検出信号を送る第６
のトランジスタの動作制御は電流量によって決まるので
電源電圧の変動の影響を受けることなく検出電流レベル
は常に一定である。
のトランジスタの動作制御は電流量によって決まるので
電源電圧の変動の影響を受けることなく検出電流レベル
は常に一定である。
【００１５】また入力電流が０のとき消費される電流は
０である。
０である。
【００１６】
【実施例】以下図１，図２，図３（電流検出回路の一部
分）に示す本発明の実施例について説明する。尚、従来
例と同一部分については同一符号を付す。
分）に示す本発明の実施例について説明する。尚、従来
例と同一部分については同一符号を付す。
【００１７】ただし図２の実施例については、トランジ
スタＱ1，Ｑ2，Ｑ3にＰＮＰ型のトランジスタを、トラ
ンジスタＱ4，Ｑ5にＮＰＮ型のトランジスタを出力用ト
ランジスタにＰＮＰ型のトランジスタを使用している点
及びトランジスタＱ4，Ｑ5のエミッタをマイナス電源に
接続している点が図１と相違しているだけであって、そ
の構成，効果は実質的に図１の回路と同一であるので説
明は省略する。
スタＱ1，Ｑ2，Ｑ3にＰＮＰ型のトランジスタを、トラ
ンジスタＱ4，Ｑ5にＮＰＮ型のトランジスタを出力用ト
ランジスタにＰＮＰ型のトランジスタを使用している点
及びトランジスタＱ4，Ｑ5のエミッタをマイナス電源に
接続している点が図１と相違しているだけであって、そ
の構成，効果は実質的に図１の回路と同一であるので説
明は省略する。
【００１８】さて、図１に示す電流検出回路についてで
あるが、この回路は、第１のカレントミラー回路１１を
構成するＮＰＮ型のトランジスタＱ1，Ｑ2，Ｑ3と第２
のカレントミラー回路１２を構成するＰＮＰ型のトラン
ジスタＱ4，Ｑ5と出力用のＮＰＮ型トランジスタＱ6と
を有し、トランジスタＱ3の面積はトランジスタＱ1の面
積のｍ（１より大きい実数。ただし図１はｍ＝２とした
ときの回路図。）倍となるよう大きく形成されている。
トランジスタＱ1のコレクタとベースは電流入力端子７
に接続され、トランジスタＱ2，Ｑ3のベースはトランジ
スタＱ1のベースに接続され、トランジスタＱ4のコレク
タはトランジスタＱ2のコレクタに接続され、トランジ
スタＱ5のコレクタはトランジスタＱ3のコレクタに接続
され、トランジスタＱ4，Ｑ5のベースはともにトランジ
スタＱ5のコレクタに接続され、トランジスタＱ1，
Ｑ2，Ｑ6のエミッタは接地点８に接続され、トランジス
タＱ3のエミッタは抵抗Ｒを介して接地点８に接続さ
れ、トランジスタＱ4，Ｑ5のエミッタはプラス電源９に
接続され、出力用トランジスタＱ6のベースはトランジ
スタＱ2，Ｑ4のコレクタに接続され、トランジスタＱ6
のコレクタは検出信号出力端子１０に接続されている。
あるが、この回路は、第１のカレントミラー回路１１を
構成するＮＰＮ型のトランジスタＱ1，Ｑ2，Ｑ3と第２
のカレントミラー回路１２を構成するＰＮＰ型のトラン
ジスタＱ4，Ｑ5と出力用のＮＰＮ型トランジスタＱ6と
を有し、トランジスタＱ3の面積はトランジスタＱ1の面
積のｍ（１より大きい実数。ただし図１はｍ＝２とした
ときの回路図。）倍となるよう大きく形成されている。
トランジスタＱ1のコレクタとベースは電流入力端子７
に接続され、トランジスタＱ2，Ｑ3のベースはトランジ
スタＱ1のベースに接続され、トランジスタＱ4のコレク
タはトランジスタＱ2のコレクタに接続され、トランジ
スタＱ5のコレクタはトランジスタＱ3のコレクタに接続
され、トランジスタＱ4，Ｑ5のベースはともにトランジ
スタＱ5のコレクタに接続され、トランジスタＱ1，
Ｑ2，Ｑ6のエミッタは接地点８に接続され、トランジス
タＱ3のエミッタは抵抗Ｒを介して接地点８に接続さ
れ、トランジスタＱ4，Ｑ5のエミッタはプラス電源９に
接続され、出力用トランジスタＱ6のベースはトランジ
スタＱ2，Ｑ4のコレクタに接続され、トランジスタＱ6
のコレクタは検出信号出力端子１０に接続されている。
【００１９】この電流検出回路の所定の値αは、トラン
ジスタＱ3のトランジスタＱ1に対する面積比ｍとトラン
ジスタＱ3のエミッタ抵抗Ｒの値により設定され、αは α＝（ｋＴ／ｑＲ）×ｌnｍ と表わされる。ここでｑは電子の電荷、ｋはボルツマン
定数、Ｔは絶対温度である。
ジスタＱ3のトランジスタＱ1に対する面積比ｍとトラン
ジスタＱ3のエミッタ抵抗Ｒの値により設定され、αは α＝（ｋＴ／ｑＲ）×ｌnｍ と表わされる。ここでｑは電子の電荷、ｋはボルツマン
定数、Ｔは絶対温度である。
【００２０】そして入力端子７からこの電流検出回路に
所定の値αの電流が流れ込むと、トランジスタＱ1，Ｑ3
には同じ値の電流が流れ、トランジスタＱ3に流れる電
流をＩ3とすると、 Ｉ3＝Ｉin＝α となる。
所定の値αの電流が流れ込むと、トランジスタＱ1，Ｑ3
には同じ値の電流が流れ、トランジスタＱ3に流れる電
流をＩ3とすると、 Ｉ3＝Ｉin＝α となる。
【００２１】実際、トランジスタＱ1，Ｑ3のベース・エ
ミッタ間電圧をそれぞれＶBE（Ｑ1），ＶBE（Ｑ3）とす
ると接地点８を基準としたベース電位は回路上互いに等
しいことから ＶBE（Ｑ1）＝ＶBE（Ｑ3）＋Ｒ×Ｉ3・・・（１）
ミッタ間電圧をそれぞれＶBE（Ｑ1），ＶBE（Ｑ3）とす
ると接地点８を基準としたベース電位は回路上互いに等
しいことから ＶBE（Ｑ1）＝ＶBE（Ｑ3）＋Ｒ×Ｉ3・・・（１）
【００２２】一般に図４に示すトランジスタ直流等価回
路において、そのベース・エミッタ間電圧ＶBEはコレク
タ電流ＩCと飽和電流ＩSとにより ＶBE＝（ｋＴ／ｑ）×ｌn（ＩC／ＩS） と表わすことができる。
路において、そのベース・エミッタ間電圧ＶBEはコレク
タ電流ＩCと飽和電流ＩSとにより ＶBE＝（ｋＴ／ｑ）×ｌn（ＩC／ＩS） と表わすことができる。
【００２３】今の場合、トランジスタＱ3の面積はトラ
ンジスタＱ1のｍ倍であるから飽和電流もｍ倍となり、
上記ＶBE（Ｑ1），ＶBE（Ｑ3）はそれぞれ ＶBE（Ｑ1）＝（ｋＴ／ｑ）×ｌn（Ｉin／ＩS），ＶBE（Ｑ3）＝（ｋＴ／ ｑ）×ｌn（Ｉ3／ｍＩS） と表わすことができる。上式を式（１）に代入して、両
辺からＩSを消去して整理すると （ｋＴ／ｑ）×ｌn（ｍＩin／ＩS）＝Ｒ×Ｉ3・・・（２）
ンジスタＱ1のｍ倍であるから飽和電流もｍ倍となり、
上記ＶBE（Ｑ1），ＶBE（Ｑ3）はそれぞれ ＶBE（Ｑ1）＝（ｋＴ／ｑ）×ｌn（Ｉin／ＩS），ＶBE（Ｑ3）＝（ｋＴ／ ｑ）×ｌn（Ｉ3／ｍＩS） と表わすことができる。上式を式（１）に代入して、両
辺からＩSを消去して整理すると （ｋＴ／ｑ）×ｌn（ｍＩin／ＩS）＝Ｒ×Ｉ3・・・（２）
【００２４】上式の（２）においてＩin＝αとしてＩ3
を求めるとＩ3＝αとなり、確かにＩ3＝Ｉin＝αであ
る。さらに式（２）より入力電流Ｉinに対するトランジ
スタＱ1，Ｑ3に流れる電流ＩinとＩ3には次のような大
小関係が成り立つことがわかる。 ０＜Ｉin＜αのとき Ｉin＜Ｉ3。 ・・・（３） Ｉin≧αのとき Ｉin≧Ｉ3。 ただし等号成立はＩin＝αのときのみである。
を求めるとＩ3＝αとなり、確かにＩ3＝Ｉin＝αであ
る。さらに式（２）より入力電流Ｉinに対するトランジ
スタＱ1，Ｑ3に流れる電流ＩinとＩ3には次のような大
小関係が成り立つことがわかる。 ０＜Ｉin＜αのとき Ｉin＜Ｉ3。 ・・・（３） Ｉin≧αのとき Ｉin≧Ｉ3。 ただし等号成立はＩin＝αのときのみである。
【００２５】このトランジスタＱ1，Ｑ3に流れる電流の
大小関係によって、最終的に出力用トランジスタＱ6の
動作に違いが生じる。
大小関係によって、最終的に出力用トランジスタＱ6の
動作に違いが生じる。
【００２６】（ｉ）入力電流Ｉinが０＜Ｉin＜αのとき トランジスタＱ2には、トランジスタＱ1，Ｑ2がカレン
トミラー回路を構成しているから、入力電流Ｉinと同じ
電流が流れ得る。同様にトランジスタＱ4についてもト
ランジスタＱ5に流れる電流Ｉ3と同じ電流が流れ得る。
今入力電流Ｉinは０＜Ｉin＜αであるから上の大小関係
（３）によりＩin＜Ｉ3である。ということは、トラン
ジスタＱ4には入力電流Ｉinより大きい電流が流れる。
トミラー回路を構成しているから、入力電流Ｉinと同じ
電流が流れ得る。同様にトランジスタＱ4についてもト
ランジスタＱ5に流れる電流Ｉ3と同じ電流が流れ得る。
今入力電流Ｉinは０＜Ｉin＜αであるから上の大小関係
（３）によりＩin＜Ｉ3である。ということは、トラン
ジスタＱ4には入力電流Ｉinより大きい電流が流れる。
【００２７】従ってトランジスタＱ4からトランジスタ
Ｑ2側へ入力電流Ｉinと同じ値の電流が流れ、その残り
の電流（＝Ｉ3−Ｉin）がトランジスタＱ6のベース側へ
流れ込み、トランジスタＱ6はオンになる。
Ｑ2側へ入力電流Ｉinと同じ値の電流が流れ、その残り
の電流（＝Ｉ3−Ｉin）がトランジスタＱ6のベース側へ
流れ込み、トランジスタＱ6はオンになる。
【００２８】（ｉｉ）入力電流ＩinがＩin≧αのとき （ｉ）と同様にトランジスタＱ2には入力電流Ｉinと同
じ電流が、トランジスタＱ4にはトランジスタＱ3に流れ
る電流Ｉ3と同じ電流が、流れ得る。
じ電流が、トランジスタＱ4にはトランジスタＱ3に流れ
る電流Ｉ3と同じ電流が、流れ得る。
【００２９】今入力電流ＩinはＩin≧αであるから上の
大小関係（３）によりＩin≧Ｉ3である。ということは
トランジスタＱ4には入力電流Ｉin以下の電流しか流れ
ない。
大小関係（３）によりＩin≧Ｉ3である。ということは
トランジスタＱ4には入力電流Ｉin以下の電流しか流れ
ない。
【００３０】従ってトランジスタＱ4からトランジスタ
Ｑ2側へ全ての電流が供給され、トランジスタＱ6のベー
ス側へは電流は流れず、トランジスタＱ6はオフにな
る。尚、このときトランジスタＱ2に流れる電流は、ト
ランジスタＱ4から供給されるだけであるからその値は
入力電流Ｉin以下となる。
Ｑ2側へ全ての電流が供給され、トランジスタＱ6のベー
ス側へは電流は流れず、トランジスタＱ6はオフにな
る。尚、このときトランジスタＱ2に流れる電流は、ト
ランジスタＱ4から供給されるだけであるからその値は
入力電流Ｉin以下となる。
【００３１】この電流検出回路は入力端子７から入力さ
れた入力電流Ｉinが所定の値α未満の場合にはトランジ
スタＱ6はオンとなり、反対に入力電流Ｉinが所定の値
α以上の場合にはトランジスタＱ6はオフとなって入力
電流Ｉinの検出を行う。
れた入力電流Ｉinが所定の値α未満の場合にはトランジ
スタＱ6はオンとなり、反対に入力電流Ｉinが所定の値
α以上の場合にはトランジスタＱ6はオフとなって入力
電流Ｉinの検出を行う。
【００３２】またとくに入力電流ＩinがＩin＝０のとき
は回路上に全く電流は流れず、消費電流も０である。
は回路上に全く電流は流れず、消費電流も０である。
【００３３】例えばこの電流検出回路において抵抗Ｒに
１８ＫΩのものを使用し、トランジスタＱ3の面積をト
ランジスタＱ1の２倍にし、この電流検出回路を常温
（３００°Ｋ）で用いるとすると所定の値αは１μＡと
なり、入力電流Ｉinが１μＡ未満か否かの検出をする電
流検出回路が作成できる。
１８ＫΩのものを使用し、トランジスタＱ3の面積をト
ランジスタＱ1の２倍にし、この電流検出回路を常温
（３００°Ｋ）で用いるとすると所定の値αは１μＡと
なり、入力電流Ｉinが１μＡ未満か否かの検出をする電
流検出回路が作成できる。
【００３４】図１の回路では、トランジスタＱ3をトラ
ンジスタＱ1より大きく形成するための手段としてその
面積をｍ倍にする方法を採っている。それとは別の方法
としてトランジスタを複数個（図３の場合は２個であ
る。）並列に設けてもよい。その接続は具体的には、図
３に示すように各々のトランジスタＱ3，Ｑ3’のベース
をトランジスタＱ1のベースに、各々のコレクタをトラ
ンジスタＱ5のコレクタに、各々のエミッタは全て共通
接続にして抵抗Ｒを介して接地点８に接続する。
ンジスタＱ1より大きく形成するための手段としてその
面積をｍ倍にする方法を採っている。それとは別の方法
としてトランジスタを複数個（図３の場合は２個であ
る。）並列に設けてもよい。その接続は具体的には、図
３に示すように各々のトランジスタＱ3，Ｑ3’のベース
をトランジスタＱ1のベースに、各々のコレクタをトラ
ンジスタＱ5のコレクタに、各々のエミッタは全て共通
接続にして抵抗Ｒを介して接地点８に接続する。
【００３５】
【発明の効果】以上説明したように本発明の電流検出回
路であれば、出力用トランジスタのオン，オフの切り換
えは、各トランジスタに流れる電流値によって行われる
ので電源電圧の変動に影響されることなく所定の値αを
常に一定に保っておくことができる。
路であれば、出力用トランジスタのオン，オフの切り換
えは、各トランジスタに流れる電流値によって行われる
ので電源電圧の変動に影響されることなく所定の値αを
常に一定に保っておくことができる。
【００３６】また図４のような電子機器１の電流検出回
路部６に本発明の電流検出回路を用いる場合は、電子機
器１が不作動状態のときには、電流検出回路に入力され
る電流は０であるから、実施例で述べたように消費され
る電流は０となり、従って電池５のパワーセーブをする
ことができる。
路部６に本発明の電流検出回路を用いる場合は、電子機
器１が不作動状態のときには、電流検出回路に入力され
る電流は０であるから、実施例で述べたように消費され
る電流は０となり、従って電池５のパワーセーブをする
ことができる。
【図１】 本発明を実施した電流検出回路図。
【図２】 本発明を実施した別の電流検出回路図。
【図３】 本発明を実施した別の電流検出回路部の一部
を示す図。
を示す図。
【図４】 ＮＰＮ型トランジスタの直流等価回路図。
【図５】 電池をバッテリーとする電子機器の構成例を
示す図。
示す図。
【図６】 従来の電流検出回路例の回路図。
Ｑ1 第１トランジスタ Ｑ2 第２トランジスタ Ｑ3 第３トランジスタ Ｑ4 第４トランジスタ Ｑ5 第５トランジスタ Ｑ6 第６トランジスタ ７ 入力端子 ８ 接地点 ９ 電源ライン １０ 出力端子 Ｉin 入力電流 Ｒ 抵抗
Claims (3)
- 【請求項１】 同じ導電型の第１，第２，第３トランジ
スタと、該第１，第２，第３トランジスタとは逆導電型
の第４，第５トランジスタとを有し、前記第３のトラン
ジスタは前記第１のトランジスタより大きく形成されて
おり、前記第１のトランジスタのコレクタとベースは電
流入力端子に接続され、 前記第２，第３のトランジスタのベースは前記第１のト
ランジスタのベースに接続され、 前記第４のトランジスタのコレクタは前記第２のトラン
ジスタのコレクタに接続され、 前記第５のトランジスタのコレクタは前記第３のトラン
ジスタのコレクタに接続され、 前記第４，第５のトランジスタのベースはともに前記第
５トランジスタのコレクタに接続され、 前記第１，第２のトランジスタのエミッタは接地点へ接
続され、 前記第３トランジスタのエミッタは抵抗を介して接地点
へ接続され、 前記第４，第５のトランジスタのエミッタは電源ライン
に接続され、且つ前記第２，第４トランジスタのコレク
タが出力用の第６トランジスタのベースに接続されてい
る電流検出回路。 - 【請求項２】 前記第３トランジスタは複数のトランジ
スタから構成されていることを特徴とする請求項１に記
載の電流検出回路。 - 【請求項３】 第１のカレントミラー回路の入力側トラ
ンジスタを電流入力端子に接続し、出力側に２つのトラ
ンジスタを設け、その一方のトランジスタにより駆動さ
れる第２のカレントミラー回路を設け、該第２のカレン
トミラー回路の出力電流を他方のトランジスタに与えら
れるように前記第２のカレントミラー回路の出力端を接
続するとともに出力用トランジスタのベースに接続し、
且つ前記一方のトランジスタを流れる電流は所定の値以
外では前記第１のカレントミラー回路の入力側トランジ
スタを流れる電流と異なるように構成してなる電流検出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4035879A JPH05232150A (ja) | 1992-02-24 | 1992-02-24 | 電流検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4035879A JPH05232150A (ja) | 1992-02-24 | 1992-02-24 | 電流検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05232150A true JPH05232150A (ja) | 1993-09-07 |
Family
ID=12454290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4035879A Pending JPH05232150A (ja) | 1992-02-24 | 1992-02-24 | 電流検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05232150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006075739A1 (ja) * | 2005-01-17 | 2006-07-20 | Rohm Co., Ltd | 電流検出回路 |
-
1992
- 1992-02-24 JP JP4035879A patent/JPH05232150A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006075739A1 (ja) * | 2005-01-17 | 2006-07-20 | Rohm Co., Ltd | 電流検出回路 |
| JP2006200896A (ja) * | 2005-01-17 | 2006-08-03 | Rohm Co Ltd | 電流検出回路 |
| US7723975B2 (en) | 2005-01-17 | 2010-05-25 | Rohm Co., Ltd. | Current detecting circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2807323B2 (ja) | 光結合検出装置 | |
| US4140977A (en) | Signal translation circuits | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPH05232150A (ja) | 電流検出回路 | |
| JPH06180332A (ja) | 電流検出回路 | |
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| JPH0334026B2 (ja) | ||
| JPH09306193A (ja) | サンプルホールド回路 | |
| JPH077337A (ja) | 両極性電圧／電流変換回路 | |
| JPH0575418A (ja) | 過電流検出回路 | |
| JP2980783B2 (ja) | 電流検出回路及びそれを用いた定電圧電源回路 | |
| JPH05288781A (ja) | 電圧検出回路 | |
| JP2597317Y2 (ja) | 基準電源回路 | |
| JP3526484B2 (ja) | 高入力インピーダンス回路 | |
| JP2580932Y2 (ja) | 電源異常検出回路 | |
| JPH09135158A (ja) | Ｐチャネルｆｅｔのゲート駆動回路 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JP3430681B2 (ja) | 直流二線式センサ | |
| JP2710362B2 (ja) | ３値論理回路 | |
| JPH07336200A (ja) | 比較回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JP2000124743A (ja) | 電流源回路 | |
| JPH05181555A (ja) | バンドギャップ型定電流源回路 | |
| JPH0722868A (ja) | 演算増幅器 | |
| JPS61116410A (ja) | 出力トランジスタの電流制限回路 |