JPH05226477A - コンタクト形成方法 - Google Patents
コンタクト形成方法Info
- Publication number
- JPH05226477A JPH05226477A JP4029134A JP2913492A JPH05226477A JP H05226477 A JPH05226477 A JP H05226477A JP 4029134 A JP4029134 A JP 4029134A JP 2913492 A JP2913492 A JP 2913492A JP H05226477 A JPH05226477 A JP H05226477A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- contact
- composite film
- calculated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 コンタクトマスクの交換を低減し、かつ、シ
リコン基板の掘れ量を制御することができるコンタクト
の形成方法を提供する。 【構成】 パターンフラット部とパターン密部での複合
膜よりなる層間絶縁膜の各層の膜の厚さを、そのドライ
エッチングレートを用いた重みづけ演算により、所定材
質の単体膜の膜厚に換算し、各パターンにおける換算値
の合計値を等しくするよう各パターンの複合膜の各層の
膜厚を算出し、その算出値に基づいて複合膜を形成す
る。
リコン基板の掘れ量を制御することができるコンタクト
の形成方法を提供する。 【構成】 パターンフラット部とパターン密部での複合
膜よりなる層間絶縁膜の各層の膜の厚さを、そのドライ
エッチングレートを用いた重みづけ演算により、所定材
質の単体膜の膜厚に換算し、各パターンにおける換算値
の合計値を等しくするよう各パターンの複合膜の各層の
膜厚を算出し、その算出値に基づいて複合膜を形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は超ＬＳＩの製造方法に関
し、更に詳しくはＤＲＡＭ，ＳＲＡＭ，Ｅ2ＰＲＯＭ，
マスクＲＯＭ等のＭＯＳプロセス，バイポーラプロセス
におけるコンタクト形成方法に関する。
し、更に詳しくはＤＲＡＭ，ＳＲＡＭ，Ｅ2ＰＲＯＭ，
マスクＲＯＭ等のＭＯＳプロセス，バイポーラプロセス
におけるコンタクト形成方法に関する。
【０００２】
【従来の技術】ＬＳＩの微細化とともにＮ+ ，Ｐ+ の各
コンタクトの拡散層の深さは、0.10〜0.18μｍと浅くな
ってきている。したがって、これまで通常のコンタクト
層間膜の膜構成を変化させなければ、パターン形状に依
存して各コンタクトの膜厚が大きく変化する。そのた
め、コンタクトエッチング時に、シリコン基板に掘れが
生じる。この対策としては、従来ではコンタクトの深さ
別に、コンタクトマスクを適宜変えることにより、シリ
コン基板の掘れ量を制御していた。このような従来技術
の具体例を表１に基づいて説明する。
コンタクトの拡散層の深さは、0.10〜0.18μｍと浅くな
ってきている。したがって、これまで通常のコンタクト
層間膜の膜構成を変化させなければ、パターン形状に依
存して各コンタクトの膜厚が大きく変化する。そのた
め、コンタクトエッチング時に、シリコン基板に掘れが
生じる。この対策としては、従来ではコンタクトの深さ
別に、コンタクトマスクを適宜変えることにより、シリ
コン基板の掘れ量を制御していた。このような従来技術
の具体例を表１に基づいて説明する。
【０００３】従来例での膜厚条件では、パターンフラッ
ト部とパターン密部でのコンタクト段差は、(1) 式およ
び(2) 式より、5500Åとなり、一方エッチング換算SiO
膜厚は、（ＢＰＳＧ／ＮＳＧ）なるエッチレート比は、
約２であることから、フラット部では(3) 式より4000
Å、密部では(4) 式より6500Åとなり、、その差は2500
Åとなる。さらに、コンタクトドライエッチングの選択
比（Ｓｉ／ＳｉＯ）は、約１０であるから、フラット部
と密部との間に250 Åの掘れ差を生じる。この対策とし
て、コンタクトの深さ別にマスクを設け、シリコン掘れ
量を制御しながらエッチングを行っていた。
ト部とパターン密部でのコンタクト段差は、(1) 式およ
び(2) 式より、5500Åとなり、一方エッチング換算SiO
膜厚は、（ＢＰＳＧ／ＮＳＧ）なるエッチレート比は、
約２であることから、フラット部では(3) 式より4000
Å、密部では(4) 式より6500Åとなり、、その差は2500
Åとなる。さらに、コンタクトドライエッチングの選択
比（Ｓｉ／ＳｉＯ）は、約１０であるから、フラット部
と密部との間に250 Åの掘れ差を生じる。この対策とし
て、コンタクトの深さ別にマスクを設け、シリコン掘れ
量を制御しながらエッチングを行っていた。
【０００４】1000＋6000 ＝7000 Å・・・・(1) 500＋12000 ＝12500 Å・・・・(2) 1000＋6000/2＝4000 Å・・・・(3) 500＋12000/2 ＝6500Å・・・・(4)
【０００５】
【表１】
【０００６】
【発明が解決しようとする課題】ところで、従来技術で
はシリコン基板に掘れが生じるのを低減する方法とし
て、コンタクトの深さ別にコンタクトマスクを適宜変え
る方法を用いており、この方法では手間がかかる上、コ
ンタクトマスクの種類および枚数を増加しなければなら
ず、製造工程が煩雑となり、コストも低減できなかっ
た。
はシリコン基板に掘れが生じるのを低減する方法とし
て、コンタクトの深さ別にコンタクトマスクを適宜変え
る方法を用いており、この方法では手間がかかる上、コ
ンタクトマスクの種類および枚数を増加しなければなら
ず、製造工程が煩雑となり、コストも低減できなかっ
た。
【０００７】本発明はこれらの点を鑑みてなされたもの
で、コンタクトマスクの交換を低減し、かつ、シリコン
基板の掘れ量を制御することができるコンタクトの形成
方法を提供することを目的とする。
で、コンタクトマスクの交換を低減し、かつ、シリコン
基板の掘れ量を制御することができるコンタクトの形成
方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上述の問題点を解決する
ために、本発明のコンタクト形成方法は、粗および密な
パターンが形成された半導体基板に、多層の複合膜より
なる層間絶縁膜を形成した後、その基板の所定部分上の
上記層間絶縁膜をエッチングすることにより上記基板に
達するコンタクト開口部を設け、その後その開口部に配
線を形成するコンタクト形成方法において、上記各パタ
ーンに形成された上記複合膜を所定材質の単体膜とした
とき、上記複合膜の各層のエッチングレートを用いた重
みづけ演算により算出した当該単体膜の膜厚を換算値と
し、かつ、上記各パターンにおける上記換算値の合計値
を等しくするように、上記各パターンの複合膜の各層の
膜厚を算出し、その算出値に基づいて上記各複合膜を形
成することによって特徴付けられる。
ために、本発明のコンタクト形成方法は、粗および密な
パターンが形成された半導体基板に、多層の複合膜より
なる層間絶縁膜を形成した後、その基板の所定部分上の
上記層間絶縁膜をエッチングすることにより上記基板に
達するコンタクト開口部を設け、その後その開口部に配
線を形成するコンタクト形成方法において、上記各パタ
ーンに形成された上記複合膜を所定材質の単体膜とした
とき、上記複合膜の各層のエッチングレートを用いた重
みづけ演算により算出した当該単体膜の膜厚を換算値と
し、かつ、上記各パターンにおける上記換算値の合計値
を等しくするように、上記各パターンの複合膜の各層の
膜厚を算出し、その算出値に基づいて上記各複合膜を形
成することによって特徴付けられる。
【０００９】
【作用】複合膜の各層のエッチングレートを用いた重み
づけ演算により算出した所定材質の単体膜の膜厚を換算
値とし、各パターンにおける各層の換算値の合計値を等
しくするように、各パターンの複合膜の各層の膜厚を算
出し、その算出値に基づいて各複合膜を形成するので、
その層間絶縁膜のエッチング終了時間は同一となり、コ
ンタクト深さを制御することができる。
づけ演算により算出した所定材質の単体膜の膜厚を換算
値とし、各パターンにおける各層の換算値の合計値を等
しくするように、各パターンの複合膜の各層の膜厚を算
出し、その算出値に基づいて各複合膜を形成するので、
その層間絶縁膜のエッチング終了時間は同一となり、コ
ンタクト深さを制御することができる。
【００１０】
【実施例】 図１は本発明実施例の方法により形成され
たコンタクトの模式断面図である。また、表２に、本発
明実施例を示し、また従来例も合わせて比較できるよう
に示す。以下、図１および表２に基づいて本発明実施例
を説明する。
たコンタクトの模式断面図である。また、表２に、本発
明実施例を示し、また従来例も合わせて比較できるよう
に示す。以下、図１および表２に基づいて本発明実施例
を説明する。
【００１１】
【表２】 シリコン基板Ｓ上の所定部分にＬＯＣＯＳ酸化膜１を形
成することにより、素子分離を行い、素子形成領域にゲ
ート４を形成する。その後、層間絶縁膜としてＮＳＧ２
ａを表２に示すように、パターンフラット部分に3500
Å、またパターンの密な部分に1750Å形成する。その
後、そのＮＳＧ２ｂ上にＢＰＳＧ２ｂをパターンフラッ
ト部分に3500Å、パターンの密な部分に7000Å形成す
る。このように、これらＮＳＧ２ｂおよびＢＰＳＧ２ｂ
からなる複合膜２を層間絶縁膜として形成する。なお、
表２に示す値は、ＢＰＳＧ２ｂを堆積した後、850 〜95
0 ℃のＮ 2 ガス雰囲気で30〜60分のフローを行った後の
各層間絶縁膜の膜厚である。
成することにより、素子分離を行い、素子形成領域にゲ
ート４を形成する。その後、層間絶縁膜としてＮＳＧ２
ａを表２に示すように、パターンフラット部分に3500
Å、またパターンの密な部分に1750Å形成する。その
後、そのＮＳＧ２ｂ上にＢＰＳＧ２ｂをパターンフラッ
ト部分に3500Å、パターンの密な部分に7000Å形成す
る。このように、これらＮＳＧ２ｂおよびＢＰＳＧ２ｂ
からなる複合膜２を層間絶縁膜として形成する。なお、
表２に示す値は、ＢＰＳＧ２ｂを堆積した後、850 〜95
0 ℃のＮ 2 ガス雰囲気で30〜60分のフローを行った後の
各層間絶縁膜の膜厚である。
【００１２】次に、所定のコンタクト形成部分のＮＳＧ
２ｂおよびＢＰＳＧ２ｂを除去することにより、コンタ
クトホールを形成する。そして、そのコンタクトホール
にメタル配線３を形成する。このメタル配線３の形成
は、まずタングステンのプラグをコンタクトに埋め込ん
だ後、AlSiPd等の配線材料でスッパタリングを行う。そ
の後、メタルフォトおよびエッチングにより、所定の形
状のメタル配線３を形成する。
２ｂおよびＢＰＳＧ２ｂを除去することにより、コンタ
クトホールを形成する。そして、そのコンタクトホール
にメタル配線３を形成する。このメタル配線３の形成
は、まずタングステンのプラグをコンタクトに埋め込ん
だ後、AlSiPd等の配線材料でスッパタリングを行う。そ
の後、メタルフォトおよびエッチングにより、所定の形
状のメタル配線３を形成する。
【００１３】パターンフラット部とパターン密部でのコ
ンタクト段差は、(5) 式および(6)式より、1750Åとな
り、一方エッチング換算SiO 膜厚は、（ＢＰＳＧ／ＮＳ
Ｇ）なるエッチレート比は約２であることから、フラッ
ト部では(7) 式より5250Å、密部では(8) 式より5250Å
となり、差は生じない。したがって、このコンタクトド
ライエッチングにおいて、シリコン掘れ差は生じない。
なお、エッチング換算SiO 膜厚が等しくない場合、ＢＰ
ＳＧ２ｂをウェットエッチングすることにより、エッチ
ング換算SiO 膜厚を等しくするようにする。
ンタクト段差は、(5) 式および(6)式より、1750Åとな
り、一方エッチング換算SiO 膜厚は、（ＢＰＳＧ／ＮＳ
Ｇ）なるエッチレート比は約２であることから、フラッ
ト部では(7) 式より5250Å、密部では(8) 式より5250Å
となり、差は生じない。したがって、このコンタクトド
ライエッチングにおいて、シリコン掘れ差は生じない。
なお、エッチング換算SiO 膜厚が等しくない場合、ＢＰ
ＳＧ２ｂをウェットエッチングすることにより、エッチ
ング換算SiO 膜厚を等しくするようにする。
【００１４】3500＋3500 ＝7000Å・・・・(5) 1750＋7000 ＝8750Å・・・・(6) 3500＋3500/2＝5250Å・・・・(7) 1750＋7000/2＝5250Å・・・・(8) このように、層間絶縁膜を最適化したことにより、深さ
の異なる各コンタクトを形成する場合でも、それぞれ別
のマスクを設ける必要はなく、シリコン基板Ｓの掘れ量
を制御することができる。
の異なる各コンタクトを形成する場合でも、それぞれ別
のマスクを設ける必要はなく、シリコン基板Ｓの掘れ量
を制御することができる。
【００１５】なお、ここで行ったドライエッチングは、
ＭＥＲＩＥエッチャーを用い、CH3F/CF4/Ar ガス系, 約
300mTorr,1000Wの条件下で行う。また、本発明実施例で
は、複合膜はＮＳＧ上にＢＰＳＧを形成するようにした
が、これに限ることなく、膜構成は種々のものを適用す
ることができる。例えば、１層目にノンドープトＳｉＯ
やＰＳＧを、また、２層目にはＳｉＮ等を用いる等があ
る。
ＭＥＲＩＥエッチャーを用い、CH3F/CF4/Ar ガス系, 約
300mTorr,1000Wの条件下で行う。また、本発明実施例で
は、複合膜はＮＳＧ上にＢＰＳＧを形成するようにした
が、これに限ることなく、膜構成は種々のものを適用す
ることができる。例えば、１層目にノンドープトＳｉＯ
やＰＳＧを、また、２層目にはＳｉＮ等を用いる等があ
る。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
パターンフラット部とパターン密部での複合膜を構成す
る各層の膜の厚さを、そのドライエッチングレートを用
いた重みづけ演算により、所定材質の単体膜の膜厚を算
出して換算値とし、かつ、各パターンにおける換算値の
合計値を等しくするように、各パターンの複合膜の各層
の膜厚を算出し、その算出値に基づいて各複合膜を形成
するようにしたから、コンタクト層間絶縁膜の膜厚は最
適化され、ドライエッチング時間をどのパターンにおい
ても等しくすることができ、また、従来のように各パタ
ーンのコンタクトの深さ別にコンタクトマスクを変えな
くても、シリコン掘れの生じないコンタクトを形成でき
る。
パターンフラット部とパターン密部での複合膜を構成す
る各層の膜の厚さを、そのドライエッチングレートを用
いた重みづけ演算により、所定材質の単体膜の膜厚を算
出して換算値とし、かつ、各パターンにおける換算値の
合計値を等しくするように、各パターンの複合膜の各層
の膜厚を算出し、その算出値に基づいて各複合膜を形成
するようにしたから、コンタクト層間絶縁膜の膜厚は最
適化され、ドライエッチング時間をどのパターンにおい
ても等しくすることができ、また、従来のように各パタ
ーンのコンタクトの深さ別にコンタクトマスクを変えな
くても、シリコン掘れの生じないコンタクトを形成でき
る。
【００１７】この結果、コンタクトマスクを低減するこ
とができ、製造工程は簡略化され、コストは低減すると
ともに、信頼性の向上した半導体装置を実現できる。
とができ、製造工程は簡略化され、コストは低減すると
ともに、信頼性の向上した半導体装置を実現できる。
【図１】本発明実施例を説明する図
１・・・・ＬＯＣＯＳ酸化膜 ２・・・・複合膜 ２ａ・・・・ＮＳＧ ２ｂ・・・・ＢＰＳＧ ３・・・・メタル配線 ４・・・・ゲート
Claims (1)
- 【請求項１】 粗および密なパターンが形成された半導
体基板に、多層の複合膜よりなる層間絶縁膜を形成した
後、その基板の所定部分上の上記層間絶縁膜をエッチン
グすることにより上記基板に達するコンタクト開口部を
設け、その後その開口部に配線を形成するコンタクト形
成方法において、上記各パターンに形成された上記複合
膜を所定材質の単体膜としたとき、上記複合膜の各層の
エッチングレートを用いた重みづけ演算により算出した
当該単体膜の膜厚を換算値とし、かつ、上記各パターン
における上記換算値の合計値を等しくするように、上記
各パターンの複合膜の各層の膜厚を算出し、その算出値
に基づいて上記各複合膜を形成することを特徴とするコ
ンタクト形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029134A JP2823727B2 (ja) | 1992-02-17 | 1992-02-17 | コンタクト形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4029134A JP2823727B2 (ja) | 1992-02-17 | 1992-02-17 | コンタクト形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05226477A true JPH05226477A (ja) | 1993-09-03 |
| JP2823727B2 JP2823727B2 (ja) | 1998-11-11 |
Family
ID=12267823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4029134A Expired - Fee Related JP2823727B2 (ja) | 1992-02-17 | 1992-02-17 | コンタクト形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2823727B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331121A (ja) * | 1986-07-24 | 1988-02-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63150941A (ja) * | 1986-12-15 | 1988-06-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
1992
- 1992-02-17 JP JP4029134A patent/JP2823727B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6331121A (ja) * | 1986-07-24 | 1988-02-09 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS63150941A (ja) * | 1986-12-15 | 1988-06-23 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2823727B2 (ja) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6165899A (en) | Method for manufacturing semiconductor devices having dual damascene structure | |
| JPH0732153B2 (ja) | 金属層を相互接続する方法 | |
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| JPH06181209A (ja) | 半導体装置の製造方法 | |
| US5234864A (en) | Method for interconnecting layers in a semiconductor device using two etching gases | |
| US5393709A (en) | Method of making stress released VLSI structure by the formation of porous intermetal layer | |
| JPH0563940B2 (ja) | ||
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| JPH0750694B2 (ja) | 導電層形成方法 | |
| JPH08279488A (ja) | 半導体装置の製造方法 | |
| JPH05226477A (ja) | コンタクト形成方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JP3224603B2 (ja) | 半導体素子の製造方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH05251572A (ja) | 半導体装置およびその製造方法 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| JPS6255701B2 (ja) | ||
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06244180A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100904 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110904 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |