JPH05224942A - 入出力制御盤へのプログラム設定方式 - Google Patents

Abstract

(57)【要約】 【目的】 主制御盤からのプログラム転送によって各々
の入出力制御盤に入出力制御盤用プログラムを設定し得
るようにする。 【構成】 入出力制御盤用プログラム41を設定するメモ
リをＲＡＭ23で構成する。入出力制御盤2-1 のプログラ
ム転送要求手段21がプログラム転送要求をオンにする
と、主制御盤１の要求スキャン手段11がこれを検出し、
要求確認信号送出手段12は要求確認信号を入出力制御盤
2-1 に送出し、これを受けたブロック受信手段22は指定
するブロック番号を順次１ずつ増加しつつブロック転送
要求を順次に主制御盤１に送出する。ブロック送信手段
13は指定されたブロック番号のブロックがあれば入出力
制御盤用プログラムメモリ４から読み出して入出力制御
盤2-1に送り、無ければ転送終了信号を送る。ブロック
受信手段22は受信したブロックをＲＡＭ23に書き込み、
転送終了信号を受信したら終了確認信号を主制御盤１へ
送出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、主制御盤と複数の同一
機能を有する入出力制御盤とで構成された通信制御装置
等の制御装置に関し、特に各々の入出力制御盤に入出力
制御盤用プログラムを設定する方式に関する。

【０００２】

【従来の技術】従来、この種の制御装置においては、各
々の入出力制御盤に必要な入出力制御盤用プログラムは
ＲＯＭに記憶されて各々の入出力制御盤に実装されてい
た。

【０００３】

【発明が解決しようとする課題】ところで、制御装置の
開発段階や運用後の機能追加時には、入出力制御盤用プ
ログラムを変更する必要がある。

【０００４】このような場合、従来の制御装置では入出
力制御盤用プログラムがＲＯＭに記憶されているため、
変更後の入出力制御盤用プログラムを新たなＲＯＭに書
き込み、入出力制御盤を制御装置から抜き取り、それに
実装されているＲＯＭを変更後の入出力制御盤用プログ
ラムを書き込んだＲＯＭに取り替え、入出力制御盤を制
御装置に組み込む等の煩雑な作業を各入出力制御盤毎に
行う必要があり、開発工程における効率の悪化，運用後
のメンテナンス性の悪化等を招いていた。

【０００５】そこで本発明の目的は、煩わしい作業無し
に各々の入出力制御盤に対し入出力制御盤用プログラム
を設定することができるようにすることにある。

【０００６】

【課題を解決するための手段】本発明は上記の目的を達
成するために、主制御盤と、同一機能を有する複数の入
出力制御盤とで構成された制御装置において、複数のブ
ロックから構成される入出力制御盤用プログラムを記憶
する入出力制御盤用プログラムメモリを備えると共に前
記入出力制御盤用プログラムの設定先となるＲＡＭを前
記各々の入出力制御盤に備え、且つ、前記主制御盤に、
プログラム転送要求のあった入出力制御盤に対し要求確
認信号を送出する要求確認信号送出手段と、この要求確
認信号を送出した入出力制御盤からブロック番号を指定
したブロック転送要求を受信したとき、前記入出力制御
盤用プログラムメモリにその指定されたブロック番号の
ブロックが格納されていればそのブロックを読み出して
要求元の入出力制御盤に送出し、格納されていなければ
転送終了信号を要求元の入出力制御盤に送出するブロッ
ク送信手段とを備え、更に、前記各入出力制御盤に、前
記主制御盤にプログラム転送要求を行う転送要求手段
と、このプログラム転送要求に対する要求確認信号を前
記主制御盤から受信することにより、指定するブロック
番号を順次変更しながらブロック転送要求を順次に前記
主制御盤に送出し、送出したブロック転送要求に応じて
前記主制御盤からブロックが転送されてきたときはその
ブロックを自入出力制御盤の前記ＲＡＭに格納し、転送
終了信号が送られてきたときは終了確認信号を前記主制
御盤に送出するブロック受信手段とを備えている。

【０００７】また、前記主制御盤に、前記複数の入出力
制御盤を順にスキャンしてプログラム転送要求の発生し
ている入出力制御盤を検出する要求スキャン手段を備え
ている。

【０００８】

【作用】本発明においては、或る入出力制御盤において
入出力制御盤用のプログラムの設定が必要になると、そ
の転送要求手段が主制御盤に対しプログラム転送要求を
行い、主制御盤の要求スキャン手段が複数の入出力制御
盤を順にスキャンしてプログラム転送要求の発生してい
る入出力制御盤を検出すると、その要求確認信号送出手
段がそのプログラム転送要求のあった入出力制御盤に対
し要求確認信号を送出する。

【０００９】次に、この要求確認信号を受信した入出力
制御盤のブロック受信手段が、指定するブロック番号を
例えば「１」から順次＋１ずつ変更しながらブロック転
送要求を順次に主制御盤に送出し、このブロック転送要
求を受信した主制御盤のブロック送信手段が、入出力制
御盤用プログラムメモリにその指定されたブロック番号
のブロックが格納されていればそのブロックを読み出し
て要求元の入出力制御盤に送出し、格納されていなけれ
ば転送終了信号を要求元の入出力制御盤に送出し、入出
力制御盤のブロック受信手段は、主制御盤からブロック
が転送されてきたときはそのブロックを自入出力制御盤
のＲＡＭに格納し、転送終了信号が送られてきたときは
終了確認信号を主制御盤に送出する。

【００１０】従って、入出力制御盤用のプログラムがブ
ロック番号「１」からブロック番号「Ｎ」までのＮ個の
ブロックで構成されている場合、ブロック番号「１」か
らブロック番号「Ｎ」までのＮ個のブロックが順次に主
制御盤から要求元の入出力制御盤に送出されてそのＲＡ
Ｍに格納され、入出力制御盤がブロック番号「Ｎ＋１」
を指定したブロック転送要求を送った時点で主制御盤か
ら転送終了信号が入出力制御盤に送られ、入出力制御盤
はこれに対し終了確認信号を主制御盤に送出することに
なる。

【００１１】

【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。

【００１２】図１は本発明の入出力制御盤へのプログラ
ム設定方式の一実施例の概略を示す流れ図であり、１は
制御装置の主制御盤、２−ｉは入出力制御盤である。

【００１３】図１に示すように、主制御盤１は複数の入
出力制御盤からのプログラム転送要求を一定周期でスキ
ャンしており（１００）、或る入出力制御盤２−ｉがプ
ログラム転送要求をＯＮにすると（２００）、それを検
出し（１０１）、先ず、要求確認信号を入出力制御盤２
−ｉに送出する（１０２）。

【００１４】プログラム転送要求をＯＮにした入出力制
御盤２−ｉはこの要求確認信号を受信すると、ブロック
番号「１」を指定したブロック転送要求を主制御盤１に
送出する（２０１）。

【００１５】主制御盤１は、このブロック転送要求に対
し、図示しない入出力制御盤用プログラムメモリからブ
ロック番号「１」のブロックを読み出し、これを含むブ
ロックデータを入出力制御盤２−ｉに送出し（１０
３）、入出力制御盤２−ｉは受信したブロックデータ中
のブロック番号「１」のブロックを自入出力制御盤内の
図示しないＲＡＭに格納する。

【００１６】以下、同様に、入出力制御盤２−ｉはブロ
ック番号「２」，…，「Ｎ−１」，「Ｎ」を指定したブ
ロック転送要求を順次送出し（２０２，…，２０３，２
０４）、これに対し主制御盤１はブロック番号「２」，
…，「Ｎ−１」，「Ｎ」のブロックを含むブロックデー
タを順次送出し（１０４，…，１０５，１０６）、入出
力制御盤２−ｉはこれらのブロックをＲＡＭに格納して
いく。

【００１７】そして、転送すべき入出力制御盤用プログ
ラムがブロック番号「１」から「Ｎ」までのブロックで
構成されているとすると、ブロック番号「Ｎ」の受信後
に入出力制御盤２−ｉがブロック番号「Ｎ＋１」を指定
したブロック転送要求を送出すると（２０５）、主制御
盤１はブロック番号「Ｎ＋１」のブロックが存在しない
ことから転送終了信号を送出し（１０７）、入出力制御
盤２−ｉはこれを受信することにより入出力制御盤用プ
ログラムの全てのブロックを受信し終えたことを認識し
て終了確認信号を主制御盤１に送出し（２０６）、処理
を終える。

【００１８】主制御盤１は入出力制御盤２−ｉから終了
確認信号が送られてくると、その入出力制御盤２−ｉに
かかるプログラム転送処理を終了し、プログラム転送要
求のスキャン動作に戻る。

【００１９】次に、図２乃至図５を参照して本発明の実
施例のより詳細な構成と動作を説明する。

【００２０】図２は本発明を適用した制御装置の要部ブ
ロック図であり、主制御盤１と、複数の同一機能を有す
る入出力制御盤２−１〜２−ｍと、主制御盤１と複数の
入出力制御盤２−１〜２−ｍとを接続するバス３と、入
出力制御盤２−１〜２−ｍに設定する入出力制御盤用プ
ログラム４１を保持する入出力制御盤用プログラムメモ
リ４と、この入出力制御盤用プログラムメモリ４と主制
御盤１とを接続するバス５と、入出力制御盤２−１〜２
−ｍから主制御盤１へ割り込み信号等を伝達する制御線
６とで構成されている。

【００２１】また、主制御盤１は、要求スキャン手段１
１と、要求確認信号送出手段１２と、ブロック送信手段
１３と、インタフェイス１４とを含み、各々の入出力制
御盤２−１〜２−ｍは、入出力制御盤２−１に例示する
ように、プログラム転送要求手段２１と、ブロック受信
手段２２と、入出力制御盤用プログラム４１の設定先の
メモリを構成するＲＡＭ２３と、２ポートＲＡＭ等を含
むインタフェイス２４とを有している。

【００２２】図３は入出力制御盤２−１〜２−ｍへのプ
ログラム設定に際して主制御盤１が行う処理の一例を示
すフローチャート、図４は同じく入出力制御盤２−１〜
２−ｍが行う処理の一例を示すフローチャート、図５は
信号のフォーマット例を示す図である。

【００２３】制御装置の開発段階において入出力制御盤
用プログラムの変更が必要になった場合、あるいは制御
装置の運用後の機能追加に伴って入出力制御盤用プログ
ラムの変更が必要になった場合、図２に示すように変更
後の入出力制御盤用プログラム４１は入出力制御盤用プ
ログラムメモリ４に記憶される。

【００２４】ここで、変更後の入出力制御盤用プログラ
ム４１は、ブロック番号「１」からブロック番号「Ｎ」
までのＮ個のブロックで構成されている。

【００２５】このような変更後の入出力制御盤用プログ
ラム４１の入出力制御盤２−１〜２−ｍへの設定は以下
のようにして行われる。

【００２６】主制御盤１の要求スキャン手段１１は、図
３のステップＳ１〜Ｓ４に示す処理を行うことによっ
て、複数の入出力制御盤２−１〜２−ｍを順にスキャン
してプログラム転送要求の発生している入出力制御盤を
検出している。即ち、ｉ＝１に対応する１番目の入出力
制御盤２−１からｉ＝ｍに対応する最後の入出力制御盤
２−ｍまで順に、インタフェイス１４，バス３，インタ
フェイス２４を通じてプログラム転送要求手段２１の出
力を読み出すことによりプログラム転送要求がＯＮにな
っているか否かをチェックしている。

【００２７】他方、変更後の入出力制御盤用プログラム
４１の設定が必要になった入出力制御盤２−１〜２−ｉ
は、例えば入出力制御盤への電源投入や図示しないリセ
ット釦の操作等を契機として、初期処理の一環として内
部のプログラム転送要求手段２１によってプログラム転
送要求をＯＮにする（図４のＳ２１）。

【００２８】従って、今、入出力制御盤２−１のプログ
ラム転送要求手段２１がプログラム転送要求をＯＮにし
たとすると、主制御盤１は上記のスキャン動作によって
そのことを検出することになる。

【００２９】主制御盤１は入出力制御盤２−１でプログ
ラム転送要求がＯＮになっていることを検出すると、要
求確認信号送出手段１２によってその入出力制御盤２−
１に対し要求確認信号をバス３を介して送出する（Ｓ
５）。

【００３０】他方、プログラム転送要求をＯＮにした入
出力制御盤２−１では、そのブロック受信手段２２が主
制御盤１から要求確認信号が送出されてくるのを監視し
ており（図４のＳ２２）、要求確認信号を受信すると、
以下のステップＳ２３〜Ｓ２９の処理を実行する。

【００３１】先ず、変数ｉを１にすると共にプログラム
要求をＯＦＦにし（Ｓ２３）、ブロック番号「ｉ」すな
わちブロック番号「１」を指定したブロック転送要求を
制御線６を通じて割り込みにより主制御盤１に送出する
（Ｓ２４）。

【００３２】このとき送出されるブロック転送要求は、
図５（ａ）に示すように、信号分類，送信先ＩＤ，送信
元ＩＤ，ブロック番号から構成されている。

【００３３】入出力制御盤２−１から送出された上記の
ブロック転送要求は、インタフェイス１４を介してブロ
ック送信手段１３で受信される（図３のＳ６でＹＥ
Ｓ）。

【００３４】ブロック送信手段１３はブロック転送要求
で指定されたブロック番号のブロックが入出力制御盤用
プログラムメモリ４に格納されているか否かを、入出力
制御盤用プログラム４１の最大ブロック番号「Ｎ」と比
較することにより判定する（Ｓ７）。今の場合、指定さ
れたブロック番号は「１」であり、ステップＳ７の判定
結果はＮＯすなわち格納されていると判断するので、ブ
ロック送信手段１３は入出力制御盤用プログラムメモリ
４からブロック番号「１」のブロックを読み出し、それ
を含むブロックデータを作成してインタフェイス１４，
バス３を介して入出力制御盤２−１に送出する。

【００３５】このとき送出されるブロックデータは、図
５（ｂ）に示すように、信号分類，送信先ＩＤ，送信元
ＩＤ，ブロック番号，ブロックの内容，チェックコード
から構成されている。

【００３６】入出力制御盤２−１のブロック受信手段２
２は、上記のブロックデータをバス３，インタフェイス
２４を介して受信すると（Ｓ２５でＹＥＳ）、受信した
ブロックの内容をＲＡＭ２３に格納すると共に受信した
ブロックデータのチェックコードを求め、これと受信デ
ータ中のチェックコードとを比較する（Ｓ２６）。

【００３７】そして、チェックコードの不一致を検出し
た場合（Ｓ２７でＮＯ）、ステップＳ２４に戻り、もう
一度同じブロック番号「１」のブロック転送要求を出
し、再度送られてきたブロックデータについて上述と同
様の処理を繰り返す。

【００３８】他方、チェックコードが一致した場合（Ｓ
２７でＹＥＳ）、変数ｉを＋１して２とし、ステップＳ
２４に戻って次のブロック番号「２」のブロック転送要
求を出す。

【００３９】これにより、前述と同様にして主制御盤１
からブロック番号「２」のブロックを含むブロックデー
タが入出力制御盤２−１に送られ、そのＲＡＭ２３に格
納される。

【００４０】以下、同様に、入出力制御盤２−１はブロ
ック番号「３」，…，「Ｎ−１」，「Ｎ」を指定したブ
ロック転送要求を順次送出し、これに対し主制御盤１は
ブロック番号「３」，…，「Ｎ−１」，「Ｎ」のブロッ
クを含むブロックデータを順次送出し、入出力制御盤２
−１はこれらのブロックをＲＡＭ２３に格納していく。

【００４１】そして、ブロック番号「Ｎ」のブロックデ
ータ受信後に入出力制御盤２−１がブロック番号「Ｎ＋
１」を指定したブロック転送要求を送出すると（Ｓ２
４）、主制御盤１はブロック番号「Ｎ＋１」のブロック
が存在しないことを判定して（Ｓ７でＹＥＳ）、転送終
了信号を送出し（Ｓ９）、入出力制御盤２−１から終了
確認信号が送られてくるのを待つ（Ｓ１０）。

【００４２】ここで、上記の転送終了信号は図５（ｃ）
に示すように、信号分類，送信先ＩＤ，送信元ＩＤ，終
了コードを含んでいる。

【００４３】入出力制御盤２−１は、ブロック転送要求
に対する応答がブロックデータでなく転送終了信号の場
合（Ｓ２５でＮＯ）、終了確認信号を主制御盤１に送出
し（Ｓ２９）、処理を終える。

【００４４】ここで、上記の終了確認信号は図５（ｄ）
に示すように、信号分類，送信先ＩＤ，送信元ＩＤ，確
認コードを含んでいる。

【００４５】主制御盤１は入出力制御盤２−１から終了
確認信号を受信すると（Ｓ１０でＹＥＳ）、制御を要求
スキャン手段１１に戻し、スキャン動作を続ける。

【００４６】

【発明の効果】以上説明したように、本発明は、入出力
制御盤用プログラムの設定先となるメモリをＲＡＭで構
成し、主制御盤から各入出力制御盤へ入出力制御盤用プ
ログラムを転送してＲＡＭに書き込むようにしたので、
入出力制御盤上の入出力制御盤用プログラムの変更時、
従来のように変更後の入出力制御盤用プログラムを新た
なＲＯＭに書き込み、入出力制御盤を制御装置から抜き
取り、それに実装されているＲＯＭを変更後の入出力制
御盤用プログラムを書き込んだＲＯＭに取り替え、入出
力制御盤を制御装置に組み込む等の煩雑な作業を各入出
力制御盤毎に行う必要がなくなり、開発工程における効
率の向上，運用後のメンテナンス性の向上が可能にな
る。

【図面の簡単な説明】

【図１】本発明の入出力制御盤へのプログラム設定方式
の一実施例の概略を示す流れ図である。

【図２】本発明を適用した制御装置の要部ブロック図で
ある。

【図３】入出力制御盤へのプログラム設定に際して主制
御盤が行う処理の一例を示すフローチャートである。

【図４】プログラム設定に際して入出力制御盤が行う処
理の一例を示すフローチャートである。

【図５】主制御盤と入出力制御盤との間で授受される信
号のフォーマット例を示す図である。

【符号の説明】

１…主制御盤 １１…要求スキャン手段 １２…要求確認信号送出手段 １３…ブロック送信手段 １４…インタフェイス ２−１〜２−ｍ…入出力制御盤 ２１…ブロック転送要求手段 ２２…ブロック受信手段 ２３…入出力制御盤用プログラムの設定先となるＲＡＭ ２４…インタフェイス ３，５…バス ４…入出力制御盤用プログラムメモリ ４１…入出力制御盤用プログラム ６…制御線

Claims (2)

【特許請求の範囲】
1. 【請求項１】 主制御盤と、同一機能を有する複数の入
   出力制御盤とで構成された制御装置において、 複数のブロックから構成される入出力制御盤用プログラ
   ムを記憶する入出力制御盤用プログラムメモリを備える
   と共に前記入出力制御盤用プログラムの設定先となるＲ
   ＡＭを前記各々の入出力制御盤に備え、且つ、 前記主制御盤に、 プログラム転送要求のあった入出力制御盤に対し要求確
   認信号を送出する要求確認信号送出手段と、 該要求確認信号を送出した入出力制御盤からブロック番
   号を指定したブロック転送要求を受信したとき、前記入
   出力制御盤用プログラムメモリにその指定されたブロッ
   ク番号のブロックが格納されていればそのブロックを読
   み出して要求元の入出力制御盤に送出し、格納されてい
   なければ転送終了信号を要求元の入出力制御盤に送出す
   るブロック送信手段とを備え、更に、 前記各入出力制御盤に、 前記主制御盤にプログラム転送要求を行う転送要求手段
   と、 該プログラム転送要求に対する要求確認信号を前記主制
   御盤から受信することにより、指定するブロック番号を
   順次変更しながらブロック転送要求を順次に前記主制御
   盤に送出し、送出したブロック転送要求に応じて前記主
   制御盤からブロックが転送されてきたときはそのブロッ
   クを自入出力制御盤の前記ＲＡＭに格納し、転送終了信
   号が送られてきたときは終了確認信号を前記主制御盤に
   送出するブロック受信手段とを備えることを特徴とする
   入出力制御盤へのプログラム設定方式。
2. 【請求項２】 前記主制御盤に、前記複数の入出力制御
   盤を順にスキャンしてプログラム転送要求の発生してい
   る入出力制御盤を検出する要求スキャン手段を備えるこ
   とを特徴とする請求項１記載の入出力制御盤へのプログ
   ラム設定方式。