JPH05216750A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH05216750A JPH05216750A JP2087592A JP2087592A JPH05216750A JP H05216750 A JPH05216750 A JP H05216750A JP 2087592 A JP2087592 A JP 2087592A JP 2087592 A JP2087592 A JP 2087592A JP H05216750 A JPH05216750 A JP H05216750A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- processor
- standby
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】単一プロセッサが有するメモリにプロセッサが
書込む手順とこのメモリから外部へ読出す手順とが重複
したときの、読出すデータの誤りを防止する。 【構成】プロセッサ１１に複数のメモリＡ２１、Ｂ３１
を接続可能にし、プロセッサ１１が一方のメモリＡ２１
を稼働状態に接続してデータを書込み、他方のメモリＢ
３１は書込みから切離した待機状態にして外部へのデー
タ出力に使用する。プロセッサ１１が稼働メモリＡ３１
にデータ書込みするとき、メモリＡ２１はメモリＡ２２
となり、書込み終了でメモリＡ２３となるが、この最新
のデータ保持により稼働状態から待機状態に変換する。
この変換により待機状態のメモリＢ３１はプロセッサ１
２からデータ書込みを受ける態勢の稼働状態になる。こ
のように交互に稼働と待機との状態を各メモリが繰返し
て有する。 【効果】待機メモリは読出用としてプロセッサから切離
されるので、待機中には記憶データの変換はない。
書込む手順とこのメモリから外部へ読出す手順とが重複
したときの、読出すデータの誤りを防止する。 【構成】プロセッサ１１に複数のメモリＡ２１、Ｂ３１
を接続可能にし、プロセッサ１１が一方のメモリＡ２１
を稼働状態に接続してデータを書込み、他方のメモリＢ
３１は書込みから切離した待機状態にして外部へのデー
タ出力に使用する。プロセッサ１１が稼働メモリＡ３１
にデータ書込みするとき、メモリＡ２１はメモリＡ２２
となり、書込み終了でメモリＡ２３となるが、この最新
のデータ保持により稼働状態から待機状態に変換する。
この変換により待機状態のメモリＢ３１はプロセッサ１
２からデータ書込みを受ける態勢の稼働状態になる。こ
のように交互に稼働と待機との状態を各メモリが繰返し
て有する。 【効果】待機メモリは読出用としてプロセッサから切離
されるので、待機中には記憶データの変換はない。
Description
【０００１】
【産業上の利用分野】本発明は、単一のプロセッサに複
数個のメモリを持たせ、一連のデータ処理に対してメモ
リ内のデータを外部メモリに記録させるためのプロセッ
サ内におけるデータ処理システムに関する。
数個のメモリを持たせ、一連のデータ処理に対してメモ
リ内のデータを外部メモリに記録させるためのプロセッ
サ内におけるデータ処理システムに関する。
【０００２】
【従来の技術】従来、この種のデータ処理システムは、
単一プロセッサ内にもつ複数個のメモリを相互に無関係
に１つ１つ単独で書き込み、かつ読み出す構成になって
いた。
単一プロセッサ内にもつ複数個のメモリを相互に無関係
に１つ１つ単独で書き込み、かつ読み出す構成になって
いた。
【０００３】これについて、図４を参照して説明する。
図４は従来の一例を示すメモリ内のブロック説明図であ
る。
図４は従来の一例を示すメモリ内のブロック説明図であ
る。
【０００４】図４において、符号８０はメモリ、符号８
１はデータＭ、符号８２はデータＮ、および符号８３は
データ書換時点であり、メモリ８０のデータ出力はデー
タＭ８１からデータＮ８２の方向とする。
１はデータＭ、符号８２はデータＮ、および符号８３は
データ書換時点であり、メモリ８０のデータ出力はデー
タＭ８１からデータＮ８２の方向とする。
【０００５】いま、単一プロセッサ内における、１つの
メモリ８０に記録されたデータの出力を考えると、外部
メモリへの出力は、データの出力方向で頭から尾に向か
って出力されるので、データＭ８１を過ぎ、データＮ８
２に達する前の経過時間８３で示す位置まで出力された
とき、相互に関連するデータＭ８１とデータＮ８２がプ
ロセッサにより新しく書き込まれると、結果的に新デー
タ８２が出力しても、出力先の外部メモリにおいてデー
タＭ８１の部分が旧データのままとなり、データＭ．Ｎ
の不一致が生じる。
メモリ８０に記録されたデータの出力を考えると、外部
メモリへの出力は、データの出力方向で頭から尾に向か
って出力されるので、データＭ８１を過ぎ、データＮ８
２に達する前の経過時間８３で示す位置まで出力された
とき、相互に関連するデータＭ８１とデータＮ８２がプ
ロセッサにより新しく書き込まれると、結果的に新デー
タ８２が出力しても、出力先の外部メモリにおいてデー
タＭ８１の部分が旧データのままとなり、データＭ．Ｎ
の不一致が生じる。
【０００６】従ってこの不一致を防止するためメモリか
らの出力が終了するまでプロセッサからの新データの書
き込みを停止していた。
らの出力が終了するまでプロセッサからの新データの書
き込みを停止していた。
【０００７】
【発明が解決しようとする課題】上述した従来のデータ
処理システムは、一つのメモリから記憶データを出力中
に拘らず記憶データの書換えができるので、データ出力
時点の前後に関連するデータが分割されている場合、出
力に新旧両データが混在して処理に誤り発生する問題点
があり、この防止策としてプロセッサの書き込みをデー
タの出力終了まで待たせるのはプロセッサの処理能力を
減退させ、処理も円滑を欠くという問題点も生じた。
処理システムは、一つのメモリから記憶データを出力中
に拘らず記憶データの書換えができるので、データ出力
時点の前後に関連するデータが分割されている場合、出
力に新旧両データが混在して処理に誤り発生する問題点
があり、この防止策としてプロセッサの書き込みをデー
タの出力終了まで待たせるのはプロセッサの処理能力を
減退させ、処理も円滑を欠くという問題点も生じた。
【０００８】本発明の目的は、一つのデータブロックに
複数のメモリを配備し、プロセッサからの書込みを許容
する稼働メモリと外部へ読出しを許容する待機メモリと
に分割してメモリを稼働／待機と交互に切替えることに
より、上記問題点を解決するデータ処理システムを提供
することにある。
複数のメモリを配備し、プロセッサからの書込みを許容
する稼働メモリと外部へ読出しを許容する待機メモリと
に分割してメモリを稼働／待機と交互に切替えることに
より、上記問題点を解決するデータ処理システムを提供
することにある。
【０００９】
【課題を解決するための手段】本発明のデータ処理シス
テムは、単一プロセッサに複数個のメモリをもつデータ
処理システムにおいて、前記複数個のメモリを、前記プ
ロセッサからのデータを書き込む稼働メモリと、外部へ
データを送出する待機メモリとに分類して設け、少なく
とも一つの前記稼働メモリが前記プロセッサに直結して
このプロセッサからの書き込みを終了したとき待機中の
前記待機メモリのデータ送出稼働の終了を確認して、稼
働から待機へ状態を切替える一方、前記待機メモリも待
機から稼働へ状態を切替える手段を有する。
テムは、単一プロセッサに複数個のメモリをもつデータ
処理システムにおいて、前記複数個のメモリを、前記プ
ロセッサからのデータを書き込む稼働メモリと、外部へ
データを送出する待機メモリとに分類して設け、少なく
とも一つの前記稼働メモリが前記プロセッサに直結して
このプロセッサからの書き込みを終了したとき待機中の
前記待機メモリのデータ送出稼働の終了を確認して、稼
働から待機へ状態を切替える一方、前記待機メモリも待
機から稼働へ状態を切替える手段を有する。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すメモリ状態の経時説
明図である。
る。図１は本発明の一実施例を示すメモリ状態の経時説
明図である。
【００１１】図１（Ａ）はプロセッサ１１に対してメモ
リＡ２１が稼働状態にあり、プロセッサ１１からの書込
みを待つ状態を示す。すなわち、プロセッサ１１からの
データ書込みは、メモリＡ２１にだけ実行される。
リＡ２１が稼働状態にあり、プロセッサ１１からの書込
みを待つ状態を示す。すなわち、プロセッサ１１からの
データ書込みは、メモリＡ２１にだけ実行される。
【００１２】メモリＢ３１はメモリＡ２１に対して待機
状態にあり、外部からのメモリデータ読出しに応じて出
力する。勿論、初期の立上げではメモリＡ２１およびメ
モリＢ３１共に同一データが記憶される。
状態にあり、外部からのメモリデータ読出しに応じて出
力する。勿論、初期の立上げではメモリＡ２１およびメ
モリＢ３１共に同一データが記憶される。
【００１３】一つのデータメモリに対してメモリＡ２１
・Ｂ３１の２つをもつので、外部へメモリＢ３１からデ
ータを取出し中でも図１（Ｂ）に示すようにメモリＡ２
２にプロセッサ１１からデータ変更が実行できる。
・Ｂ３１の２つをもつので、外部へメモリＢ３１からデ
ータを取出し中でも図１（Ｂ）に示すようにメモリＡ２
２にプロセッサ１１からデータ変更が実行できる。
【００１４】プロセッサにより一部でも所定メモリ内容
を変更する場合、稼働中のメモリＡ２１がデータを書換
えられ、メモリＡ２２の書換中状態になる。メモリＡ２
２がデータの書換えを終了したとき、図１（Ｃ）の状態
となり、メモリＡ２２はメモリＡ２３として待機状態で
あり、プロセッサ１１はプロセッサ１２となり、メモリ
Ａ３１に直結して稼働状態となる。
を変更する場合、稼働中のメモリＡ２１がデータを書換
えられ、メモリＡ２２の書換中状態になる。メモリＡ２
２がデータの書換えを終了したとき、図１（Ｃ）の状態
となり、メモリＡ２２はメモリＡ２３として待機状態で
あり、プロセッサ１１はプロセッサ１２となり、メモリ
Ａ３１に直結して稼働状態となる。
【００１５】また、プロセッサ１２の出力は稼働メモリ
Ｂ３１に書込まれ、外部への出力は待機メモリＡ２３か
ら読出される。
Ｂ３１に書込まれ、外部への出力は待機メモリＡ２３か
ら読出される。
【００１６】プロセッサ１２がデータを出力すると稼働
メモリＢ３１はメモリＢ３２となり、この間も図１
（Ｄ）に示すように待機メモリＡ２３から外部へデータ
出力できる。
メモリＢ３１はメモリＢ３２となり、この間も図１
（Ｄ）に示すように待機メモリＡ２３から外部へデータ
出力できる。
【００１７】この一連の手順について、図２に図１を併
せ参照し、メモリＡを対象に説明する。
せ参照し、メモリＡを対象に説明する。
【００１８】まず、メモリＡ２１は稼働メモリとして設
定（１０１）される。プロセッサ１１はデータをメモリ
Ａ２２の状態で書込み、メモリＡ２３として書込終了
（１０２）する。
定（１０１）される。プロセッサ１１はデータをメモリ
Ａ２２の状態で書込み、メモリＡ２３として書込終了
（１０２）する。
【００１９】この時点で待機メモリＢ３１からデータ送
出中（１０３）のときには、データ送出終了（１０４）
を待って、メモリＡ２３は待機状態に設定（１０５）さ
れると共に、メモリＢ３１は稼働状態に設定され、図１
（Ｃ）の状態になる。
出中（１０３）のときには、データ送出終了（１０４）
を待って、メモリＡ２３は待機状態に設定（１０５）さ
れると共に、メモリＢ３１は稼働状態に設定され、図１
（Ｃ）の状態になる。
【００２０】メモリＡ２３は待機状態なので外部へのデ
ータ送出・終了（１０６）の手順が実行できる。この間
に、稼働メモリＢ３１がプロセッサ１２からデータの書
込みを受け終ると、メモリＡ２３は稼働メモリ設定の要
求を受け、（１０７）データ送出中（１０８）であれば
送出の終了で稼働メモリに設定される手順１０１に戻
り、稼働メモリＢ３２は待機状態に移る。
ータ送出・終了（１０６）の手順が実行できる。この間
に、稼働メモリＢ３１がプロセッサ１２からデータの書
込みを受け終ると、メモリＡ２３は稼働メモリ設定の要
求を受け、（１０７）データ送出中（１０８）であれば
送出の終了で稼働メモリに設定される手順１０１に戻
り、稼働メモリＢ３２は待機状態に移る。
【００２１】次に、図３はメモリが３つの場合の一例を
示す経時状態説明図である。
示す経時状態説明図である。
【００２２】図３（Ａ）において、メモリＡ４１、メモ
リＢ５１はプロセッサ１３に対して稼働状態、メモリＣ
６１は待機状態である。これら３つのメモリのうち１つ
が障害となったとき、前述の図１の手順になる。
リＢ５１はプロセッサ１３に対して稼働状態、メモリＣ
６１は待機状態である。これら３つのメモリのうち１つ
が障害となったとき、前述の図１の手順になる。
【００２３】プロセッサ１３はデータの書込みを稼働メ
モリＡ４２、Ｂ５２の両者に実行する図３（Ｂ）で示す
状態の場合、メモリＣ６１は相変わらず待機状態にあっ
て外部へデータ送出できる。
モリＡ４２、Ｂ５２の両者に実行する図３（Ｂ）で示す
状態の場合、メモリＣ６１は相変わらず待機状態にあっ
て外部へデータ送出できる。
【００２４】待機状態にする順序をメモリＡ・Ｂ・Ｃと
するとき、メモリＡ４２のデータ入力が終了したとき、
メモリＡ４３が待機メモリになると共に、メモリ内容が
相違するメモリＢ５３およびメモリＣ６１がプロセッサ
１４の稼働メモリになる図３（Ｃ）の状態が実現する。
するとき、メモリＡ４２のデータ入力が終了したとき、
メモリＡ４３が待機メモリになると共に、メモリ内容が
相違するメモリＢ５３およびメモリＣ６１がプロセッサ
１４の稼働メモリになる図３（Ｃ）の状態が実現する。
【００２５】ここで、プロセッサ１４がデータ出力する
場合、稼働状態にあるメモリＢ５４、Ｃ６２が出力デー
タを記録し、メモリＢ５４のデータ書込みが終了すると
きメモリＢ５５として待機状態になる。従って、残るメ
モリＡ４３およびメモリＣ６３は同時に稼働メモリにな
る図３（Ｅ）の状態が実現する。
場合、稼働状態にあるメモリＢ５４、Ｃ６２が出力デー
タを記録し、メモリＢ５４のデータ書込みが終了すると
きメモリＢ５５として待機状態になる。従って、残るメ
モリＡ４３およびメモリＣ６３は同時に稼働メモリにな
る図３（Ｅ）の状態が実現する。
【００２６】同様にメモリＡ４４、Ｃ６４がプロセッサ
１５からデータ書込みする図３（Ｆ）の状態の間、メモ
リＢ５５は外部へデータ出力できる。
１５からデータ書込みする図３（Ｆ）の状態の間、メモ
リＢ５５は外部へデータ出力できる。
【００２７】また、図３（Ｃ）のメモリＣ６１の記憶デ
ータを新しくするためメモリＢ５３からメモリＣ６１へ
記憶内容を最初から最後まで順次移送して、３つのメモ
リ内容をすべて同一にすることもできる。このとき、デ
ータの転移中にプロセッサ１４からの書換えが生じて
も、メモリＢ５３・Ｃ６１を同時に処理することにより
問題は生じない。
ータを新しくするためメモリＢ５３からメモリＣ６１へ
記憶内容を最初から最後まで順次移送して、３つのメモ
リ内容をすべて同一にすることもできる。このとき、デ
ータの転移中にプロセッサ１４からの書換えが生じて
も、メモリＢ５３・Ｃ６１を同時に処理することにより
問題は生じない。
【００２８】図３のように予備メモリを使用することに
より、図１と比較して、より有効に機能が発揮できる。
より、図１と比較して、より有効に機能が発揮できる。
【００２９】
【発明の効果】以上説明したように本発明は、単一プロ
セッサ内の複数個のメモリのうち相互に関連するメモリ
を用いてプロセッサからのデータの書き込み、外部への
出力を所定順序で行うことにより、外部へメモリデータ
の出力中にはデータ書換えがないので出力データに矛盾
を生じず、またデータ処理を途中で停止することもなく
進めることができるのでプロセッサの処理能力を減退さ
せることもないという効果がある。
セッサ内の複数個のメモリのうち相互に関連するメモリ
を用いてプロセッサからのデータの書き込み、外部への
出力を所定順序で行うことにより、外部へメモリデータ
の出力中にはデータ書換えがないので出力データに矛盾
を生じず、またデータ処理を途中で停止することもなく
進めることができるのでプロセッサの処理能力を減退さ
せることもないという効果がある。
【図１】本発明の一実施例を示すメモリ状態の経時説明
図である。
図である。
【図２】図１による主要手順の一例を示すフローチャー
トである。
トである。
【図３】本発明の第２の実施例を示すメモリ状態経時説
明図である。
明図である。
【図４】従来の一例を示すメモリ状態ブロック説明図で
ある。
ある。
１１，１２ プロセッサ ２１，２２，２３ メモリＡ ３１，３２ メモリＢ
Claims (1)
- 【請求項１】 単一プロセッサに複数個のメモリをもつ
データ処理システムにおいて、前記複数個のメモリを、
前記プロセッサからのデータを書き込む稼働メモリと、
外部へデータを送出する待機メモリとに分類して設け、
少なくとも一つの前記稼働メモリが前記プロセッサに直
結してこのプロセッサからの書き込みを終了したとき待
機中の前記待機メモリのデータ送出稼働の終了を確認し
て、稼働から待機へ状態を切替える一方、前記待機メモ
リも待機から稼働へ状態を切替える手段を有することを
特徴とするデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2087592A JPH05216750A (ja) | 1992-02-06 | 1992-02-06 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2087592A JPH05216750A (ja) | 1992-02-06 | 1992-02-06 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05216750A true JPH05216750A (ja) | 1993-08-27 |
Family
ID=12039359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2087592A Pending JPH05216750A (ja) | 1992-02-06 | 1992-02-06 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05216750A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607529A (ja) * | 1983-06-27 | 1985-01-16 | Mitsubishi Electric Corp | バツフアメモリ装置 |
-
1992
- 1992-02-06 JP JP2087592A patent/JPH05216750A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607529A (ja) * | 1983-06-27 | 1985-01-16 | Mitsubishi Electric Corp | バツフアメモリ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58154054A (ja) | 外部記憶装置制御用回路 | |
| JPH05216750A (ja) | データ処理システム | |
| JPS6240736B2 (ja) | ||
| JP2000099452A (ja) | Ｄｍａ制御装置 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPH02284251A (ja) | ハードディスクのデータ転送制御方式 | |
| JP2892429B2 (ja) | 入出力制御装置 | |
| JPS5936773B2 (ja) | ロ−カルバ−スト転送制御方式 | |
| JPS63168720A (ja) | メモリバツフア装置 | |
| JP2793258B2 (ja) | 位置決め制御装置のデータ設定方法 | |
| JPS60193044A (ja) | デ−タバツフア装置 | |
| JPS62168246A (ja) | メモリ書込み制御方式 | |
| JP2808881B2 (ja) | 電子ディスク制御装置 | |
| JPH01248207A (ja) | 数値制御装置 | |
| JPH0650494B2 (ja) | 入出力制御装置におけるデータ転送方式 | |
| JPH03238543A (ja) | データ通信装置 | |
| JPS61187029A (ja) | 磁気テ−プサブシステム | |
| JPS63245712A (ja) | 外部記憶装置間のデ−タ転送制御方式 | |
| JPS59128621A (ja) | Ｄｍａ制御装置 | |
| JPS60258638A (ja) | 磁気デイスク装置の制御方式 | |
| JPH056900B2 (ja) | ||
| JPH04209041A (ja) | データローディング装置 | |
| JPH10210085A (ja) | データ伝送制御装置 | |
| JPH0247028B2 (ja) | ||
| JPH05120152A (ja) | 複数の共有メモリ管理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980324 |