JPH04209041A - データローディング装置 - Google Patents

データローディング装置

Info

Publication number
JPH04209041A
JPH04209041A JP2311985A JP31198590A JPH04209041A JP H04209041 A JPH04209041 A JP H04209041A JP 2311985 A JP2311985 A JP 2311985A JP 31198590 A JP31198590 A JP 31198590A JP H04209041 A JPH04209041 A JP H04209041A
Authority
JP
Japan
Prior art keywords
data
cache memory
terminal
signal
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2311985A
Other languages
English (en)
Inventor
Mioji Tsumura
津村　三百次
Shinnosuke Taniguchi
谷口　眞之輔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricos Co Ltd
Original Assignee
Ricos Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricos Co Ltd filed Critical Ricos Co Ltd
Priority to JP2311985A priority Critical patent/JPH04209041A/ja
Priority to TW80107365A priority patent/TW208746B/zh
Priority to DE1991619546 priority patent/DE69119546T2/de
Priority to EP19910117754 priority patent/EP0485759B1/en
Publication of JPH04209041A publication Critical patent/JPH04209041A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/122—Replacement control using replacement algorithms of the least frequently used [LFU] type, e.g. with individual count value
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Transfer Between Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、端末からの読み出し要求に応じてデータベー
スからデータを読み出し、このデータを端末に伝送する
データローディング装置に関する。
〔従来の技術〕
従来、例えばデータを利用するためのシステムとして、
例えば磁気記憶装置に格納されたデータベースと、端末
と、これらデータベースと端末とを接続するデータロー
ディング装置とを備え、端末からの読み出し要求に応じ
てデータベースからデータを読み出し、このデータを端
末に伝送するようにしたものが一般的である。
〔発明が解決しようとする課題〕
しかし、このようなシステムでは、データベースからデ
ータを読み出して端末に伝送する間に成る程度の時間を
要し、この待ち時間が端末利用者には結構長（感じられ
るものであった。
ところで、磁気記憶装置によれば低コストで大容量のデ
ータベースを構築できるという利点がある反面、データ
の読み書きに要する時間、つまりローディング時間が長
いという欠点がある。
本発明はこのような点に着目してなされたものであり、
その目的とするところは、磁気記憶装置よりもローディ
ング時間の短いキャッシュメモリに読み出し頻度の高い
データを記憶させておき、端末からの読み出し要求に応
じてキャッシュメモリからデータを読み出して端末での
待ち時間を可及的に短くすることにある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明の講じた解決手段は、
第１図に示すように、端末２からの読み出し要求に応じ
て磁気記憶装置に格納されたデータベース１からデータ
を読み出し、このデータを端末２に伝送するデータロー
ディング装置を前提とする。そして、これに対し、キャ
ッシュメモリ３と、端末２からの読み出し要求を受け、
キャッシュメモリ３にデータが有るときはキャッシュメ
モリ３からデータを読み出して端末２に伝送すると共に
データの読み出し頻度を更新する第１制御手段４と、第
１制御手段４の出力を受け、キャッシュメモリ３にデー
タが無いときはデータベース１からデータを読み出して
端末２に伝送する第２制御手段５と、データ更新時にキ
ャッシュメモリ３をクリアし、読み出し頻度の多い順に
データベース１からデータを読み出してキャッシュメモ
リ３に書き込む更新制御手段６とを備える構成としたも
のである。
〔作　　　用〕
上記の構成により、本発明では、端末２から読み出し要
求が出ると、第１制御手段４の制御によりキャッシュメ
モリ３にデータが有るときはキャッシュメモリ３からデ
ータを読み出して端末２に伝送すると共にデータの読み
出し頻度を更新する。
その場合、キャッシュメモリ３の方が磁気記憶装置より
もローディング時間が短いので、このようにキャッシュ
メモリ３からデータを読み出すことで端末２での待ち時
間が短くなる。
一方、キャッシュメモリ３にデータが無いときは、第２
制御手段５の制御によりデータベース１からデータを読
み出して端末２に伝送する。
また、データ更新時には、更新制御手段６によってキャ
ッシュメモリ３をクリアし、読み出し頻度の多い順にデ
ータベース１からデータを読み出してキャッシュメモリ
３に書き込む。
このことにより、キャッシュメモリ３には常に読み出し
頻度の高いデータが記憶されるので、キャッシュメモリ
３からのデータ読み出しが多くなって待ち時間短縮化の
実効が上がる。
〔実　施　例〕
以下、本発明の実施例を図面に基づいて詳細に説明する
。
第２図は実施例のデータローディング装置を備えたデー
タ検索システムを示す。同図において１は磁気記憶装置
に格納されたデータベース、２は端末、３は半導体メモ
リよりなるキャッシュメモリであって、端末２から特定
ファイルのデータの読み出し要求があると、キャッシュ
メモリ３またはデータベース１に記憶したデータの中が
ら該当するデータを読み出し、このデータを端末２に伝
送するようにしている。なお、データベースは光磁気記
憶装置に格納するようにしてもよい。
また、１１はデータベース１からのデータの読み取り等
を制御するデータベース制御器、１２はデータベース１
およびデータベース制御器１１に接続されたコマンド送
受信機であって、このコマンド送受信機１１によりデー
タベース１およびデータベース制御器１２の命令が変換
される。さらに１３はキャッシュメモリ３に接続され、
キャッシュメモリ３からのデータの読み取り等を制御す
るキャッシュメモリ制御器である。
ここで、データベース１は一つであるが端末２は複数　
が並列的に設けられており、これに対応してコマンド送
受信機１１から端末側の一連の機器群３，１１，１２．
１３・・・も各端末毎に設けられている。
次に、端末２からの出力信号および端末２への入力信号
を説明する。
■データ（入出力信号） 出力信号はリクエストデータ（読み出したいデータの番
号）であり、入力信号は読み出されたデータである。
■書き込み信号（出力信号） リクエストデータをデータベース制御器１１およびキャ
ッシュメモリ制御器に書き込むよう指示する。
■読み出し信号（入力信号） データの読み出しタイミングを与える。
■終了信号（入力信号） データの読み出しが終了したことを通知する。
■エラー信号（入力信号） データの読み出しに失敗したことを通知する。
■更新処理中信号（入力信号） キャッシュメモリ３がデータの更新処理中であることを
通知する。
■更新保留信号（出力信号） キャッシュメモリ３がデータの更新処理を保留すること
を通知する。
次に、データベース制御器１１からの出力信号およびデ
ータベース制御器１１への入力信号を説明する。
■ストップ信号（入力信号） データベース１からのデータの読み出しを中断するよう
指示する。
■読み出し信号（入力信号） 番号ボートに示された番号のデータを読み出すよう指示
する０番号ポートには端末２から読み出したいデータの
番号が読み込まれている。
そして読み出したデータはデータボートに出力される。
■ソート信号（入力信号） 使用頻度の順にソーティングしてデータを読み出すよう
指示する。ソート信号を受けると、番号ボートに現在読
み出しているデータの番号が出力される。
■頻度更新信号（入力信号） 番号ボートにセントされた番号の使用頻度データを更新
するよう指示する。
■レディ信号（出力信号） データベース１から読み出したデータを外部から読み込
むときのタイミングを示す。上記端末２への読み出し信
号はデータが１バイトずつ読み出される毎に出力される
。
■エラー信号（出力信号） データの読み出しに失敗したことを通知する。
■終了信号（出力信号） データの読み出しに成功し、データを全て読み出したこ
とを通知する。
次に、キャッシュメモリ制御器１３からの出力信号およ
びキャッシュメモリ制御器１３への入力信号を説明する
。
■読み出し信号（入力信号） 番号ボートに示された番号のデータを読み出すよう指示
する０番号ボートには端末２から番号が読み込まれてい
る。読み出したデータはデータボートに出力される。
■書き込み信号（入力信号） データボートにセットされたデータを番号ボートにセッ
トされた番号のデータとしてキャラ１シエメモリ３に書
き込むことを指示する。信号は１バイト書き込む毎に入
力される。
■全クリア信号（入力信号） キャッシュメモリ３の全てのデータをクリアするよう指
示する。
■クリア信号（入力信号） 番号ボートに示された番号のデータをクリアするよう指
示する。
■レディ信号（出力信号） キャッシュメモリ３から読み出したデータを外部から読
み込むときのタイミングを示す。上記端末２への読み出
し信号はデータが１バイトずつ読み出される毎に出力さ
れる。
■エラー信号（出力信号） キャッシュメモリ３に、要求されたデータが無いことを
通知する。
■終了信号（出力信号） 要求されたデータの読み出しに成功し、データを全て読
み出したことを通知する。
加えて、第２図において１４はタイマ部であって、この
タイマ部１４はキャッシュメモリ３の更新処理を起動さ
せるべく定期的にパルスを発生する。ただし端末２から
更新保留信号を入力すると、この更新保留信号が無くな
るまでパルスの発生を待機する。なお、端末２からのリ
セット信号がタイマ部１４のフリップフロップにリセッ
ト入力として入力される。
また、１５はフリップフロップである。上記タイマ部１
４のパルスはフリップフロップ１５にセット入力として
入力されると共に、データベース制御器１１にソート信
号として入力され、またキャッシュメモリ制御器１３に
全クリア信号として入力される。さらに端末２からのリ
セット信号がフリップフロップ１５にリセット入力とし
て入力される。フリップフロップ１５の出力Ｑは端末２
への更新処理中信号になる。
端末２のデータ入出力線は、端末２への読み出し信号を
受けて切り換わる第１スイツチ２１の切換接点に接続さ
れている。この第１スイツチ２１の常閉側接点はデータ
ベース制御器１１およびキャッシュメモリ制御器１３の
番号ポートに接続され、その途中には番号抽出器１６と
、フリ、７プフロソプ１５の出力Ｑを受けて切り換わる
常閉の第２スイツチ２２とが設けられている。番号抽出
器１６は端末２からの書き込み信号を受けると端末２か
らのリクエストデータを読み込んで番号を取得し、この
番号をデータベース制御器１１およびキャッシュメモリ
制御器１３の番号ポートにセットするものである。番号
抽出器１６はキャッシュメモリ制御器１３へ読み出し信
号を出力する。
また第１スイツチ２１の常開側接点はキャッシュメモリ
制御器１３のレディ信号を受けて切り換わる第３スイツ
チ２３の切換接点に接続されている。この第３スイツチ
２３の常閉側接点はデータベース制御器１１のデータポ
ートに、常開側接点はキャッシュメモリ制御器１３のデ
ータポートにそれぞれ接続されている。またデータベー
ス制御器１１およびキャッシュメモリ制御器１３のデー
タポートは、フリップフロップ１５の出力Ｑを受けて切
り換わる常開の第４スイツチ２４を介して接続されてい
る。
データベース制御器１１のレディ信号は、フリップフロ
ップ１５の出力Ｑを受けて切り換わる第５スイツチ２５
の切換接点に入力される。第５スイツチ２５の常閉側接
点の信号とキャッシュメモリ制御器１３のレディ信号と
の論理和をとり、この出力とフリップフロップ１５の出
力Ｑバーとの論理積をとると端末２への読み出し信号に
なる。
一方、第５スイツチ２５の常開側接点の信号はキャッシ
ュメモリ制御器１３への書き込み信号になる。
キャッシュメモリ制御器１３のエラー信号は、フリップ
フロップ１５の出力Ｑを受けて切り換わる第６スイソチ
２６の切換接点に入力される。第６スイツチ２６の常閉
側接点の信号はデータベース制御器１１への読み出し信
号になる。一方、第６スイツチ２６の常開側接点の信号
はデータベース制御器１１へのストップ信号およびキャ
ッシュメモリ制御器１３へのクリア信号になり、またフ
リップフロップ１５へのリセット信号になる。
データベース制御器１１のエラー信号と、フリップフロ
ップ１５の出力Ｑバーとの論理積をとると端末２へのエ
ラー信号になる。
データベース制御器１１の終了信号と、キャッシュメモ
リ制御器１３の終了信号との論理和をとり、この出力と
フリップフロップ１５の出力Ｑバーとの論理積をとると
端末２への終了信号およびデータベース制御器１１への
頻度更新信号になる。
次に、このデータ検索システムの作動を第３図のフロー
により説明する。システムの動作モードには、データを
読み出すメディア選択モードと、キャッシュメモリ３の
データを更新するキャッシュ更新モードとがある。まず
ステップｓ１でメディア選択モードにあるか否かを判定
し、メディア選択モードにあるときはステップｓ２でリ
クエストデータを読み込む。すなわち、端末２に、成る
番号のデータにつき読み出し要求があると、これと同時
に与えられる書き込み信号のタイミングでもってリクエ
ストデータを番号抽出器１６に読み込む。ステップＳ３
では番号抽出器１６でリクエストデータから番号を解析
し、この番号を第２スイッチ２２を介してデータベース
制御器１１およびキャッシュメモリ制御器１３の番号ボ
ートに出力する。そして、番号抽出器１６は番号の出力
後にキャッシュメモリ制御器１３に読み出し信号を出力
し、ステップＳ４でキャッシュメモリ制御器１３により
キャッシュメモリ３でデータをサーチし、ステップＳ５
でキャッシュメモリ３にデータがあるか否かを判定する
。
キャッシュメモリ３にデータがあればステップＳ６に進
み、キャッシュメモリ制御器１３によりキャッシュメモ
リ３からデータを１バイトずつ読み出す。このデータは
、キャッシュメモリ制御器１３のデータポートに出力さ
れ、レディ信号により切り換わった第３スイツチ２３お
よび第１スイツチ２１を介して端末２に出力される。そ
してレディ信号が読み出し信号として端末２に出力され
て次の１バイトが読み出され、以下これが繰り返される
。
データを全て読み出すと、ステップＳ７で読み出しを終
了すると共に読み出し頻度を更新して終了する。すなわ
ち、読み出しを終了するとキャッシュメモリ制御器１３
は終了信号を出力し、終了信号を受けた端末２はメディ
ア選択モードの処理を終了する。また上記終了信号は軟
度更新信号になってデータベース制御器１１の読み出し
頻度を更新する。
一方、ステップＳ５でキャッシュメモリ３にデータがな
いと判定したときはステップＳ８に進み、データベース
制御器１１によりデータベース１でデータをサーチする
。すなわち、キャッシュメモリ制御器１３はエラー信号
を出力し、このエラー信号は第６スイツチ２６を介して
読み出し信号としてデータベース制御器１１に出力され
、データベース制御器１１はデータベース１でデータを
サーチする。そしてステップＳ９でデータベース１にデ
ータがあるか否かを判定する。
データベースｌにデータがあればステップＳＩＯに進み
、データベース制御器１１によりデータベース１からデ
ータを１バイトずつ読み出す、このデータはデータベー
ス制御器１１のデータポートに出力され、レディ信号に
より切り換わった第３スイツチ２３および第１スイツチ
２１を介して端末２に出力される。そしてレディ信号が
読み出し信号として端末２に出力されて次の１バイトが
読み出され、以下これが繰り返される。
データを全て読み出すと、ステップＳｌｌで読み出しを
終了すると共に読み出し頻度を更新して終了する。すな
わち、読み出しを終了するとデータベース制御器１１は
終了信号を出力し、終了信号を受けた端末２はメディア
選択モードの処理を終了する。また上記終了信号は頻度
更新信号になってデータベース制御器１１の読み出し頻
度を更新する。
またデータベース１にデータがなくステップＳ９でＮＯ
と判定されると、ステップＳ１２でデータベース制御器
１１から端末２にエラー信号が出力されてエラーが通知
され、メディア選択モードの処理を終了する。
一方、メディア選択モードになくキャッシュ更新モード
にあってステップＳ１での判定がＮｏのときにはステッ
プ３１３に進んでキャッシュメモリ制御器１３によりキ
ャッシュメモリ３のデータをクリアする。すなわち、更
新保留信号が発生しないままタイマ部１４からパルスが
発生すると、このパルスがフリップフロップ１５の出力
Ｑをセントして端末２に更新処理中信号を出力し、また
第２、第４、第５、第６スイツチ２２．２４゜２５．２
６を通常位置以外に切り換える。そして上記パルスは全
クリア信号としてキャッシュメモリ制御器１３へ入力し
、キャッシュメモリ３のデータを全てクリアする。同時
にパルスはソート信号としてデータベース制御器１１へ
入力する。
そして、ステップＳ１４でデータベース制御器１１によ
りデータベース１からキャッシュメモリ制御器１３へ使
用頻度の高い順にデータの読み出しを開始する。読み出
し中の番号はデータベース制御器１１の番号ボートに出
力され、ここからキャッシュメモリ制御器１３の番号ボ
ートに送られる。また、読み出したデータはデータベー
ス制御器１１のデータポートに出力され、ここから第４
スイッチ２４を介してキャッシュメモリ制御器１３のデ
ータポートに送られる。
次にステップＳ１５でキャッシュメモリ制御器１３によ
りキャッシュメモリ３にデータを書き込む。すなわち、
データベース制御器１１はデータを１バイト読み出すご
とにレディ信号を出力するが、このレディ信号は第５ス
イツチ２５を介してキャッシュメモリ制御器１３へ書き
込み信号として入力する。キャッシュメモリ制御器１３
はこの書き込み信号のタイミングでデータをキャッシュ
メモリ３に書き込む。
そしてステップＳ１６でキャッシュメモリ３の残り容量
を確認し、残っていればステップＳ１４に戻ってデータ
の読み出し及び書き込みを続ける一方、残り容量が無く
なるとキャッシュメモリ制御器１３からエラー信号を出
力する。
次いで、ステップＳ１７で上記エラー信号は第６スイツ
チ２６を介してキャツシュメモリ制御器１３ヘクリア信
号として入力し、キャッシュメモリ制御器１３は最終読
み出しデータをクリアする。
これにより不完全なデータの入力を防止する。
そして、ステップ３１８で上記エラー信号はデータベー
ス制御器１１にストップ信号として入力し、データベー
ス１からのデータの読み出しを中断する。同時に上記エ
ラー信号はフリップフロップ１５にリセット入力として
入力し、これによって更新処理中信号が解除され、また
第２、第４、第５、第６スイツチ２２，２４，２５．２
６を通常位置に切り換える。そしてキャッシュ更新モー
ドの処理を終了する。
以上のフローにおいて、ステップ８１〜Ｓ７により、端
末２からの読み出し要求を受け、キャッシュメモリ３に
データが有るときはキャッシュメモリ３からデータを読
み出して端末２に伝送すると共にデータの読み出し頻度
を更新する第１制御手段４を構成している。
またステップ８８〜Ｓ１２により、第１制御手段４の出
力を受け、キャッシュメモリ３にデータが無いときはデ
ータベース１からデータを読み出して端末２に伝送する
第２制御手段５を構成している。
さらにステップ３１３〜３１Ｂにより、データ更新時に
キャッシュメモリ３をクリアし、読み出し頻度の多い順
にデータベース１からデータを読み出してキャッシュメ
モリ３に書き込む更新制御手段６を構成している。
したがって、この実施例によれば、端末２から読み出し
要求が出ると、第１制御手段４の制御によりキャッシュ
メモリ３にデータが有るときはキャッシュメモリ３から
データを読み出して端末２に伝送すると共にデータの読
み出し頻度を更新する。
その場合、半導体メモリの方が磁気記憶装置よりもロー
ディング時間が短いので、このようにキャッシュメモリ
３からデータを読み出すことで端末２での待ち時間が短
くなる。
一方、キャッシュメモリ３にデータが無いときは、第２
制御手段５の制御によりデータベース１からデータを読
み出して端末２に伝送する。
また、データ更新時には、更新制御手段６によってキャ
ッシュメモリ３をクリアし、読み出し頻度の多い順にデ
ータベース１からデータを読み出してキャッシュメモリ
３に書き込む。
このことにより、キャッシュメモリ３には常に読み出し
頻度の高いデータが記憶されるので、キャッシュメモリ
３からのデータ読み出しが多くなって待ち時間短縮化の
実効が上がる。
また、読み出し頻度の多いデータを各端末２ごとにキャ
ッシュメモリ３に記憶しているので、複数の端末２から
同一データについて読み出し要求が同時に出ても、デー
タベース１でデータ読み出しが競合する事態を防止でき
、この面でも待ち時間を短縮化できる。
なお、実施例で扱うデータであるが、例えばＭＩＤＩデ
ータが考えられるが、これに限定されるものではない。
〔発明の効果〕
以上説明したように、本発明のデータローディング装置
によれば、キャッシュメモリにデータが有るときはキャ
ッシュメモリからデータを読み出して端末に伝送すると
共にデータの読み出し穎度を更新する一方、キャッシュ
メモリにデータが無いときはデータベースからデータを
読み出して端末に伝送し、またキャッシュメモリのデー
タを読み出し顧度の多いデータに更新していくので、磁
気記憶装置によるデータベースを利用しながら、ローデ
ィング時間を短くして端末での待ち時間を短縮できる。
【図面の簡単な説明】
第１図は本発明の構成を示すブロック図である。 第２図は実施例の構成を示すブロック図、第３図は実施
例の作動を示すフローチャート図である。 なお、図中１・・・データベース、２・・・端末、３・
・・キャッシュメモリ、４・・・第１制御手段、５・・
・第２制御手段、６・・・更新制御手段。 以　　　上

Claims (1)

  1. 【特許請求の範囲】 １、端末からの読み出し要求に応じて磁気記憶装置に格
    納されたデータベースからデータを読み出し、このデー
    タを端末に伝送するデータローディング装置において、 キャッシュメモリと、 端末からの読み出し要求を受け、キャッシュメモリにデ
    ータが有るときはキャッシュメモリからデータを読み出
    して端末に伝送すると共にデータの読み出し頻度を更新
    する第１制御手段と、第１制御手段の出力を受け、キャ
    ッシュメモリにデータが無いときはデータベースからデ
    ータを読み出して端末に伝送する第２制御手段と、デー
    タ更新時にキャッシュメモリをクリアし、読み出し頻度
    の多い順にデータベースからデータを読み出してキャッ
    シュメモリに書き込む更新制御手段とを備えたことを特
    徴とするデータローディング装置。
JP2311985A 1990-11-16 1990-11-16 データローディング装置 Pending JPH04209041A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2311985A JPH04209041A (ja) 1990-11-16 1990-11-16 データローディング装置
TW80107365A TW208746B (ja) 1990-11-16 1991-09-17
DE1991619546 DE69119546T2 (de) 1990-11-16 1991-10-17 Datenladevorrichtung mit Cache-Speicher
EP19910117754 EP0485759B1 (en) 1990-11-16 1991-10-17 Data loading device with cache memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2311985A JPH04209041A (ja) 1990-11-16 1990-11-16 データローディング装置

Publications (1)

Publication Number Publication Date
JPH04209041A true JPH04209041A (ja) 1992-07-30

Family

ID=18023814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2311985A Pending JPH04209041A (ja) 1990-11-16 1990-11-16 データローディング装置

Country Status (4)

Country Link
EP (1) EP0485759B1 (ja)
JP (1) JPH04209041A (ja)
DE (1) DE69119546T2 (ja)
TW (1) TW208746B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI526966B (zh) 2013-11-25 2016-03-21 財團法人資訊工業策進會 資料處理裝置及資料處理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59220853A (ja) * 1983-05-27 1984-12-12 Toshiba Corp デイスクキヤツシユシステム
JPS60140446A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 記憶階層制御方式
JPH01307833A (ja) * 1988-06-06 1989-12-12 Nec Corp 知識のプリロードによる推論の処理方式

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0309994A3 (en) * 1987-09-28 1990-08-22 Compaq Computer Corporation Method and apparatus for implementing memory coherency
US5253351A (en) * 1988-08-11 1993-10-12 Hitachi, Ltd. Memory controller with a cache memory and control method of cache memory including steps of determining memory access threshold values

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59220853A (ja) * 1983-05-27 1984-12-12 Toshiba Corp デイスクキヤツシユシステム
JPS60140446A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 記憶階層制御方式
JPH01307833A (ja) * 1988-06-06 1989-12-12 Nec Corp 知識のプリロードによる推論の処理方式

Also Published As

Publication number Publication date
DE69119546D1 (de) 1996-06-20
DE69119546T2 (de) 1996-09-19
TW208746B (ja) 1993-07-01
EP0485759A2 (en) 1992-05-20
EP0485759A3 (en) 1993-06-02
EP0485759B1 (en) 1996-05-15

Similar Documents

Publication Publication Date Title
JPH0146892B2 (ja)
JPS58154054A (ja) 外部記憶装置制御用回路
JPH0264839A (ja) チャネル装置
JPH04209041A (ja) データローディング装置
JP3260399B2 (ja) 非同期ｉ／ｏダイナミックプライオリティチェンジ方式
JPH05282107A (ja) 外部記憶装置
JPS6017552A (ja) デ−タ転送制御回路
JPS63229558A (ja) 直列信号インタフエ−スによるデ−タ転送装置
JPS63168720A (ja) メモリバツフア装置
JPH05216750A (ja) データ処理システム
JPH10320253A (ja) バックアップシステムおよび記録媒体
JPS6057095B2 (ja) 記憶装置
JPH05120113A (ja) 記憶制御方式
JPS6294042A (ja) 通信制御装置
JPH04160446A (ja) マルチポートメモリ
JPH0736739A (ja) データ処理装置
JPS6075160A (ja) 呼記録情報検索方式
JPH05233521A (ja) プロセッサー結合装置
JPH0713921A (ja) Ｄｍａコントローラ装置
JP2001195298A (ja) 不揮発メモリ書込方法
JPH01319845A (ja) 情報転送方式
JPH0683751A (ja) 外部記憶制御システム
JPH0298764A (ja) ファイルデータ転送制御方式
JPS6269752A (ja) デ−タ通信装置
JPS6236268B2 (ja)