JPH05233521A - プロセッサー結合装置 - Google Patents

Abstract

(57)【要約】 【目的】回路の規模を小さくできるプロセッサー結合装
置を提供する。 【構成】メモリー切替装置７，８，９，１０は、メモリ
ー３，４，５，６を処理装置１，２に切替可能に接続す
る。メモリー切替制御装置１１は、処理装置１，２から
の命令によりメモリー切替装置７，８，９，１０を制御
する。そして、処理装置１，２がメモリー３，４，５，
６に転送データを格納し、その転送データを処理装置
１，２がメモリー３，４，５，６から読み出すことによ
り、処理装置１，２間でデータ転送を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のデータプロセッ
サーを相互に接続するプロセッサー結合装置に関するも
のである。

【０００２】

【従来の技術】従来のプロセッサー結合装置は、例えば
図６のように、第１の処理装置３１と第２の処理装置３
２とをデュアルポートメモリー３３により接続し、第１
の処理装置３１と第２の処理装置３２との間でデータ転
送を行う場合、一方の処理装置がデュアルポートメモリ
ー３３の一方のポートからデータを書き込み、このデー
タを他方の処理装置がデュアルポートメモリー３３の他
方のポートから読み出すことによってデータ転送を実現
していた。

【０００３】

【発明が解決しようとする課題】しかし上記従来のプロ
セッサー結合装置では、１つの転送データの領域につい
ては、書き込みおよび読み出しが同時に発生することが
ないにもかかわらず、シングルポートメモリーと比較し
て回路規模が大きいデュアルポートメモリー３３を用い
ているので、装置全体として回路規模が大きいという問
題があった。

【０００４】本発明はかかる事情に鑑みて成されたもの
であり、回路の規模を小さくできるプロセッサー結合装
置を提供することを目的とする。

【０００５】

【課題を解決するための手段】請求項１の発明は、任意
数のシングルポートメモリーと、各シングルポートメモ
リーを複数のプロセッサーのうちの任意の１対のプロセ
ッサーの一方および他方に切替可能に接続する任意数の
メモリー切替装置と、前記プロセッサーからの命令によ
り前記メモリー切替装置を制御する任意数のメモリー切
替制御装置とを備え、前記各対のプロセッサーのうちの
一方が前記シングルポートメモリーに転送データを格納
し、その転送データを他方のプロセッサーがシングルポ
ートメモリから読み出すという動作を可逆的に行うこと
により、各対のプロセッサー間でデータ転送を行う構成
としたことを特徴としている。

【０００６】請求項２の発明は、請求項１の構成に加え
て、１対のプロセッサーに対して複数のシングルポート
メモリーを設け、長い転送データを複数のシングルポー
トメモリーに格納して転送を行う構成としたことを特徴
としている。請求項３の発明は、請求項１，２の構成に
加えて、格納開始メモリーポインターと、格納終了メモ
リーポインターとを設け、前記格納開始メモリーポイン
ターの値と等しいメモリー装置番号を持つシングルポー
トメモリーから１対のプロセッサー間の転送データを格
納開始し、そのシングルポートメモリーの全領域に転送
データが格納された場合、前記メモリー装置番号に１を
加算したメモリー装置番号を持つシングルポートメモリ
ーに転送データの残りを格納するという動作を、メモリ
ー装置番号が前記格納終了メモリーポインターの値と一
致するまで繰り返す構成としたことを特徴としている。

【０００７】請求項４の発明は、請求項１，２，３の構
成に加えて、転送データを格納している現在のメモリー
装置番号が最大メモリー装置番号に達し、かつ格納終了
メモリーポインターの値が格納開始メモリーポインター
の値よりも小さい場合に、最小メモリー装置番号を持つ
シングルポートメモリーに戻って次の転送データを格納
するように、複数のシングルポートメモリーをリング状
に構成したことを特徴としている。

【０００８】

【作用】請求項１の発明において、任意数のメモリー切
替装置は、各シングルポートメモリーを複数のプロセッ
サーのうちの任意の１対のプロセッサーの一方および他
方に切替可能に接続する。任意数のメモリー切替制御装
置は、プロセッサーからの命令によりメモリー切替装置
を制御する。そして、各対のプロセッサーのうちの一方
がシングルポートメモリーに転送データを格納し、その
転送データを他方のプロセッサーがシングルポートメモ
リから読み出すという動作を可逆的に行うことにより、
各対のプロセッサー間でデータ転送を行う。

【０００９】請求項２の発明においては、１対のプロセ
ッサーに対して複数のシングルポートメモリーが設けら
れており、長い転送データを複数のシングルポートメモ
リーに格納して転送を行う。請求項３の発明において
は、格納開始メモリーポインターと、格納終了メモリー
ポインターとが設けられており、格納開始メモリーポイ
ンターの値と等しいメモリー装置番号を持つシングルポ
ートメモリーから１対のプロセッサー間の転送データを
格納開始し、そのシングルポートメモリーの全領域に転
送データが格納された場合、メモリー装置番号に１を加
算したメモリー装置番号を持つシングルポートメモリー
に転送データの残りを格納するという動作を、メモリー
装置番号が格納終了メモリーポインターの値と一致する
まで繰り返す。

【００１０】請求項４の発明においては、複数のシング
ルポートメモリーがリング状に構成されており、転送デ
ータを格納している現在のメモリー装置番号が最大メモ
リー装置番号に達し、かつ格納終了メモリーポインター
の値が格納開始メモリーポインターの値よりも小さい場
合に、最小メモリー装置番号を持つシングルポートメモ
リーに戻って次の転送データを格納する。

【００１１】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は本発明の一実施例におけるプロセッサ
ー結合装置を採用したデータ処理システムの構成図で、
このデータ処理システムは、第１の処理装置１と、第２
の処理装置２と、第１のメモリー３と、第２のメモリー
４と、第３のメモリー５と、第４のメモリー６と、第１
のメモリー切替装置７と、第２のメモリー切替装置８
と、第３のメモリー切替装置９と、第４のメモリー切替
装置１０と、メモリー切替制御装置１１とを備えてお
り、メモリー切替制御装置１１は、開始メモリーポイン
タ１３と、終了メモリーポインタ１４とを備えている。
メモリー３，４，５，６は、シングルポートメモリーに
よって構成されており、メモリー切替装置７，８，９，
１０は、メモリー３，４，５，６を処理装置１，２に切
替可能に接続する。メモリー切替制御装置１１は、処理
装置１，２からの命令によりメモリー３，４，５，６を
制御する。

【００１２】次に動作を説明する。先ず、第１のメモリ
ー切替装置７により第１のメモリー３が第１の処理装置
１に接続され、第２のメモリー切替装置８により第２の
メモリー４が第１の処理装置１に接続され、第３のメモ
リー切替装置９により第３のメモリー５が第２の処理装
置２に接続され、第４のメモリー切替装置１０により第
４のメモリー６が第２の処理装置２に接続される。この
状態では図２に示すように、第１のメモリー３は第１の
処理装置１のアドレス領域１６に割り当てられ、第２の
メモリー４は第１の処理装置１のアドレス領域１７に割
り当てられ、第３のメモリー５は第２の処理装置２のア
ドレス領域２２に割り当てられ、第４のメモリー６は第
２の処理装置２のアドレス領域２３に割り当てられてい
る。そして、第１の処理装置１がアドレス領域１６，１
７にそれぞれ転送データを書き込むことにより、第１の
メモリー３および第２のメモリー４に転送データがそれ
ぞれ書き込まれ、第２の処理装置２がアドレス領域２
２，２３にそれぞれ転送データを書き込むことにより、
第３のメモリー５および第４のメモリー６に転送データ
がそれぞれ書き込まれることになる。次に、第１のメモ
リー切替装置７により第１のメモリー３が第２の処理装
置２に接続され、第２のメモリー切替装置８により第２
のメモリー４が第２の処理装置２に接続され、第３のメ
モリー切替装置９により第３のメモリー５が第１の処理
装置１に接続され、第４のメモリー切替装置１０により
第４のメモリー６が第１の処理装置１に接続される。こ
の状態では図３に示すように、第１のメモリー３は第２
の処理装置２のアドレス領域２０に割り当てられ、第２
のメモリー４は第２の処理装置２のアドレス領域２１に
割り当てられ、第３のメモリー５は第１の処理装置１の
アドレス領域１８に割り当てられ、第４のメモリー６は
第１の処理装置１のアドレス領域１９に割り当てられて
いる。そして、第２の処理装置２がアドレス領域２０，
２１からそれぞれ転送データを読み出すことにより、第
１のメモリー３および第２のメモリー４に格納されてい
る転送データがそれぞれ読み出され、第１の処理装置１
がアドレス領域１８，１９からそれぞれ転送データを読
み出すことにより、第３のメモリー５および第４のメモ
リー６に格納されている転送データがそれぞれ読み出さ
れることになる。以上の動作により、第１の処理装置１
から第２の処理装置２へのデータ転送と、第２の処理装
置２から第１の処理装置１へのデータ転送とが実現され
る。

【００１３】なお、サイズの大きい転送データを転送す
る場合、例えば図４に示すように、第１のメモリー３と
第２のメモリー４とにより長データ用の格納領域２５を
構成し、第３のメモリー５および第４のメモリー６によ
り短データ用の格納領域２６および格納領域２７を構成
して、サイズの大きい転送データを格納領域２５に格納
すればよい。

【００１４】また図５に示すように、メモリー３，４，
５，６をリング状に構成し、例えば開始メモリーポイン
タ１３で示される第３のメモリー５から切出領域指定部
１４で示される第１のメモリー３まで、順番に転送デー
タを格納していき、最後のメモリーすなわち第４のメモ
リー６の次は最初のメモリーすなわち第１のメモリー３
に戻って格納することにより、例えば第２のメモリー４
が使用中であっても、それ以外のメモリー３，５，６に
連続的に転送データを格納できるので、メモリー３，
４，５，６を効率良く使用することができる。

【００１５】このように、シングルポートメモリーから
なるメモリー３，４，５，６と、メモリー３，４，５，
６を処理装置１，２に切替可能に接続するメモリー切替
装置７，８，９，１０と、処理装置１，２からの命令に
よりメモリー切替装置７，８，９，１０を制御するメモ
リー切替制御装置１１とを備え、処理装置１がメモリー
３，４に転送データを格納すると共に、処理装置２がメ
モリー５，６に転送データを格納し、その転送データ
を、処理装置２がメモリー３，４から読み出すと共に、
処理装置１がメモリー５，６から読み出すという動作を
可逆的に行うことにより、処理装置１，２間でデータ転
送を行うので、シングルポートメモリーからなるメモリ
ー３，４，５，６を用いてデータ転送を行うことがで
き、回路の規模を良好に小さくできる。

【００１６】また、１対の処理装置１，２に対して複数
のメモリー３，４，５，６を設け、長い転送データを複
数のメモリー３，４，５，６に格納して転送を行うよう
にすることにより、長い転送データを転送できる。ま
た、開始メモリーポインタ１３と、終了メモリーポイン
タ１４とを設け、開始メモリーポインタ１３の値と等し
いメモリー装置番号を持つメモリーから処理装置１，２
間の転送データを格納開始し、そのメモリーの全領域に
転送データが格納された場合、上記メモリー装置番号に
１を加算したメモリー装置番号を持つメモリーに転送デ
ータの残りを格納するという動作を、メモリー装置番号
が終了メモリーポインタ１４の値と一致するまで繰り返
すようにすることにより、長い転送データを所望のメモ
リーに格納して転送できる。

【００１７】また、転送データを格納している現在のメ
モリー装置番号が最大メモリー装置番号に達し、かつ終
了メモリーポインタ１４の値が開始メモリーポインタ１
３の値よりも小さい場合に、最小メモリー装置番号を持
つ第１のメモリー３に戻って次の転送データを格納する
ように、メモリー３，４，５，６をリング状に構成する
ことにより、メモリー３，４，５，６を効率良く使用す
ることができる。

【００１８】なお上記実施例においては、転送データの
書き込みおよび読み出しを第１の処理装置１と第２の処
理装置２とが同時に行う例について説明したが、このタ
イミングは勿論異なっていてもよい。

【００１９】

【発明の効果】以上説明したように本発明によれば、任
意数のシングルポートメモリーと、各シングルポートメ
モリーを複数のプロセッサーのうちの任意の１対のプロ
セッサーの一方および他方に切替可能に接続する任意数
のメモリー切替装置と、プロセッサーからの命令により
前記メモリー切替装置を制御する任意数のメモリー切替
制御装置とを備え、前記各対のプロセッサーのうちの一
方が前記シングルポートメモリーに転送データを格納
し、その転送データを他方のプロセッサーがシングルポ
ートメモリから読み出すという動作を可逆的に行うこと
により、各対のプロセッサー間でデータ転送を行う構成
としたので、シングルポートメモリーを用いてデータ転
送を行うことができ、回路の規模を良好に小さくでき
る。

【００２０】また、１対のプロセッサーに対して複数の
シングルポートメモリーを設け、長い転送データを複数
のシングルポートメモリーに格納して転送を行う構成と
すれば、長い転送データを転送できる。また、格納開始
メモリーポインターと、格納終了メモリーポインターと
を設け、前記格納開始メモリーポインターの値と等しい
メモリー装置番号を持つシングルポートメモリーから１
対のプロセッサー間の転送データを格納開始し、そのシ
ングルポートメモリーの全領域に転送データが格納され
た場合、前記メモリー装置番号に１を加算したメモリー
装置番号を持つシングルポートメモリーに転送データの
残りを格納するという動作を、メモリー装置番号が前記
格納終了メモリーポインターの値と一致するまで繰り返
す構成とすれば、長い転送データを所望のシングルポー
トメモリーに格納して転送できる。

【００２１】また、転送データを格納している現在のメ
モリー装置番号が最大メモリー装置番号に達し、かつ格
納終了メモリーポインターの値が格納開始メモリーポイ
ンターの値よりも小さい場合に、最小メモリー装置番号
を持つシングルポートメモリーに戻って次の転送データ
を格納するように、複数のシングルポートメモリーをリ
ング状に構成すれば、複数のシングルポートメモリーを
効率良く使用することができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるプロセッサー結合装
置を採用したデータ処理システムの構成図である。

【図２】メモリー書き込み時の各メモリーと各処理装置
との接続状態の説明図である。

【図３】メモリー読み出し時の各メモリーと各処理装置
との接続状態の説明図である。

【図４】サイズの大きな転送データを格納する場合の格
納領域の説明図である。

【図５】リング状に構成したメモリーの格納領域の説明
図である。

【図６】従来のプロセッサー結合装置を採用したデータ
処理システムの構成図である。

【符号の説明】

１ 第１の処理装置 ２ 第２の処理装置 ３ 第１のメモリー ４ 第２のメモリー ５ 第３のメモリー ６ 第４のメモリー ７ 第１のメモリー切替装置 ８ 第２のメモリー切替装置 ９ 第３のメモリー切替装置 １０ 第４のメモリー切替装置 １１ メモリー切替制御装置 １３ 開始メモリーポインタ １４ 終了メモリーポインタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 任意数のシングルポートメモリーと、 前記各シングルポートメモリーを複数のプロセッサーの
   うちの任意の１対のプロセッサーの一方および他方に切
   替可能に接続する任意数のメモリー切替装置と、 前記プロセッサーからの命令により前記メモリー切替装
   置を制御する任意数のメモリー切替制御装置とを備え、
   前記各対のプロセッサーのうちの一方が前記シングルポ
   ートメモリーに転送データを格納し、その転送データを
   他方のプロセッサーがシングルポートメモリから読み出
   すという動作を可逆的に行うことにより、各対のプロセ
   ッサー間でデータ転送を行う構成としたことを特徴とす
   るプロセッサー結合装置。
2. 【請求項２】 １対のプロセッサーに対して複数のシン
   グルポートメモリーを設け、長い転送データを複数のシ
   ングルポートメモリーに格納して転送を行う構成とした
   ことを特徴とする請求項１に記載のプロセッサー結合装
   置。
3. 【請求項３】 格納開始メモリーポインターと、 格納終了メモリーポインターとを設け、前記格納開始メ
   モリーポインターの値と等しいメモリー装置番号を持つ
   シングルポートメモリーから１対のプロセッサー間の転
   送データを格納開始し、そのシングルポートメモリーの
   全領域に転送データが格納された場合、前記メモリー装
   置番号に１を加算したメモリー装置番号を持つシングル
   ポートメモリーに転送データの残りを格納するという動
   作を、メモリー装置番号が前記格納終了メモリーポイン
   ターの値と一致するまで繰り返す構成としたことを特徴
   とする請求項２に記載のプロセッサー結合装置。
4. 【請求項４】 転送データを格納している現在のメモリ
   ー装置番号が最大メモリー装置番号に達し、かつ格納終
   了メモリーポインターの値が格納開始メモリーポインタ
   ーの値よりも小さい場合に、最小メモリー装置番号を持
   つシングルポートメモリーに戻って次の転送データを格
   納するように、複数のシングルポートメモリーをリング
   状に構成したことを特徴とする請求項３に記載のプロセ
   ッサー結合装置。