JPH05216461A - マイクロコンピュータおよびビデオテックスシステム - Google Patents
マイクロコンピュータおよびビデオテックスシステムInfo
- Publication number
- JPH05216461A JPH05216461A JP4054240A JP5424092A JPH05216461A JP H05216461 A JPH05216461 A JP H05216461A JP 4054240 A JP4054240 A JP 4054240A JP 5424092 A JP5424092 A JP 5424092A JP H05216461 A JPH05216461 A JP H05216461A
- Authority
- JP
- Japan
- Prior art keywords
- image
- attribute
- character
- vram
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 ソフトウェアの互換性およびソフトウェアの
製作効率を向上させる。 【構成】 表示制御部４において、ＣＰＵ２によりＶＲ
ＡＭ５に書き込まれたキャラクタ単位の画像または画像
の属性が、内蔵するクロック制御回路（図示せず）が発
生するクロック信号のタイミングで読み出される。さら
に、表示制御部４において、キャラクタ単位の画像が、
内蔵するフォントＲＯＭ（図示せず）に記憶されたドッ
ドイメージに変換され、画像の属性にしたがって、ＣＲ
Ｔ６に表示させる制御が行われる。ＣＲＴ６において、
表示制御部４より供給されたドットイメージのキャラク
タ単位の画像が、その属性にしたがって表示される。
製作効率を向上させる。 【構成】 表示制御部４において、ＣＰＵ２によりＶＲ
ＡＭ５に書き込まれたキャラクタ単位の画像または画像
の属性が、内蔵するクロック制御回路（図示せず）が発
生するクロック信号のタイミングで読み出される。さら
に、表示制御部４において、キャラクタ単位の画像が、
内蔵するフォントＲＯＭ（図示せず）に記憶されたドッ
ドイメージに変換され、画像の属性にしたがって、ＣＲ
Ｔ６に表示させる制御が行われる。ＣＲＴ６において、
表示制御部４より供給されたドットイメージのキャラク
タ単位の画像が、その属性にしたがって表示される。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＣＲＴなどに画
像を表示するビデオテックスシステムなどに用いて好適
なマイクロコンピュータ、並びにビデオテックスシステ
ムに関する。
像を表示するビデオテックスシステムなどに用いて好適
なマイクロコンピュータ、並びにビデオテックスシステ
ムに関する。
【０００２】
【従来の技術】図５は、従来のマイクロコンピュータ２
１の一例の構成を示すブロック図である。マイクロコン
ピュータ２１は、ＣＰＵ２３、メモリ３および表示制御
部２２をすべて１チップの半導体基板上に一体的に構成
したものである。ＣＰＵ２３は、ＣＲＴ６に表示する文
字などの画像、その画像を表示する位置、およびその画
像の色や大きさなどの属性を表示制御部２２に供給し、
表示制御部２２を制御するとともに、メモリ３に記憶さ
れたプログラムにしたがって動作する。メモリ３は、ユ
ーザーが作成したプログラムや、装置の動作上必要な情
報を記憶する。
１の一例の構成を示すブロック図である。マイクロコン
ピュータ２１は、ＣＰＵ２３、メモリ３および表示制御
部２２をすべて１チップの半導体基板上に一体的に構成
したものである。ＣＰＵ２３は、ＣＲＴ６に表示する文
字などの画像、その画像を表示する位置、およびその画
像の色や大きさなどの属性を表示制御部２２に供給し、
表示制御部２２を制御するとともに、メモリ３に記憶さ
れたプログラムにしたがって動作する。メモリ３は、ユ
ーザーが作成したプログラムや、装置の動作上必要な情
報を記憶する。
【０００３】表示制御部２２は、ＣＰＵ２３より供給さ
れるＣＲＴ６に表示する画像、その画像を表示する位
置、およびその画像の色や大きさなどの属性を記憶する
レジスタ（図示せず）を内蔵し、そのレジスタにセット
（記憶）された情報にしたがってＣＲＴ６に画像を表示
させる制御を行う。ＣＲＴ６は、表示制御部２２が内蔵
するレジスタにセット（記憶）された画像を、表示制御
部２２が内蔵するレジスタにセット（記憶）されたその
画像を表示する位置、およびその画像の色や大きさなど
の属性にしたがって表示する。
れるＣＲＴ６に表示する画像、その画像を表示する位
置、およびその画像の色や大きさなどの属性を記憶する
レジスタ（図示せず）を内蔵し、そのレジスタにセット
（記憶）された情報にしたがってＣＲＴ６に画像を表示
させる制御を行う。ＣＲＴ６は、表示制御部２２が内蔵
するレジスタにセット（記憶）された画像を、表示制御
部２２が内蔵するレジスタにセット（記憶）されたその
画像を表示する位置、およびその画像の色や大きさなど
の属性にしたがって表示する。
【０００４】このような構成のマイクロコンピュータ２
１においては、ＣＰＵ２３よりＣＲＴ６に表示する画
像、その画像を表示する位置、およびその画像の属性
が、表示制御部２２に供給され、表示制御部２２におい
て、ＣＰＵ２３より供給されたＣＲＴ６に表示する画
像、その画像を表示する位置、およびその画像の属性
が、内蔵するレジスタにセットされる。さらに、表示制
御部２２において、内蔵するレジスタにセットされた画
像を表示する位置、および画像の属性にしたがって、画
像を表示するように、ＣＲＴ６に対して制御がなされ、
ＣＲＴ６において、表示制御部２２の制御にしたがっ
て、画像が表示される。
１においては、ＣＰＵ２３よりＣＲＴ６に表示する画
像、その画像を表示する位置、およびその画像の属性
が、表示制御部２２に供給され、表示制御部２２におい
て、ＣＰＵ２３より供給されたＣＲＴ６に表示する画
像、その画像を表示する位置、およびその画像の属性
が、内蔵するレジスタにセットされる。さらに、表示制
御部２２において、内蔵するレジスタにセットされた画
像を表示する位置、および画像の属性にしたがって、画
像を表示するように、ＣＲＴ６に対して制御がなされ、
ＣＲＴ６において、表示制御部２２の制御にしたがっ
て、画像が表示される。
【０００５】
【発明が解決しようとする課題】ところで、例えばバー
ジョンアップなどでＣＰＵ２３のアーキテクチャを変更
すると、表示制御部２２を制御するコマンドなどが異な
るものになり、表示制御部２２を制御するソフトウェア
を新たに作り直さなければならず、ソフトウェアを製作
する効率を劣化させる課題があった。
ジョンアップなどでＣＰＵ２３のアーキテクチャを変更
すると、表示制御部２２を制御するコマンドなどが異な
るものになり、表示制御部２２を制御するソフトウェア
を新たに作り直さなければならず、ソフトウェアを製作
する効率を劣化させる課題があった。
【０００６】本発明は、このような状況に鑑みてなされ
たものであり、ソフトウェアの互換性を良くし、ソフト
ウェアの製作効率を向上させるものである。
たものであり、ソフトウェアの互換性を良くし、ソフト
ウェアの製作効率を向上させるものである。
【０００７】
【課題を解決するための手段】請求項１に記載のマイク
ロコンピュータは、画像および画像の属性をキャラクタ
単位で記憶する記憶手段としてのＶＲＡＭ（ビデオＲＡ
Ｍ）５と、ＶＲＡＭ５にキャラクタ単位で記憶された画
像の属性にしたがって、画像の表示を制御する制御手段
としての表示制御部４とを備え、ＶＲＡＭ５および表示
制御部４はすべて１チップの半導体基板上に一体的に構
成されていることを特徴とする。
ロコンピュータは、画像および画像の属性をキャラクタ
単位で記憶する記憶手段としてのＶＲＡＭ（ビデオＲＡ
Ｍ）５と、ＶＲＡＭ５にキャラクタ単位で記憶された画
像の属性にしたがって、画像の表示を制御する制御手段
としての表示制御部４とを備え、ＶＲＡＭ５および表示
制御部４はすべて１チップの半導体基板上に一体的に構
成されていることを特徴とする。
【０００８】請求項２に記載のビデオテックスシステム
は、画像および画像の属性をキャラクタ単位で記憶する
記憶手段としてのＶＲＡＭ（ビデオＲＡＭ）５と、ＶＲ
ＡＭ５にキャラクタ単位で記憶された画像の属性にした
がって、画像の表示を制御する制御手段としての表示制
御部４とを備えることを特徴とする。
は、画像および画像の属性をキャラクタ単位で記憶する
記憶手段としてのＶＲＡＭ（ビデオＲＡＭ）５と、ＶＲ
ＡＭ５にキャラクタ単位で記憶された画像の属性にした
がって、画像の表示を制御する制御手段としての表示制
御部４とを備えることを特徴とする。
【０００９】
【作用】請求項１に記載のマイクロコンピュータにおい
ては、画像および画像の属性がキャラクタ単位でＶＲＡ
Ｍ５に記憶され、ＶＲＡＭ５にキャラクタ単位で記憶さ
れた画像の属性にしたがって、表示制御部４により画像
の表示が制御される。さらに、ＶＲＡＭ５および表示制
御部４はすべて１チップの半導体基板上に一体的に構成
されている。従って、ＶＲＡＭ５に画像および画像の属
性を書き込む（記憶させる）だけで画像が表示されるの
で、画像の表示を行うソフトウェアの互換性を保つこと
ができ、ソフトウェア作成の効率を向上させることがで
きる。
ては、画像および画像の属性がキャラクタ単位でＶＲＡ
Ｍ５に記憶され、ＶＲＡＭ５にキャラクタ単位で記憶さ
れた画像の属性にしたがって、表示制御部４により画像
の表示が制御される。さらに、ＶＲＡＭ５および表示制
御部４はすべて１チップの半導体基板上に一体的に構成
されている。従って、ＶＲＡＭ５に画像および画像の属
性を書き込む（記憶させる）だけで画像が表示されるの
で、画像の表示を行うソフトウェアの互換性を保つこと
ができ、ソフトウェア作成の効率を向上させることがで
きる。
【００１０】請求項２に記載のビデオテックスシステム
においては、画像および画像の属性がキャラクタ単位で
ＶＲＡＭ５に記憶され、ＶＲＡＭ５にキャラクタ単位で
記憶された画像の属性にしたがって、画像の表示が制御
される。従って、キャラクタ単位で扱われる画像の表示
を容易に行うことができる。
においては、画像および画像の属性がキャラクタ単位で
ＶＲＡＭ５に記憶され、ＶＲＡＭ５にキャラクタ単位で
記憶された画像の属性にしたがって、画像の表示が制御
される。従って、キャラクタ単位で扱われる画像の表示
を容易に行うことができる。
【００１１】
【実施例】図１は、本発明のマイクロコンピュータ１の
一実施例の構成を示すブロック図である。マイクロコン
ピュータ１は、ＣＰＵ２、メモリ３、表示制御部４、お
よびＶＲＡＭ（ビデオＲＡＭ）５をすべて１チップの半
導体基板上に一体的に構成したものである。ＣＰＵ２
は、ＣＲＴ６に表示する例えば文字などのキャラクタ単
位の画像とその画像の色や大きさなどの属性を表示制御
部４を介してＶＲＡＭ５に書き込む。このとき、ＣＰＵ
２は、ＣＲＴ６に画像を表示する位置に対応したＶＲＡ
Ｍ５の領域（アドレス）に、キャラクタ単位の画像を書
き込む。さらに、ＣＰＵ２は、メモリ３に記憶されたプ
ログラムにしたがって動作し、マイクロコンピュータ１
の全体を制御する。
一実施例の構成を示すブロック図である。マイクロコン
ピュータ１は、ＣＰＵ２、メモリ３、表示制御部４、お
よびＶＲＡＭ（ビデオＲＡＭ）５をすべて１チップの半
導体基板上に一体的に構成したものである。ＣＰＵ２
は、ＣＲＴ６に表示する例えば文字などのキャラクタ単
位の画像とその画像の色や大きさなどの属性を表示制御
部４を介してＶＲＡＭ５に書き込む。このとき、ＣＰＵ
２は、ＣＲＴ６に画像を表示する位置に対応したＶＲＡ
Ｍ５の領域（アドレス）に、キャラクタ単位の画像を書
き込む。さらに、ＣＰＵ２は、メモリ３に記憶されたプ
ログラムにしたがって動作し、マイクロコンピュータ１
の全体を制御する。
【００１２】ここで、画像の属性には、上述した画像の
色と大きさの他に、フラッシング、カーソルの有無、カ
ーソルスタイル（カーソルの形）などがある。
色と大きさの他に、フラッシング、カーソルの有無、カ
ーソルスタイル（カーソルの形）などがある。
【００１３】表示制御部４は、ＣＰＵ２によりＶＲＡＭ
５に書き込まれたキャラクタ単位の画像とその画像の属
性を、内蔵するクロック制御回路（図示せず）がクロッ
ク信号を発生するタイミングで読み出す。さらに、表示
制御部４は、キャラクタ単位の画像を、内蔵するキャラ
クタＲＯＭ（図示せず）に記憶されたドットイメージに
変換し、その画像の属性にしたがって、ＣＲＴ６に表示
させる制御を行う。ＣＲＴ６は、表示制御部４に制御さ
れ、表示制御部４によりＶＲＡＭ５から読み出され、ド
ットイメージに変換されたキャラクタ単位の画像を、そ
の属性にしたがって表示する。
５に書き込まれたキャラクタ単位の画像とその画像の属
性を、内蔵するクロック制御回路（図示せず）がクロッ
ク信号を発生するタイミングで読み出す。さらに、表示
制御部４は、キャラクタ単位の画像を、内蔵するキャラ
クタＲＯＭ（図示せず）に記憶されたドットイメージに
変換し、その画像の属性にしたがって、ＣＲＴ６に表示
させる制御を行う。ＣＲＴ６は、表示制御部４に制御さ
れ、表示制御部４によりＶＲＡＭ５から読み出され、ド
ットイメージに変換されたキャラクタ単位の画像を、そ
の属性にしたがって表示する。
【００１４】ＶＲＡＭ５は、例えば図３に示すようにＣ
ＲＴ６の１画面分に相当する領域（記憶領域）を有し、
ＣＲＴ６の画面に画像を表示する位置に対応する領域
（アドレス）に、例えばアルファベットなどのキャラク
タ単位の画像（図中、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，ＦおよびＧ
で示す）を記憶する。さらに、ＶＲＡＭ５は、ＣＰＵ２
より供給されるキャラクタ単位の画像の属性（図中、×
印で示す）を記憶する。
ＲＴ６の１画面分に相当する領域（記憶領域）を有し、
ＣＲＴ６の画面に画像を表示する位置に対応する領域
（アドレス）に、例えばアルファベットなどのキャラク
タ単位の画像（図中、Ａ，Ｂ，Ｃ，Ｄ，Ｅ，ＦおよびＧ
で示す）を記憶する。さらに、ＶＲＡＭ５は、ＣＰＵ２
より供給されるキャラクタ単位の画像の属性（図中、×
印で示す）を記憶する。
【００１５】次に、その動作について説明する。ＣＰＵ
２において、ＣＲＴ６に表示する、例えばアルファベッ
トなどのキャラクタ単位の画像（図３において、Ａ，
Ｂ，Ｃ，Ｄ，Ｅ，ＦおよびＧで示す）が、表示制御部４
を介してＶＲＡＭ５に供給され、その画像を表示する位
置に対応するＶＲＡＭ５の領域（アドレス）に書き込ま
れる。さらに、ＣＰＵ２において、画像の属性（アトリ
ビュート）が、シリアルアトリビュート方式でＶＲＡＭ
５に供給され、書き込まれる。
２において、ＣＲＴ６に表示する、例えばアルファベッ
トなどのキャラクタ単位の画像（図３において、Ａ，
Ｂ，Ｃ，Ｄ，Ｅ，ＦおよびＧで示す）が、表示制御部４
を介してＶＲＡＭ５に供給され、その画像を表示する位
置に対応するＶＲＡＭ５の領域（アドレス）に書き込ま
れる。さらに、ＣＰＵ２において、画像の属性（アトリ
ビュート）が、シリアルアトリビュート方式でＶＲＡＭ
５に供給され、書き込まれる。
【００１６】ここで、シリアルアトリビュート方式にお
いては、属性（アトリビュート）が設定されると、次に
属性が設定されるまで、先に設定された属性が現在ＶＲ
ＡＭ５に書き込まれている画像の属性になる。即ち、例
えば装置の立ち上げ後、図３に示すように、ＶＲＡＭ５
にキャラクタ単位の画像Ａ，Ｂ，ＣおよびＤを書き込
み、次に赤でフラッシングするという画像の属性（図
中、×印で示す）を書き込み、その後キャラクタ単位の
画像Ｅ，ＦおよびＧを書き込んだ場合、画像Ａ，Ｂ，Ｃ
およびＤの属性は、あらかじめ装置に設定されている、
例えば画像の色が白というデフォルト値になり、赤でフ
ラッシングするという画像の属性（図中、×印で示す）
の後にＶＲＡＭ５に書き込まれた画像Ｅ，ＦおよびＧの
属性は、すべて赤でフラッシングするという属性にな
る。
いては、属性（アトリビュート）が設定されると、次に
属性が設定されるまで、先に設定された属性が現在ＶＲ
ＡＭ５に書き込まれている画像の属性になる。即ち、例
えば装置の立ち上げ後、図３に示すように、ＶＲＡＭ５
にキャラクタ単位の画像Ａ，Ｂ，ＣおよびＤを書き込
み、次に赤でフラッシングするという画像の属性（図
中、×印で示す）を書き込み、その後キャラクタ単位の
画像Ｅ，ＦおよびＧを書き込んだ場合、画像Ａ，Ｂ，Ｃ
およびＤの属性は、あらかじめ装置に設定されている、
例えば画像の色が白というデフォルト値になり、赤でフ
ラッシングするという画像の属性（図中、×印で示す）
の後にＶＲＡＭ５に書き込まれた画像Ｅ，ＦおよびＧの
属性は、すべて赤でフラッシングするという属性にな
る。
【００１７】表示制御部４において、ＣＰＵ２によりＶ
ＲＡＭ５に書き込まれたキャラクタ単位の画像または画
像の属性が、内蔵するクロック制御回路が発生するクロ
ック信号のタイミングで読み出される。さらに、表示制
御部４において、キャラクタ単位の画像が、内蔵するフ
ォントＲＯＭに記憶されたドッドイメージに変換され、
画像の属性にしたがって、ＣＲＴ６に表示させる制御が
行われる。ＣＲＴ６において、表示制御部４より供給さ
れたドットイメージのキャラクタ単位の画像が、その属
性にしたがって表示される。
ＲＡＭ５に書き込まれたキャラクタ単位の画像または画
像の属性が、内蔵するクロック制御回路が発生するクロ
ック信号のタイミングで読み出される。さらに、表示制
御部４において、キャラクタ単位の画像が、内蔵するフ
ォントＲＯＭに記憶されたドッドイメージに変換され、
画像の属性にしたがって、ＣＲＴ６に表示させる制御が
行われる。ＣＲＴ６において、表示制御部４より供給さ
れたドットイメージのキャラクタ単位の画像が、その属
性にしたがって表示される。
【００１８】なお、ＶＲＡＭ５を、図４に示すようにＣ
ＲＴ６の１画面分の画像を記憶する画像記憶領域５ａ、
およびその画像の属性を記憶する属性記憶領域５ｂによ
り構成し、画像の属性（アトリビュート）がパラレルア
トリビュート方式で、ＣＰＵ２よりＶＲＡＭ５に供給さ
れるようにすることができる。このパラレルアトリビュ
ート方式においては、キャラクタ単位の各画像に対し
て、それぞれ属性が設定される。即ち、図４において、
画像Ａの属性は、画像Ａが画像記憶領域５ａに記憶され
ている位置（アドレス）に対応する属性記憶領域５ｂの
位置（アドレス）（図中、×印で示す）に設定（記憶）
される。同様に、画像Ｂ，Ｃ，Ｄ，Ｅ，ＦおよびＧの属
性は、画像Ｂ，Ｃ，Ｄ，Ｅ，ＦおよびＧが、それぞれ画
像記憶領域５ａに記憶されている位置（アドレス）に対
応する属性記憶領域５ｂの位置（アドレス）（図中、×
印で示す）に設定（記憶）される。
ＲＴ６の１画面分の画像を記憶する画像記憶領域５ａ、
およびその画像の属性を記憶する属性記憶領域５ｂによ
り構成し、画像の属性（アトリビュート）がパラレルア
トリビュート方式で、ＣＰＵ２よりＶＲＡＭ５に供給さ
れるようにすることができる。このパラレルアトリビュ
ート方式においては、キャラクタ単位の各画像に対し
て、それぞれ属性が設定される。即ち、図４において、
画像Ａの属性は、画像Ａが画像記憶領域５ａに記憶され
ている位置（アドレス）に対応する属性記憶領域５ｂの
位置（アドレス）（図中、×印で示す）に設定（記憶）
される。同様に、画像Ｂ，Ｃ，Ｄ，Ｅ，ＦおよびＧの属
性は、画像Ｂ，Ｃ，Ｄ，Ｅ，ＦおよびＧが、それぞれ画
像記憶領域５ａに記憶されている位置（アドレス）に対
応する属性記憶領域５ｂの位置（アドレス）（図中、×
印で示す）に設定（記憶）される。
【００１９】さらに、マイクロコンピュータ１におい
て、ＶＲＡＭ５を表示制御部４に接続するのではなく、
図２に示すようにＣＰＵ２に接続することができる。こ
の場合、ＣＰＵ２において、ＣＲＴ６に表示するキャラ
クタ単位の画像がＶＲＡＭ５に供給され、その画像を表
示する位置に対応するＶＲＡＭ５の領域（アドレス）に
書き込まれるとともに、画像の属性（アトリビュート）
が、シリアルアトリビュート方式またはパラレルアトリ
ビュート方式でＶＲＡＭ５に供給され、書き込まれる。
て、ＶＲＡＭ５を表示制御部４に接続するのではなく、
図２に示すようにＣＰＵ２に接続することができる。こ
の場合、ＣＰＵ２において、ＣＲＴ６に表示するキャラ
クタ単位の画像がＶＲＡＭ５に供給され、その画像を表
示する位置に対応するＶＲＡＭ５の領域（アドレス）に
書き込まれるとともに、画像の属性（アトリビュート）
が、シリアルアトリビュート方式またはパラレルアトリ
ビュート方式でＶＲＡＭ５に供給され、書き込まれる。
【００２０】そして、表示制御部４において、例えばタ
イマ割り込みなどの割り込みがＣＰＵ２に対して発せら
れ、ＣＰＵ２によりＶＲＡＭ５に書き込まれたキャラク
タ単位の画像または画像の属性が、ＣＰＵ２を介して読
み出される。さらに、表示制御部４において、キャラク
タ単位の画像が、内蔵するフォントＲＯＭに記憶された
ドッドイメージに変換され、画像の属性にしたがって、
ＣＲＴ６に表示させる制御が行われる。ＣＲＴ６におい
て、表示制御部４より供給されたドットイメージのキャ
ラクタ単位の画像が、その属性にしたがって表示され
る。
イマ割り込みなどの割り込みがＣＰＵ２に対して発せら
れ、ＣＰＵ２によりＶＲＡＭ５に書き込まれたキャラク
タ単位の画像または画像の属性が、ＣＰＵ２を介して読
み出される。さらに、表示制御部４において、キャラク
タ単位の画像が、内蔵するフォントＲＯＭに記憶された
ドッドイメージに変換され、画像の属性にしたがって、
ＣＲＴ６に表示させる制御が行われる。ＣＲＴ６におい
て、表示制御部４より供給されたドットイメージのキャ
ラクタ単位の画像が、その属性にしたがって表示され
る。
【００２１】このように、ＣＰＵ２によりキャラクタ単
位の画像およびその画像の属性がＶＲＡＭ５に書き込ま
れると、表示制御部４において、書き込まれた画像およ
びその画像の属性が読み出され、その属性にしたがって
画像がＣＲＴ６に表示されるように制御が行われる。ま
た、ＣＰＵ２により、ＶＲＡＭ５に書き込まれているデ
ータ（キャラクタ単位の画像およびその画像の属性）を
読み出すだけでＣＲＴ６に表示されている画像を確認す
ることができる。従って、ＣＰＵ２からＶＲＡＭ５に対
して発するデータを読み書きするコマンドだけで、ＣＲ
Ｔ６に画像を表示するソフトウェアを実現することがで
きるので、ソフトウェアの製作効率およびソフトウェア
の互換性を向上させることができる。
位の画像およびその画像の属性がＶＲＡＭ５に書き込ま
れると、表示制御部４において、書き込まれた画像およ
びその画像の属性が読み出され、その属性にしたがって
画像がＣＲＴ６に表示されるように制御が行われる。ま
た、ＣＰＵ２により、ＶＲＡＭ５に書き込まれているデ
ータ（キャラクタ単位の画像およびその画像の属性）を
読み出すだけでＣＲＴ６に表示されている画像を確認す
ることができる。従って、ＣＰＵ２からＶＲＡＭ５に対
して発するデータを読み書きするコマンドだけで、ＣＲ
Ｔ６に画像を表示するソフトウェアを実現することがで
きるので、ソフトウェアの製作効率およびソフトウェア
の互換性を向上させることができる。
【００２２】以上、本発明をマイクロコンピュータに応
用した場合について説明したが、本発明は、キャラクタ
単位で画像を表示する例えばビデオテックスシステムな
どに応用することができる。
用した場合について説明したが、本発明は、キャラクタ
単位で画像を表示する例えばビデオテックスシステムな
どに応用することができる。
【００２３】なお、本実施例においては、キャラクタ単
位の画像としてアルファベットを例としたが、例えば表
示制御部４の内蔵するフォントＲＯＭを交換したり、Ｃ
ＰＵ２により表示制御部４の内蔵するフォントＲＯＭを
プログラマブルに書き換えられるようにして、そのフォ
ントＲＯＭに記憶されたドットパターンを変更すること
により、ＣＲＴ６に複雑な画像を表示することができる
ようにすることができる。
位の画像としてアルファベットを例としたが、例えば表
示制御部４の内蔵するフォントＲＯＭを交換したり、Ｃ
ＰＵ２により表示制御部４の内蔵するフォントＲＯＭを
プログラマブルに書き換えられるようにして、そのフォ
ントＲＯＭに記憶されたドットパターンを変更すること
により、ＣＲＴ６に複雑な画像を表示することができる
ようにすることができる。
【００２４】
【発明の効果】請求項１に記載のマイクロコンピュータ
によれば、画像および画像の属性がキャラクタ単位で記
憶手段に記憶され、記憶手段にキャラクタ単位で記憶さ
れた画像の属性にしたがって、制御手段により画像の表
示が制御される。さらに、記憶手段および制御手段はす
べて１チップの半導体基板上に一体的に構成されてい
る。従って、記憶手段に画像および画像の属性を書き込
む（記憶させる）だけで画像が表示されるので、画像の
表示を行うソフトウェアの互換性を保つことができ、ソ
フトウェア作成の効率を向上させることができる。
によれば、画像および画像の属性がキャラクタ単位で記
憶手段に記憶され、記憶手段にキャラクタ単位で記憶さ
れた画像の属性にしたがって、制御手段により画像の表
示が制御される。さらに、記憶手段および制御手段はす
べて１チップの半導体基板上に一体的に構成されてい
る。従って、記憶手段に画像および画像の属性を書き込
む（記憶させる）だけで画像が表示されるので、画像の
表示を行うソフトウェアの互換性を保つことができ、ソ
フトウェア作成の効率を向上させることができる。
【００２５】請求項２に記載のビデオテックスシステム
によれば、画像および画像の属性がキャラクタ単位で記
憶手段に記憶され、記憶手段にキャラクタ単位で記憶さ
れた画像の属性にしたがって、画像の表示が制御され
る。従って、キャラクタ単位で扱われる画像の表示を容
易に行うことができる。
によれば、画像および画像の属性がキャラクタ単位で記
憶手段に記憶され、記憶手段にキャラクタ単位で記憶さ
れた画像の属性にしたがって、画像の表示が制御され
る。従って、キャラクタ単位で扱われる画像の表示を容
易に行うことができる。
【図１】本発明のマイクロコンピュータ１の一実施例の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】本発明のマイクロコンピュータ１の第２実施例
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】画像の属性がシリアルアトリビュート方式で供
給される場合の、ＶＲＡＭ５の構成を示す図である。
給される場合の、ＶＲＡＭ５の構成を示す図である。
【図４】画像の属性がパラレルアトリビュート方式で供
給される場合の、ＶＲＡＭ５の構成を示す図である。
給される場合の、ＶＲＡＭ５の構成を示す図である。
【図５】従来のマイクロコンピュータ２１の一例の構成
を示すブロック図である。
を示すブロック図である。
１ マイクロコンピュータ ２ ＣＰＵ ３ メモリ ４ 表示制御部 ５ ＶＲＡＭ（ビデオＲＡＭ） ５ａ 画像記憶領域 ５ｂ 属性記憶領域 ６ ＣＲＴ ２１ マイクロコンピュータ ２２ 表示制御部 ２３ ＣＰＵ
Claims (2)
- 【請求項１】 画像および前記画像の属性をキャラクタ
単位で記憶する記憶手段と、 前記記憶手段にキャラクタ単位で記憶された画像の属性
にしたがって、前記画像の表示を制御する制御手段とを
備え、 前記記憶手段および制御手段はすべて１チップの半導体
基板上に一体的に構成されていることを特徴とするマイ
クロコンピュータ。 - 【請求項２】 画像および前記画像の属性をキャラクタ
単位で記憶する記憶手段と、 前記記憶手段にキャラクタ単位で記憶された画像の属性
にしたがって、前記画像の表示を制御する制御手段とを
備えることを特徴とするビデオテックスシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054240A JPH05216461A (ja) | 1992-02-05 | 1992-02-05 | マイクロコンピュータおよびビデオテックスシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4054240A JPH05216461A (ja) | 1992-02-05 | 1992-02-05 | マイクロコンピュータおよびビデオテックスシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05216461A true JPH05216461A (ja) | 1993-08-27 |
Family
ID=12965023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4054240A Pending JPH05216461A (ja) | 1992-02-05 | 1992-02-05 | マイクロコンピュータおよびビデオテックスシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05216461A (ja) |
-
1992
- 1992-02-05 JP JP4054240A patent/JPH05216461A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0619439A (ja) | 画面表示の変更方式 | |
| JPS61254983A (ja) | 表示文字属性制御方式 | |
| US5233334A (en) | Text display apparatus and a method of displaying text | |
| US5227772A (en) | Text display apparatus and a method of displaying text | |
| JPH05216461A (ja) | マイクロコンピュータおよびビデオテックスシステム | |
| JPH0522933B2 (ja) | ||
| JPH1031667A (ja) | 文書処理装置 | |
| JP2562557Y2 (ja) | 表示制御装置 | |
| JPH02271424A (ja) | フルグラフィック画面の表示方式 | |
| JPH11109937A (ja) | 表示制御装置 | |
| JP2606579B2 (ja) | 文字表示装置 | |
| JPS5852230B2 (ja) | ディスプレイ装置の画面制御方式 | |
| JPS6352274A (ja) | 画像処理装置 | |
| JP2005228074A (ja) | 組み込み用コンピュータ、ｂｉｏｓ初期化方法、ｂｉｏｓプログラムおよび情報記憶媒体 | |
| JPH04140796A (ja) | 情報処理装置 | |
| JPH07271341A (ja) | 表示制御装置 | |
| JPS62226190A (ja) | データ移動編集方法 | |
| JPS62191883A (ja) | 文字表示制御装置 | |
| JPH11327488A (ja) | 画像表示装置 | |
| JPH05297820A (ja) | 表示装置 | |
| JPH02171920A (ja) | デイスプレイ画面のハードコピー印字制御方式 | |
| JPH079574B2 (ja) | 表示修飾制御装置 | |
| JPS5860345A (ja) | 外字登録方式 | |
| JPH05119767A (ja) | 表示制御回路 | |
| JPH07311567A (ja) | 画像出力方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021004 |