JPH0521260A - チツプ部品およびその製造方法と実装構造 - Google Patents
チツプ部品およびその製造方法と実装構造Info
- Publication number
- JPH0521260A JPH0521260A JP3201353A JP20135391A JPH0521260A JP H0521260 A JPH0521260 A JP H0521260A JP 3201353 A JP3201353 A JP 3201353A JP 20135391 A JP20135391 A JP 20135391A JP H0521260 A JPH0521260 A JP H0521260A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- chip component
- land
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Details Of Resistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 チップ部品を回路基板に実装接続する際に、
半田フィレットを生ずることなく、高密度実装、高信頼
性接続のできるチップ部品およびその製造方法と実装構
造を提供する。 【構成】 チップ部品の底面電極の領域に半田形成面を
形成し、その周囲に半田排除面を設ける。一方、上記チ
ップ部品を搭載する回路基板７のランド８をチップ部品
がはみ出さない大きさに形成し、半田形成面11をランド
８に対向させてチップ部品１をランド８に搭載し、半田
形成面11とランド８を半田接続する。
半田フィレットを生ずることなく、高密度実装、高信頼
性接続のできるチップ部品およびその製造方法と実装構
造を提供する。 【構成】 チップ部品の底面電極の領域に半田形成面を
形成し、その周囲に半田排除面を設ける。一方、上記チ
ップ部品を搭載する回路基板７のランド８をチップ部品
がはみ出さない大きさに形成し、半田形成面11をランド
８に対向させてチップ部品１をランド８に搭載し、半田
形成面11とランド８を半田接続する。
Description
【０００１】
【産業上の利用分野】本発明は、チップ部品の実装・接
続方式に関するものである。
続方式に関するものである。
【０００２】
【従来の技術】図７にはコンデンサ、抵抗等の一般的な
チップ部品の斜視図が示されている。このチップ部品１
の両端側に一対の外部電極２が形成されている。この外
部電極２は上面電極４と、底面電極５と、前後電極10
と、側面電極３とが一体的に接続されたものである。こ
のチップ部品１を回路基板７に搭載し、半田９で接続し
た状態が図８に示されている。図９にはチップ部品１の
底面電極５と基板７側の導体部であるランド８の関係が
示されており、底面電極５に対してランド８が大きくは
み出している。このはみ出し部分を利用してチップ部品
１とランド８とを図８に示すように半田フィレット（半
田の盛り上がり形状）６を形成することによって接続し
ている。
チップ部品の斜視図が示されている。このチップ部品１
の両端側に一対の外部電極２が形成されている。この外
部電極２は上面電極４と、底面電極５と、前後電極10
と、側面電極３とが一体的に接続されたものである。こ
のチップ部品１を回路基板７に搭載し、半田９で接続し
た状態が図８に示されている。図９にはチップ部品１の
底面電極５と基板７側の導体部であるランド８の関係が
示されており、底面電極５に対してランド８が大きくは
み出している。このはみ出し部分を利用してチップ部品
１とランド８とを図８に示すように半田フィレット（半
田の盛り上がり形状）６を形成することによって接続し
ている。
【０００３】
【発明が解決しようとする課題】しかしながら、基板７
側のランド８の大きさが、チップ部品１に対して非常に
大きく設けられており、また、半田フィレット６がチッ
プ部品１から外に大きく突き出しているので、他の回路
素子をチップ部品１に近接配置できず、高密度実装の障
害となっている。
側のランド８の大きさが、チップ部品１に対して非常に
大きく設けられており、また、半田フィレット６がチッ
プ部品１から外に大きく突き出しているので、他の回路
素子をチップ部品１に近接配置できず、高密度実装の障
害となっている。
【０００４】また、半田フィレット６を形成してチップ
部品１と回路基板７とを接続する方式は、半田９の供給
量や形状がばらついて変わり易く、コントロールが難し
く半田接続の信頼性の上でも問題がある。
部品１と回路基板７とを接続する方式は、半田９の供給
量や形状がばらついて変わり易く、コントロールが難し
く半田接続の信頼性の上でも問題がある。
【０００５】本発明は上記従来の課題を解決するために
なされたものであり、その目的は、回路基板へチップ部
品を実装接続する際に、高密度実装、高信頼性接続ので
きるチップ部品およびその製造方法と実装構造を提供す
ることにある。
なされたものであり、その目的は、回路基板へチップ部
品を実装接続する際に、高密度実装、高信頼性接続ので
きるチップ部品およびその製造方法と実装構造を提供す
ることにある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するために、次のように構成されている。すなわち、本
発明のチップ部品は、チップ部品の底面に少なくとも一
対の電極を形成し、この一対の電極領域にそれぞれ半田
形成面を設け、この半田形成面の周りの電極表面を半田
になじまない半田排除面となっていることを特徴として
構成されている。また、本発明のチップ部品の実装構造
は、チップ部品の底面に少なくとも一対の電極を形成
し、この一対の電極領域にそれぞれ半田形成面を設け、
この半田形成面の周りの電極表面を半田になじまない半
田排除面とし、回路基板側には前記チップ部品が載置さ
れる導体のランドがチップ部品からはみ出ない大きさで
形成されており、このランド上にチップ部品の半田形成
面が載せられ、半田形成面に形成された半田によってチ
ップ部品がランドに半田接続されていることを特徴とし
て構成されている。さらに、本発明のチップ部品の第１
の製造方法は、チップ部品の底面に少なくとも一対の電
極を形成し、この一対の電極の領域をそれぞれマスクで
覆った後に電極の表面を半田レジストで覆い、然る後に
前記マスクを除去して電極表面を露出し、その電極の露
出部に半田膜を形成することを特徴として構成されてい
る。さらに、本発明のチップ部品の第２の製造方法は、
チップ部品の底面に半田になじまない金属層で少なくと
も一対の電極を形成し、然る後に一対の電極の領域に半
田になじむ金属層を設けて半田形成面を形成し、この半
田形成面上に半田膜を形成することを特徴として構成さ
れている。
するために、次のように構成されている。すなわち、本
発明のチップ部品は、チップ部品の底面に少なくとも一
対の電極を形成し、この一対の電極領域にそれぞれ半田
形成面を設け、この半田形成面の周りの電極表面を半田
になじまない半田排除面となっていることを特徴として
構成されている。また、本発明のチップ部品の実装構造
は、チップ部品の底面に少なくとも一対の電極を形成
し、この一対の電極領域にそれぞれ半田形成面を設け、
この半田形成面の周りの電極表面を半田になじまない半
田排除面とし、回路基板側には前記チップ部品が載置さ
れる導体のランドがチップ部品からはみ出ない大きさで
形成されており、このランド上にチップ部品の半田形成
面が載せられ、半田形成面に形成された半田によってチ
ップ部品がランドに半田接続されていることを特徴とし
て構成されている。さらに、本発明のチップ部品の第１
の製造方法は、チップ部品の底面に少なくとも一対の電
極を形成し、この一対の電極の領域をそれぞれマスクで
覆った後に電極の表面を半田レジストで覆い、然る後に
前記マスクを除去して電極表面を露出し、その電極の露
出部に半田膜を形成することを特徴として構成されてい
る。さらに、本発明のチップ部品の第２の製造方法は、
チップ部品の底面に半田になじまない金属層で少なくと
も一対の電極を形成し、然る後に一対の電極の領域に半
田になじむ金属層を設けて半田形成面を形成し、この半
田形成面上に半田膜を形成することを特徴として構成さ
れている。
【０００７】
【作用】上記構成の本発明において、チップ部品の底面
に形成した電極の領域に半田形成面を形成し、その周囲
に半田排除面を設ける。一方、チップ部品搭載の回路基
板のランドを前記チップ部品がはみ出さない大きさに形
成し、半田形成面をランドと対向させてチップ部品をラ
ンドに搭載し、半田形成面とランドとを半田接続する。
に形成した電極の領域に半田形成面を形成し、その周囲
に半田排除面を設ける。一方、チップ部品搭載の回路基
板のランドを前記チップ部品がはみ出さない大きさに形
成し、半田形成面をランドと対向させてチップ部品をラ
ンドに搭載し、半田形成面とランドとを半田接続する。
【０００８】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１には本発明に係るチップ部品の一実施例の要
部構成図が示されている。このチップ部品１の両端側に
は従来例と同様に一対の外部電極２が形成されており、
この外部電極２の底面電極５の白抜き部分が、このチッ
プ部品１の半田形成面11を構成するもので、この半田形
成面11の形状は様々な形態を採ることができ、例えば、
図１の（ａ）の半田形成面11は矩形状を呈しており、そ
の周りには半田レジスト12等の半田排除面が形成されて
いる。図１の（ｂ）は円形の半田形成面11を左右２個ず
つ計４個設けたもので、この方式は、チップ部品１を回
路基板７のランド８に搭載する際に４つの支点があるの
で載置状態が最も安定し、半田接続作業を安定に行うこ
とができる。図１の（ｃ）の半田形成面11はさらに他の
形態例を示したものである。そして、これら各半田形成
面11には適宜の手段により半田膜が形成されている。
する。図１には本発明に係るチップ部品の一実施例の要
部構成図が示されている。このチップ部品１の両端側に
は従来例と同様に一対の外部電極２が形成されており、
この外部電極２の底面電極５の白抜き部分が、このチッ
プ部品１の半田形成面11を構成するもので、この半田形
成面11の形状は様々な形態を採ることができ、例えば、
図１の（ａ）の半田形成面11は矩形状を呈しており、そ
の周りには半田レジスト12等の半田排除面が形成されて
いる。図１の（ｂ）は円形の半田形成面11を左右２個ず
つ計４個設けたもので、この方式は、チップ部品１を回
路基板７のランド８に搭載する際に４つの支点があるの
で載置状態が最も安定し、半田接続作業を安定に行うこ
とができる。図１の（ｃ）の半田形成面11はさらに他の
形態例を示したものである。そして、これら各半田形成
面11には適宜の手段により半田膜が形成されている。
【０００９】図２には本実施例のチップ部品１を回路基
板７に搭載して半田接続した実装状態が示されている。
このチップ部品１を実装接続するための回路基板７側に
は、導体層としてのランド８が、チップ部品１をはみ出
さない大きさで形成されている。このランド８上には半
田形成面11をランド８に対向させてチップ部品１をラン
ド８に搭載し、適宜の加熱手段等によって、半田形成面
11に形成されている半田膜を溶融して半田形成面11とラ
ンド８とを半田接続している。上記のようにチップ部品
１と基板７とを半田接続する際に、半田９は外部電極２
の表面に形成された半田排除面には付着せず、したがっ
て、半田排除面から外にはみ出すことがなく、半田形成
面11とランド８とが、チップ部品１の大きさ内で半田接
続されることとなり、半田の量や形状もばらつきなく、
安定した信頼性の高い半田接続が可能となる。
板７に搭載して半田接続した実装状態が示されている。
このチップ部品１を実装接続するための回路基板７側に
は、導体層としてのランド８が、チップ部品１をはみ出
さない大きさで形成されている。このランド８上には半
田形成面11をランド８に対向させてチップ部品１をラン
ド８に搭載し、適宜の加熱手段等によって、半田形成面
11に形成されている半田膜を溶融して半田形成面11とラ
ンド８とを半田接続している。上記のようにチップ部品
１と基板７とを半田接続する際に、半田９は外部電極２
の表面に形成された半田排除面には付着せず、したがっ
て、半田排除面から外にはみ出すことがなく、半田形成
面11とランド８とが、チップ部品１の大きさ内で半田接
続されることとなり、半田の量や形状もばらつきなく、
安定した信頼性の高い半田接続が可能となる。
【００１０】次に、本発明に係るチップ部品の製造方法
例を図面に基づいて説明する。図３〜図５は第１の実施
例の製造方法を示すもので、まず、チップ部品１の底面
電極５の局部領域、例えば円形の白抜き部（図３の
（ａ））にマスクとして機能する低融点（60℃程度）の
パラフィン系ワックス13の融液をディスペンサ等によっ
て塗布する。このワックス13を塗布したチップ部品１を
半田レジスト12に常温で浸漬して引き上げた後、レジス
ト13を乾燥硬化する。この状態が図４の（ａ）に示され
ている。このチップ部品１を熱風等によって加熱して、
ワックス13を除去すると、図４の（ｂ）に示すように局
部領域の電極表面16が露出されて、半田形成面11を得
る。この半田形成面11の周りは半田レジスト12の半田排
除面となる。次いで、このチップ部品を溶融している半
田浴中に浸漬して引き上げると図５に示すように、露出
した電極表面16に半田膜17が形成される。
例を図面に基づいて説明する。図３〜図５は第１の実施
例の製造方法を示すもので、まず、チップ部品１の底面
電極５の局部領域、例えば円形の白抜き部（図３の
（ａ））にマスクとして機能する低融点（60℃程度）の
パラフィン系ワックス13の融液をディスペンサ等によっ
て塗布する。このワックス13を塗布したチップ部品１を
半田レジスト12に常温で浸漬して引き上げた後、レジス
ト13を乾燥硬化する。この状態が図４の（ａ）に示され
ている。このチップ部品１を熱風等によって加熱して、
ワックス13を除去すると、図４の（ｂ）に示すように局
部領域の電極表面16が露出されて、半田形成面11を得
る。この半田形成面11の周りは半田レジスト12の半田排
除面となる。次いで、このチップ部品を溶融している半
田浴中に浸漬して引き上げると図５に示すように、露出
した電極表面16に半田膜17が形成される。
【００１１】本実施例では、チップ部品１の底面電極５
の半田形成面11の周りを半田排除面としたので、チップ
部品を半田浴中に浸漬して引き上げるとき、半田形成面
に付着した半田は半田排除面を通って流出することがな
く、半田形成面上に定量の半田が溜められた状態となる
ので、半田量を一定量にコントロールすることができ
る。
の半田形成面11の周りを半田排除面としたので、チップ
部品を半田浴中に浸漬して引き上げるとき、半田形成面
に付着した半田は半田排除面を通って流出することがな
く、半田形成面上に定量の半田が溜められた状態となる
ので、半田量を一定量にコントロールすることができ
る。
【００１２】次に、チップ部品の製造方法の第２の実施
例を図６に基づいて説明する。本実施例は半田レジスト
12の替わりに半田９になじまない金属層を利用して半田
排除面を形成するもので、まず、チップ部品１の両端側
に設けた一対の外部電極２の表面に半田９になじまない
金属、例えばクロム等をメッキして電極表面に半田排除
面を形成する。次いで、底面電極５の局部領域、つま
り、半田排除面の局部領域に半田９になじむ金属、例え
ば銅又はニッケル等の金属層15を形成して半田形成面11
を作り、この半田形成面11を半田浴にディップして、半
田形成面11上に半田膜17を形成し、チップ部品１を作製
する。
例を図６に基づいて説明する。本実施例は半田レジスト
12の替わりに半田９になじまない金属層を利用して半田
排除面を形成するもので、まず、チップ部品１の両端側
に設けた一対の外部電極２の表面に半田９になじまない
金属、例えばクロム等をメッキして電極表面に半田排除
面を形成する。次いで、底面電極５の局部領域、つま
り、半田排除面の局部領域に半田９になじむ金属、例え
ば銅又はニッケル等の金属層15を形成して半田形成面11
を作り、この半田形成面11を半田浴にディップして、半
田形成面11上に半田膜17を形成し、チップ部品１を作製
する。
【００１３】なお、本発明は、上記実施例に限定される
ことはなく、様々な実施の態様を採り得る。例えば上記
各例では底面電極５の局部領域に半田形成面を形成した
が、底面電極の全面を半田形成面としてもよい。この場
合においても底面電極以外の電極部分は半田排除面とな
っているので、半田が半田排除面側にはみ出し付着して
フィレットが生じることがなく、チップ部品を良好に基
板側のランドに接続することができる。
ことはなく、様々な実施の態様を採り得る。例えば上記
各例では底面電極５の局部領域に半田形成面を形成した
が、底面電極の全面を半田形成面としてもよい。この場
合においても底面電極以外の電極部分は半田排除面とな
っているので、半田が半田排除面側にはみ出し付着して
フィレットが生じることがなく、チップ部品を良好に基
板側のランドに接続することができる。
【００１４】また、本実施例の図３の例では底面電極５
の局部領域のマスク材としてパラフィン系低融点ワック
ス13を用いたが、高融点ワックスやこれに類似の撥水性
マスク材を用いてもよい。
の局部領域のマスク材としてパラフィン系低融点ワック
ス13を用いたが、高融点ワックスやこれに類似の撥水性
マスク材を用いてもよい。
【００１５】また、図６の例では半田排除金属としてク
ロム14を用いたが、これを半田９になじまない金属であ
れば、その他の金属又は金属化合物を用いてもよい。
ロム14を用いたが、これを半田９になじまない金属であ
れば、その他の金属又は金属化合物を用いてもよい。
【００１６】さらに、同実施例ではクロム14をメッキに
よって金属層を形成したが、半田９になじまない金属層
を蒸着等によって形成してもよい。
よって金属層を形成したが、半田９になじまない金属層
を蒸着等によって形成してもよい。
【００１７】さらに、上記実施例では半田形成面11に半
田膜17を形成したチップ部品を作製しているが、半田膜
17を除いたチップ部品の作製でもよく、この場合には、
ランド８上に半田クリーム等を塗布して、半田接続に際
して加熱溶融する。
田膜17を形成したチップ部品を作製しているが、半田膜
17を除いたチップ部品の作製でもよく、この場合には、
ランド８上に半田クリーム等を塗布して、半田接続に際
して加熱溶融する。
【００１８】さらに、上記実施例ではチップ部品１の電
極金属表面上に半田排除面を形成したが、電極を半田に
なじまない導体金属によって形成して電極自体を半田排
除面とし、この半田排除面上に半田形成面を形成しても
よい。
極金属表面上に半田排除面を形成したが、電極を半田に
なじまない導体金属によって形成して電極自体を半田排
除面とし、この半田排除面上に半田形成面を形成しても
よい。
【００１９】
【発明の効果】本発明は、チップ部品の両端側に形成さ
れている一対の外部電極のうち、回路基板に接続する底
面電極の領域に半田形成面を形成し、この半田形成面の
周りの電極部には半田になじまない半田排除面を形成し
た構成としたので、半田量および半田形状のコントロー
ルが可能となり、高信頼性の半田実装接続ができる。
れている一対の外部電極のうち、回路基板に接続する底
面電極の領域に半田形成面を形成し、この半田形成面の
周りの電極部には半田になじまない半田排除面を形成し
た構成としたので、半田量および半田形状のコントロー
ルが可能となり、高信頼性の半田実装接続ができる。
【００２０】また、基板側の導体部としてのランドはチ
ップ部品をはみ出さない大きさに形成したので、チップ
部品を回路基板に実装接続する際に、半田フィレットの
生成の心配がなく、したがってチップ部品の高密度実装
が可能となる。
ップ部品をはみ出さない大きさに形成したので、チップ
部品を回路基板に実装接続する際に、半田フィレットの
生成の心配がなく、したがってチップ部品の高密度実装
が可能となる。
【図１】本発明に係るチップ部品の要部構成例の説明図
である。
である。
【図２】同チップ部品を回路基板に搭載し半田接続した
実装状態の説明図である。
実装状態の説明図である。
【図３】同チップ部品の第１の製造方法の工程におい
て、底面電極に半田形成面を形成するためのマスクを施
した状態の説明図である。
て、底面電極に半田形成面を形成するためのマスクを施
した状態の説明図である。
【図４】図３の工程後、底面電極の表面に半田レジスト
を形成する工程と、マスクを除去して半田形成面を形成
する工程の説明図である。
を形成する工程と、マスクを除去して半田形成面を形成
する工程の説明図である。
【図５】図４の状態からチップ部品の半田形成面に半田
膜を形成した状態の説明図である。
膜を形成した状態の説明図である。
【図６】同チップ部品の製造方法の第２の実施例の説明
図である。
図である。
【図７】従来のチップ部品の斜視図である。
【図８】同チップ部品と回路基板とを半田接続した状態
の説明図である。
の説明図である。
【図９】同チップ部品の底面電極と基板側のランドとの
関係を示す説明図である。
関係を示す説明図である。
１ チップ部品
２ 外部電極
５ 底面電極
６ 半田フィレット
７ 回路基板
11 半田形成面
12 半田レジスト
13 ワックス
14 クロム（半田排除面）
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｈ０５Ｋ 1/18 Ｋ 9154−4Ｅ
3/34 Ｈ 9154−4Ｅ
Claims (4)
- 【請求項１】 チップ部品の底面に少なくとも一対の電
極を形成し、この一対の電極領域にそれぞれ半田形成面
を設け、この半田形成面の周りの電極表面を半田になじ
まない半田排除面としたチップ部品。 - 【請求項２】 チップ部品の底面に少なくとも一対の電
極を形成し、この一対の電極領域にそれぞれ半田形成面
を設け、この半田形成面の周りの電極表面を半田になじ
まない半田排除面とし、回路基板側には前記チップ部品
が載置される導体のランドがチップ部品からはみ出ない
大きさで形成されており、このランド上にチップ部品の
半田形成面が載せられ、半田形成面に形成された半田に
よってチップ部品がランドに半田接続されているチップ
部品の実装構造。 - 【請求項３】 チップ部品の底面に少なくとも一対の電
極を形成し、この一対の電極の領域をそれぞれマスクで
覆った後に電極の表面を半田レジストで覆い、然る後に
前記マスクを除去して電極表面を露出し、その電極の露
出部に半田膜を形成するチップ部品の製造方法。 - 【請求項４】 チップ部品の底面に半田になじまない金
属層で少なくとも一対の電極を形成し、然る後に一対の
電極の領域に半田になじむ金属層を設けて半田形成面を
形成し、この半田形成面上に半田膜を形成するチップ部
品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3201353A JP2897088B2 (ja) | 1991-07-16 | 1991-07-16 | チップ部品の製造方法と実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3201353A JP2897088B2 (ja) | 1991-07-16 | 1991-07-16 | チップ部品の製造方法と実装構造 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10314099A Division JPH11251177A (ja) | 1998-10-16 | 1998-10-16 | チップ部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0521260A true JPH0521260A (ja) | 1993-01-29 |
| JP2897088B2 JP2897088B2 (ja) | 1999-05-31 |
Family
ID=16439633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3201353A Expired - Lifetime JP2897088B2 (ja) | 1991-07-16 | 1991-07-16 | チップ部品の製造方法と実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2897088B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5684677A (en) * | 1993-06-24 | 1997-11-04 | Kabushiki Kaisha Toshiba | Electronic circuit device |
| JP2005251904A (ja) * | 2004-03-03 | 2005-09-15 | Denso Corp | 基板表面実装部品、基板回路、基板、ハンダ接続方法、及び基板回路の製造方法 |
| US8295755B2 (en) | 2009-07-14 | 2012-10-23 | Ricoh Company, Ltd. | Gloss application sheet for applying a uniformed gloss to a toner image on a recording medium |
| JP2015046422A (ja) * | 2013-08-27 | 2015-03-12 | Tdk株式会社 | セラミック電子部品 |
| JP2015046421A (ja) * | 2013-08-27 | 2015-03-12 | Tdk株式会社 | セラミック電子部品 |
| JP2016105488A (ja) * | 2015-12-16 | 2016-06-09 | Tdk株式会社 | セラミック電子部品のはんだ実装構造 |
| JP2018056190A (ja) * | 2016-09-26 | 2018-04-05 | 株式会社村田製作所 | 積層型電子部品の製造方法 |
| JP2019220677A (ja) * | 2018-06-15 | 2019-12-26 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3056121U (ja) * | 1998-07-24 | 1999-02-12 | 逸郎 米永 | 広告表示装置 |
-
1991
- 1991-07-16 JP JP3201353A patent/JP2897088B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3056121U (ja) * | 1998-07-24 | 1999-02-12 | 逸郎 米永 | 広告表示装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5684677A (en) * | 1993-06-24 | 1997-11-04 | Kabushiki Kaisha Toshiba | Electronic circuit device |
| JP2005251904A (ja) * | 2004-03-03 | 2005-09-15 | Denso Corp | 基板表面実装部品、基板回路、基板、ハンダ接続方法、及び基板回路の製造方法 |
| US8295755B2 (en) | 2009-07-14 | 2012-10-23 | Ricoh Company, Ltd. | Gloss application sheet for applying a uniformed gloss to a toner image on a recording medium |
| JP2015046422A (ja) * | 2013-08-27 | 2015-03-12 | Tdk株式会社 | セラミック電子部品 |
| JP2015046421A (ja) * | 2013-08-27 | 2015-03-12 | Tdk株式会社 | セラミック電子部品 |
| JP2016105488A (ja) * | 2015-12-16 | 2016-06-09 | Tdk株式会社 | セラミック電子部品のはんだ実装構造 |
| JP2018056190A (ja) * | 2016-09-26 | 2018-04-05 | 株式会社村田製作所 | 積層型電子部品の製造方法 |
| JP2019220677A (ja) * | 2018-06-15 | 2019-12-26 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | キャパシタ部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2897088B2 (ja) | 1999-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1213073A (en) | Method of manufacturing printed wiring boards | |
| US4572925A (en) | Printed circuit boards with solderable plating finishes and method of making the same | |
| EP0006884A1 (en) | Process for manufacturing printed circuit boards | |
| JPS62503203A (ja) | 印刷回路ボ−ドの製造方法 | |
| JPS589597B2 (ja) | デンシブヒントリツケヨウシジコウゾウタイ | |
| JPH11251177A (ja) | チップ部品 | |
| JPH0521260A (ja) | チツプ部品およびその製造方法と実装構造 | |
| US4525246A (en) | Making solderable printed circuit boards | |
| JP3948680B2 (ja) | 表面実装可能な電気構成部品の金属端子を設ける方法および電気構成部品 | |
| US5358622A (en) | Procedure for the production of printed circuit boards provided with pads for the insertion of SMDs | |
| JP2830317B2 (ja) | 表面実装用プリント配線板の製造方法 | |
| JP3275413B2 (ja) | リードフレームおよびその製造方法 | |
| JPH06112391A (ja) | 表面実装用端子の製造方法 | |
| JPH05283853A (ja) | プリント回路基板 | |
| JPS6347995A (ja) | プリント板の製造方法 | |
| JPH0464275A (ja) | 表面実装プリント配線板及びその部品実装方法 | |
| JPH067275U (ja) | プリント基板 | |
| JPH04313294A (ja) | プリント配線板のハンダ付け方法 | |
| JP2553989Y2 (ja) | 電子部品 | |
| JPS592400B2 (ja) | プリント板の製造方法 | |
| JPH0888144A (ja) | チップ形フィルムコンデンサ | |
| JPH0465024A (ja) | ジャンパーチップ | |
| JP2005026344A (ja) | プリント配線板、プリント回路板、プリント配線板の製造方法及びプリント回路板の製造方法 | |
| JPH04269894A (ja) | プリント回路基板への面実装部品の半田付け方法 | |
| JPH04123485A (ja) | プリント基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100312 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110312 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120312 Year of fee payment: 13 |