JP2016105488A - セラミック電子部品のはんだ実装構造 - Google Patents

セラミック電子部品のはんだ実装構造 Download PDF

Info

Publication number
JP2016105488A
JP2016105488A JP2015245325A JP2015245325A JP2016105488A JP 2016105488 A JP2016105488 A JP 2016105488A JP 2015245325 A JP2015245325 A JP 2015245325A JP 2015245325 A JP2015245325 A JP 2015245325A JP 2016105488 A JP2016105488 A JP 2016105488A
Authority
JP
Japan
Prior art keywords
solder
electronic component
ceramic electronic
resin coating
coating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015245325A
Other languages
English (en)
Other versions
JP6233397B2 (ja
Inventor
健寿 田村
Takehisa Tamura
健寿 田村
考喜 伊藤
Takayoshi Ito
考喜 伊藤
賢也 玉木
Kenya Tamaki
賢也 玉木
森田 健
Takeshi Morita
健 森田
伸也 小野寺
Shinya Onodera
伸也 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2015245325A priority Critical patent/JP6233397B2/ja
Publication of JP2016105488A publication Critical patent/JP2016105488A/ja
Application granted granted Critical
Publication of JP6233397B2 publication Critical patent/JP6233397B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】はんだ実装時における、外部電極を覆う樹脂層の強度向上が図られたセラミック電子部品を提供する。【解決手段】セラミック電子部品1は、素体2と、素体2の端面において素体2を一体的に覆う外部電極3、4と、外部電極3、4のうちの電極部分3d、4d以外の表面を覆う絶縁性樹脂コーティング層21とを備える。絶縁性樹脂コーティング層21は、主面2c、2dに対して直交する方向(Z方向)に延びるスリット22を有する。このセラミック電子部品1においては、絶縁性樹脂コーティング層21と外部電極3、4との間において、はんだが這い上がった場合に、絶縁性樹脂コーティング層21のスリット22が少なくとも一部のはんだを収容する。それにより、絶縁性樹脂コーティング層21の内側からはんだが押圧する応力が緩和され、絶縁性樹脂コーティング層21の強度向上が図られる。【選択図】図1

Description

本発明は、セラミック電子部品に関する。
従来より、表面実装部品(たとえば、積層セラミックコンデンサなど)として、互いに対向する一対の端面と、一対の端面間を連結するように伸び且つ互いに対向する一対の主面と、一対の主面を連結するように伸び且つ互いに対向する一対の側面とを有する素体と、主面の一部及び/又は側面の一部を覆うように形成されると共に、Sn又はSn合金からなるめっき層を有する外部電極と、を備えているものが知られている(たとえば、下記特許文献1参照)。特許文献1に記載された電子部品では、外部電極は、素体の両端面並びに端面に隣接する主面の一部及び側面の一部に跨るように形成された五面電極構造となっている。
このような電子部品においては、平行又は直列に複数配置してはんだ実装したときに、隣接した電子部品の端面および側面部間ではんだブリッジが形成されて、電子部品間が短絡する問題が発生しやすく、電子部品間の間隔を小さくした狭隣接高密度実装上の課題となっていた。たとえば、実装時の位置ズレによって、隣接する電子部品の両側面部が接触する場合や、一方の電子部品の端面部ともう一方の電子部品の側面部との間で接触する場合に、両電子部品間の電極間短絡が発生する懼れがあった。
そこで、引用文献1の電子部品においては、外部電極を覆う樹脂層により、はんだフィレットを介した電子部品間の短絡を抑制し、狭隣接高密度実装を実現している。
特開2013−258558号公報
発明者らは、上述した樹脂層について研究を重ねた結果、樹脂層と外部電極との間において、溶融したはんだが這い上がる事態が生じるとの知見を得た。そして、はんだが這い上がった場合には、樹脂層には、その内側からはんだが押圧する応力が生じる。そのため、樹脂層の強度の観点から、このような応力を緩和することが望まれる。
そこで、本発明は、はんだ実装時における、外部電極を覆う樹脂層の強度向上が図られたセラミック電子部品を提供することを目的とする。
本発明の一形態に係るセラミック電子部品は、互いに対向する一対の端面と、一対の端面同士を連結するように延びかつ互いに対向する一対の主面と、一対の主面同士を連結するように延びかつ互いに対向する一対の側面とを有する素体と、素体の端面の側において、端面と該端面に隣接する主面の一部および側面の一部とを一体的に覆う外部電極と、外部電極のうち、前記一対の主面のうちの実装基板に対向する実装面となるべき主面を覆う部分が露出するように、少なくとも前記側面を覆う部分と前記端面を覆う部分との表面を覆う樹脂層とを備え、樹脂層は、一方向に延び、かつ、その周囲に比べて樹脂が欠乏している樹脂欠乏部を有する。
このセラミック電子部品においては、樹脂層と外部電極との間において、はんだが這い上がった場合に、樹脂層の樹脂欠乏部が少なくとも一部のはんだを収容する。それにより、樹脂層の内側からはんだが押圧する応力が緩和され、その結果、樹脂層の強度向上が図られる。
また、樹脂欠乏部が、主面に対して垂直な方向に沿って延びる態様であってもよい。この場合、はんだの這い上がりの初期段階で、樹脂欠乏部がはんだを収容して、応力を緩和することができる。
また、樹脂欠乏部が、外部電極の側面を覆う部分と端面を覆う部分との境界である角部に形成されている態様であってもよい。隣接実装された電子部品同士が接触するのは、多くの場合が面同士であり、角部において接触する確率は低い。そのため、樹脂欠乏部を角部に形成することで、電子部品同士が面において接触した場合であっても絶縁性を確保することができる。
また、樹脂層が、素体の一対の端面および一対の側面を、外部電極を介して、囲むように連続的に覆っている態様であってもよい。この場合、隣接実装された電子部品同士が接触したとしても、より確実に短絡を防止することができる。
また、樹脂欠乏部が、主面に対して平行な方向に沿って延びる態様であってもよい。この場合、はんだが樹脂欠乏部の高さ位置まで這い上がってきた段階で、樹脂欠乏部がはんだを収容して、応力が緩和される。
また、樹脂欠乏部が、実装面となるべき主面とは反対の主面を覆う部分と端面を覆う部分との境界である角部に形成されている態様であってもよい。この場合、はんだが実装面となるべき主面とは反対の主面近くまで這い上がってきた段階で、応力が緩和される。
また、樹脂欠乏部がスリットであってもよく、さらに、その周囲よりも薄い薄膜部であってもよい。
本発明によれば、はんだ実装時における、外部電極を覆う樹脂層の強度向上が図られたセラミック電子部品が提供される。
図1は、本発明の一態様に係るセラミックコンデンサを示した斜視図である。 図2は、図1のセラミックコンデンサをはんだ実装した際のII−II線断面図である。 図3は、図1のセラミックコンデンサをはんだ実装した際の要部拡大図である。 図4は、従来技術に係るセラミックコンデンサを示した断面図である。 図5は、図4に示したセラミックコンデンサの要部拡大図である。 図6は、本発明の別態様にかかるセラミックコンデンサを示した図である。 図7は、本発明の別態様にかかるセラミックコンデンサを示した図である。 図8は、本発明の別態様にかかるセラミックコンデンサを示した図である。 図9は、本発明の別態様にかかるセラミックコンデンサを示した図である。 図10は、本発明の別態様にかかるセラミックコンデンサを示した図である。 図11は、本発明の別態様にかかるセラミックコンデンサを示した図である。 図12は、本発明の別態様にかかるセラミックコンデンサを示した斜視図である。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図1〜図3を参照しつつ、セラミック電子部品1の構成について説明する。
セラミック電子部品1は、例えば積層セラミックコンデンサなどの電子部品であり、素体2と、複数の外部電極3,4とを備えている。
素体2は、図2に示されるように、複数のセラミック層6と複数の内部電極層7とが交互に積層された、略直方体形状の積層体として構成されている。各セラミック層6は、たとえば誘電体セラミック(BaTiO系、Ba(Ti,Zr)O系、又は(Ba,Ca)TiO系などの誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成される。実際の素体2では、各セラミック層6の間の境界が視認できない程度に一体化されている。内部電極層7は、例えばNiやCuなどの導電材を含んでいる。内部電極層7の厚みは、たとえば0.5μm〜3μm程度である。
素体2は、一対の端面2a、2bと、一対の主面2c,2dと、一対の側面2e,2fとを有し、これらの面によってその外形が画成されている。
一対の端面2a,2bは、素体2の長手方向(図のX方向)において互いに対向している。また、一対の主面2c,2dは、一対の端面2a,2b間を連結するように延び、かつ、素体2の積層方向である厚さ方向(図のZ方向)において互いに対向している。さらに、一対の側面2e,2fは、一対の主面2c,2dを連結するように延び、かつ、素体2の長手方向および長手方向と直交する短手方向(図のY方向)において互いに対向している。
セラミック電子部品1の外形寸法は、たとえば、長手方向の長さが0.4mm〜1.6mm程度に設定され、短手方向の長さが0.2mm〜0.8mm程度に設定され、厚さが0.4mm〜0.8mm程度に設定されている。
外部電極3は、素体2の一方の端面2aの側に形成されている。より具体的には、外部電極3は、一方の端面2aと、端面2aと直交する二つの主面2c、2dおよび二つの側面2e、2fの各縁部の一部とを一体的に覆うようにして、端面2aから主面2c、2dおよび側面2e、2fに回り込むように形成されている。すなわち、外部電極3は、端面2a上に位置する電極部分3aと、各主面2c,2dの一部上に位置する電極部分3c、3dと、各側面2e、2fの一部上に位置する電極部分3e,3fとを有している。つまり、外部電極3は、五面電極構造を有している。
外部電極4は、素体2の他方の端面2bの側に形成されている。より具体的には、外部電極4は、他方の端面2bと、端面2bと直交する二つの主面2c、2dおよび二つの側面2e、2fの各縁部の一部とを一体的に覆うようにして、端面2bから主面2c、2dおよび側面2e、2fに回り込むように形成されている。すなわち、外部電極4は、端面2b上に位置する電極部分4bと、各主面2c、2dの一部上に位置する電極部分4c、4dと、各側面2e、2fの一部上に位置する電極部分4e,4fとを有している。つまり、外部電極4も、外部電極3同様、五面電極構造を有している。
外部電極3、4は、素体2の外表面にCuやNi、あるいはAg、Pdなどを主成分とする導電性ペーストを後述の方法によって付着させた後に所定温度(例えば、700℃程度)にて焼付け、更に電気めっきを施すことにより形成される。外部電極3,4は、電気めっきにより形成されためっき層を有している。
本実施形態では、外部電極3、4は、はんだとの電極濡れ性を改善するために、少なくともSn又はSn合金からなるめっき層を有している。Sn又はSn合金からなるめっき層は、外部電極3、4の表面層を構成する。
外部電極3、4は、はんだと焼付け電極層の反応を防止するために、Ni又はNi合金からなるめっき層を有していてもよい。この場合、Sn又はSn合金からなるめっき層は、Ni又はNi合金からなるめっき層が形成された後に、形成される。Ni又はNi合金からなるめっき層の厚みは0.5〜6μm程度であり、Sn又はSn合金からなるめっき層の厚みは1〜7μm程度である。また、焼付け電極層がNiペーストの焼き付けにより形成されている場合、Ni又はNi合金からなるめっき層を省略してもよい。
外部電極3、4は、Cuからなるめっき層を有していてもよい。この場合、Ni又はNi合金からなるめっき層は、Cuからなるめっき層が形成された後に、形成される。
セラミック電子部品1は、さらに、絶縁性樹脂コーティング層(樹脂層)21を備えている。絶縁性樹脂コーティング層21は、図1および図2に示されるように、端面2a,2b上に位置する電極部分3a,4bを覆うように形成された一対の樹脂層21Aと、素体2の側面2e,2fおよびその上に位置する電極部分3e,3f,4e,4fを覆う一対の樹脂層21Bとで構成されている。なお、絶縁性樹脂コーティング層21は、主面2c、2d上に位置する電極部分3c、3d、4c、4dを覆っておらず、これらの部分は絶縁性樹脂コーティング層21から露出している。
そして、図1に示すように、樹脂層21Aと樹脂層21Bとは、たとえば、外部電極3、4の角部(より詳しくは、外部電極3、4の側面2fを覆う電極部分4fと端面2bを覆う電極部分4bとの境界である角部)に沿って、主面2c、2dに対して直交する方向(図のZ方向)に延びるスリット22により、完全に分かれている。なお、図示していないが、外部電極3、4の4つの角部それぞれにスリット22が形成されている。そして、これらのスリット22が後述する樹脂欠乏部として機能する。
絶縁性樹脂コーティング層21は、絶縁性樹脂コーティング剤を付与して固化させることにより形成できる。絶縁性樹脂コーティング剤の付与には、スクリーン印刷法などを用いることができる。
絶縁性樹脂コーティング剤を固化させてなる絶縁性樹脂コーティング層21は、固化後の膜厚が、2μm以上30μm以下の範囲に設定されていることが好ましい。
絶縁性樹脂コーティング剤としては、熱硬化型の絶縁性樹脂コーティング剤を用いることができる。たとえば、プリント基板のソルダーレジストとして用いられる金属酸化物顔料を用いた熱硬化性エポキシ樹脂塗料や、耐熱性塗料として用いられる金属酸化物顔料を用いたシリコーン樹脂系塗料、フッ素樹脂系塗料、フェノール樹脂系塗料、ユリア樹脂系塗料、メラミン樹脂系塗料、アミノ樹脂系塗料、不飽和ポリエステル樹脂系塗料、ジアリルフタレート樹脂系塗料、ポリウレタン樹脂系塗料、ポリイミド樹脂系塗料、アルキド樹脂系塗料、スピラン樹脂系塗料、熱硬化性アクリル樹脂系塗料、熱硬化性メタクリル樹脂系塗料、又は熱硬化性共重合樹脂系塗料などの耐熱性樹脂塗料を用いることができる。アクリル化エポキシ樹脂系やアクリル化された合成ゴム系などのフォトレジストとして用いられるレジスト材料も、熱硬化性を有しており、絶縁性樹脂コーティング剤として使用可能である。
これらの絶縁性樹脂塗料には、有機若しくは無機顔料を適度に添加することにより、絶縁性樹脂コーティング層21に着色性又は不透明性を付与することが好ましい。たとえば、着色性の有機顔料としては、多環顔料系のフタロシアニン系顔料やアントラキノン系顔料、アゾ化合物のジアゾ顔料などが挙げられ、無機顔料としては金属酸化物やカーボンブラックなどが挙げられる。また、上述した金属酸化物の顔料に屈折率の大きい顔料を用いることで、絶縁性樹脂コーティング層21に適度な光散乱性を付与し、実質的な不透明性を付与してもよい。
絶縁性樹脂コーティング剤として、熱硬化型の絶縁性樹脂コーティング剤の代わりに、紫外線硬化型の絶縁性樹脂コーティング剤を用いてもよい。たとえば、プリント基板のソルダーレジストとして用いられる金属酸化物顔料を用いたアクリル化エポキシ樹脂系塗料、耐熱性塗料として用いられる金属酸化物顔料を用いたアクリル化シリコーン樹脂系塗料、アクリル化フッ素樹脂系塗料、アクリル化フェノール樹脂系塗料、アクリル化ポリウレタン樹脂系塗料、アクリル化油系塗料、アクリル化アルキド樹脂系塗料、アクリル化ポリエステル系塗料、アクリル化ポリエーテル系塗料、アクリル化スピラン樹脂系塗料、アクリル化共重合樹脂系塗料などがあり、上記のものはメタクリル化されたものを用いることもできる。その他耐熱性塗料として用いられる金属酸化物顔料を用いた不飽和ポリエステル樹脂系塗料、ポリエンとポリチオール系塗料を用いることができる。
これらの耐熱性樹脂塗料には、有機若しくは無機顔料を適度に添加することにより、絶縁性樹脂コーティング層21に着色性、若しくは不透明性を付与することが好ましい。たとえば、着色性の有機顔料としては、多環顔料系のフタロシアニン系顔料やアントラキノン系顔料、アゾ化合物のジアゾ顔料などが挙げられ、無機顔料としては金属酸化物やカーボンブラックなどが挙げられる。また、上述した金属酸化物の顔料に屈折率の大きい顔料を用いることで、絶縁性樹脂コーティング層21に適度な光散乱性を付与し、実質的な不透明性を付与してもよい。
絶縁性樹脂コーティング剤として、熱硬化型の絶縁性樹脂コーティング剤を紫外線硬化型の絶縁性樹脂コーティング剤に導入したものを用いてもよい。たとえば、耐熱性塗料として用いられる金属酸化物顔料を用いたルイス酸塩とエポキシ樹脂系塗料、酸発生剤と酸硬化アミノアルキッド樹脂系塗料や上記熱硬化型絶縁性樹脂コーティング剤の各種樹脂を紫外線硬化型絶縁性樹脂コーティング剤各種に導入したものを用いることができる。また、アクリル化エポキシ樹脂系フォトレジストや、アクリル化された合成ゴム系フォトレジストも使用可能である。
セラミック電子部品1を梱包材に梱包する工程では、セラミック電子部品1は、その向きが揃えられて梱包される。セラミック電子部品1は、たとえば、主面2cが梱包材の開口部側を向く形で梱包される。絶縁性樹脂コーティング層21が着色性又は不透明性を有していると、絶縁性樹脂コーティング層21が形成されていない主面2c,2dと、絶縁性樹脂コーティング層21が形成されている側面2e、2fと、の判別を容易に行うことができる。この判別には、たとえば分光色差計を用いることができる。分光色差計によりL*a*b*表色系(JIS Z8729)の明度Lを測定する。
続いて、上述したセラミック電子部品1の実装について、図2および図3を参照しつつ説明する。
セラミック電子部品1を実装する際には、一方の主面2dを実装面として実装基板40に対向させるようにして載置し、はんだリフローによって、セラミック電子部品1の外部電極3、4を、基板40の接続端子42に電気的に接続する。すなわち、セラミック電子部品1は、基板40上にはんだ実装される。はんだは、Sn−SbなどのJIS Z 3282に基づくものが用いられ、いずれも上述した絶縁性樹脂によって濡れることがない。
はんだは金属以外には濡れないため、絶縁性樹脂コーティング層21ははんだレジスト層として機能する。このため、主面2dが基板面側とされてセラミック電子部品1を基板40に実装すれば、絶縁性樹脂コーティング層21の表面側にはんだが濡れ上がらず、はんだフィレットが形成されず、狭隣接高密度実装が可能となる。
ここで、発明者らは、絶縁性樹脂コーティング層21の裏面側、すなわち、絶縁性樹脂コーティング層21と外部電極3、4の電極部分3a、3e、3f、4b、4e、4fとの間を、溶融したはんだ30が這い上がる現象が生じることを見出した。
すなわち、はんだ実装の際、基板40の接続端子42上にはんだ30が溶融すると、その溶融したはんだ30が、導電性を有する外部電極3、4の外表面に沿って這い上がろうとする。
そして、図4、5に示すように、従来技術に係る絶縁性樹脂コーティング層121は、図1に示したようなスリット22が形成されていないため、はんだ30は、絶縁性樹脂コーティング層21と外部電極3、4との間に逃げ場がなく、ある程度高い圧力で絶縁性樹脂コーティング層121をその内側から押圧しながら這い上がる。
その結果、絶縁性樹脂コーティング層21には、はんだ30の這い上がりに起因する応力が生じ、この応力が過度に大きくなり、絶縁性樹脂コーティング層21が破れる事態は避けられるべきである。
そこで、上述したセラミック電子部品1においては、絶縁性樹脂コーティング層21に4つのスリット22を設け、これらのスリット22により、上述したはんだ30の這い上がりに起因する応力を緩和している。
すなわち、セラミック電子部品1においては、溶融したはんだ30がセラミック電子部品1の厚さ方向(図のZ方向)に沿って外部電極3、4の外表面を這い上がろうとするが、その際はんだ30は、図3の矢印に示すように、応力が低い箇所であるスリット22に向かってZ方向に直交するX方向やY方向に流れる。つまり、スリット22が、はんだ30の逃げ場として機能し、少なくとも一部のはんだ30を収容する。そして、はんだ30が、スリット22に達して露出することで、上述した応力が緩和される。
以上で説明したように、セラミック電子部品1は、絶縁性樹脂コーティング層21に設けられたスリット22により、はんだ30の這い上がりに起因する応力が過度に大きくなる事態が抑制されており、その結果、絶縁性樹脂コーティング層21が破れる事態が回避されるため、絶縁性樹脂コーティング層21の強度向上が図られている。
また、スリット22が、主面2c、2dに対して垂直な方向(図のZ方向)に沿って延びているため、はんだ30の這い上がりの初期段階で、スリット22がはんだ30を収容して、上述した応力を緩和することができる。特に、スリット22は、外部電極4の電極部分4b、4e、4fの最下位置から上方に延びているため、はんだ30の這い上がり後すぐに、はんだ30を収容して、応力を緩和することができる。
加えて、セラミック電子部品1においては、各スリット22を外部電極3、4の角部に設けることで、実用上十分な絶縁性が確保されている。これは、隣接実装されたセラミック電子部品1同士が接触するのは、多くの場合が面同士であり、角部において接触する確率は低いためである。そのため、セラミック電子部品1は、電子部品同士が面において接触した場合であっても、絶縁性が確保される。
以下、図6−11を参照しつつ、上述したスリット22とは異なる態様のスリット22A−22Fについて説明する。なお、図6−11では、外部電極4の電極部分4b、4c、4e、4fを覆うように構成された絶縁性樹脂コーティング層21を示している。なお、絶縁性樹脂コーティング層21でも、実装面である主面2d上に位置する電極部分4dは覆っていない。
図6に示したスリット22Aは、外部電極4の電極部分4b、4e、4fの最下位置から、主面2c、2dに対して垂直な方向(図のZ方向)に延びており、外部電極4の電極部分4e、4fと電極部分4bとの境界である角部に形成されている。このようなスリット22Aであっても、上述したスリット22の効果と同様または同等の効果を奏する。
図7に示したスリット22Bは、外部電極4の電極部分4bのほぼ中間の高さ位置において、主面2c、2dに対して垂直な方向(図のZ方向)に延びており、外部電極4の電極部分4e、4fと電極部分4bとの境界である角部に部分的に形成されている。このようなスリット22Bであっても、上述したスリット22の効果と同様または同等の効果を奏する。
図8に示したスリット22Cは、主面2c、2dに対して平行な方向(図のY方向)に延びており、外部電極4の電極部分4cと電極部分4bとの境界である角部に形成されている。このようなスリット22Cであっても、溶融したはんだ30がセラミック電子部品1の厚さ方向に沿って外部電極4の外表面を這い上がって主面2c近くの電極部分4cまで達したときに、スリット22Cによりはんだ30が収容されるため、上述したスリット22同様、上述した応力を緩和することができる。
なお、スリット22Cのように、主面2c、2dに対して平行な方向に延びるスリットの位置は、必要に応じて変更することができ、たとえば、図9、10のような位置であってもよい。すなわち、図9に示すように、外部電極4の電極部分4cと電極部分4fとの境界である角部に沿ってX方向に延びるスリット22Dや、図10に示すように、電極部分4fのほぼ中間位置においてX方向に沿って延びるスリット22Eであってもよい。これらの場合でも、はんだ30がスリット22D、22Eの高さ位置まで這い上がってきた段階で、スリット22D、22Eがはんだ30を収容して、応力を緩和することができる。
また、図11に示したスリット22Fのように、外部電極4の電極部分4fと電極部分4bとの境界である角部に沿ってZ方向に延びるスリット22F−1(図6に示したスリット22Aと同様)と、外部電極4の電極部分4cと電極部分4bとの境界である角部に沿ってY方向に延びるスリット22F−2(図8に示したスリット22Cと同様)とを、複合したような形状にすることもできる。スリット22Fにおいては、スリット22F−1により、はんだ30の這い上がり後すぐにはんだ30を収容して応力緩和が図られる上、はんだ30が主面2c近くの電極部分4cまで達したときには、スリット22F−2によってもはんだ30が収容されるようになり、より効果的に応力が緩和される。
なお、絶縁性樹脂コーティング層21は、必ずしも図1〜3に示したように4つに分けられている必要はなく、図12に示すように一体的に形成したものであってもよい。
図12の絶縁性樹脂コーティング層21は、上述した樹脂層21Aおよび樹脂層21Bがつながっており、これらの樹脂層21A、21Bが、素体の一対の端面2a、2bおよび一対の側面2e、2fを、外部電極3、4を介して、囲むように連続的に覆っている。なお、絶縁性樹脂コーティング層21は、主面2c、2d上に位置する電極部分3c、3d、4c、4dを覆っておらず、これらの部分は絶縁性樹脂コーティング層21から露出している。
そして、樹脂層21Aと樹脂層21Bの間には、外部電極3、4の角部に沿って、主面2c、2dに対して直交する方向(図のZ方向)に実装面2dから延びる薄膜部23が形成されている。なお、図12には示していないが、外部電極3、4の4つの角部それぞれに薄膜部23が形成されている。
薄膜部23も、上述したスリット22、22A−22Fと同様の機能を有する樹脂欠乏部であるが、その周囲よりも薄い樹脂層が存在する点において、樹脂が存在しないスリット22とは異なる。
このようなセラミック電子部品1においても、絶縁性樹脂コーティング層21に設けられた薄膜部23により、上述したスリット22、22A−22F同様、はんだ30の這い上がりに起因する応力が過度に大きくなる事態が抑制されており、その結果、絶縁性樹脂コーティング層21が破れる事態が回避されるため、絶縁性樹脂コーティング層21の強度向上が図られている。
加えて、絶縁性樹脂コーティング層21が、素体2の周囲を完全に囲んでいるため、隣接実装されたセラミック電子部品1同士が接触したとしても、短絡することがなく、より確実な短絡防止が図られている。なお、必要に応じて、さらに主面2cも覆うように絶縁性樹脂コーティング層21を構成してもよい。
なお、本発明は上述した実施形態に限らず、様々な変形が可能である。
本実施形態では、電子部品として積層セラミックコンデンサを例に説明したが、本発明はこれに限られることなく、積層インダクタ、積層バリスタ、積層圧電アクチュエータ、積層サーミスタ、又は積層複合部品などの他の電子部品にも適用できる。
樹脂欠乏部は、1つのセラミック電子部品において必ずしも4つ設ける必要はなく、1つの外部電極に対して少なくとも1つ設ければ、上述した効果を奏することができる。また、樹脂欠乏部は、必ずしも外部電極の角部に設ける必要はなく、端面上に位置する電極部分や側面上に位置する電極部分の箇所に設けてもよい。さらに、樹脂欠乏部は、その形成高さや位置は適宜変更可能であり、外部電極の高さ全体に亘って形成される態様、それよりも低い高さである態様、不連続に形成された態様等であってもよい。また、樹脂欠乏部は、一方向に延びていれば、必ずしも図のX方向、Y方向、Z方向のいずれかに沿っている必要はなく、必要に応じてX方向、Y方向、Z方向から傾いた方向に延びるものであってもよい。
本実施形態では、電子部品として5面電極構造であるセラミック電子部品1を例に挙げたが、本発明はこれに限るものではない。たとえば、チップ抵抗のような、素体2の側面2e,2f又は主面2c,2dのいずれかの面に外部電極が形成されない、いわゆるコの字型の3面電極構造や、端面2a,2bと側面2e,2f又は主面2c,2dのいずれか一面のみとに外部電極が形成されたL字型の2面電極構造である電子部品においても、同様の効果が得られる。積層コンデンサアレイや、チップ型3端子貫通積層コンデンサアレイ等の、多端子外部電極を有する電子部品においても、同様の効果が得られる。
1…電子部品、2…素体、2a,2b…端面、2c,2d…主面、2e,2f…側面、3,4…外部電極、21…絶縁性樹脂コーティング層、22、22A−22F…スリット、23…薄膜部。

Claims (3)

  1. セラミック電子部品と実装基板とを備え、該セラミック電子部品を前記実装基板上にはんだ実装したセラミック電子部品のはんだ実装構造であって、
    前記セラミック電子部品が、
    互いに対向する一対の端面と、前記一対の端面同士を連結するように延びかつ互いに対向する一対の主面と、前記一対の主面同士を連結するように延びかつ互いに対向する一対の側面とを有する素体と、
    前記素体の前記端面の側において、前記端面と該端面に隣接する前記主面の一部および前記側面の一部とを一体的に覆う外部電極と、
    前記外部電極のうち、前記一対の主面のうちの前記実装基板に対向する実装面となるべき主面を覆う部分が露出するように、少なくとも前記側面を覆う部分と前記端面を覆う部分との表面を覆う樹脂層と
    を備え、
    前記セラミック電子部品の前記樹脂層と前記外部電極との間にはんだが介在している、セラミック電子部品のはんだ実装構造。
  2. 前記樹脂層と前記外部電極との間に介在するはんだが、前記実装面となるべき主面の側からもう一方の主面の側まで延びている、請求項1に記載のセラミック電子部品のはんだ実装構造。
  3. 前記樹脂層が、前記素体の前記一対の端面および前記一対の側面を、前記外部電極を介して、囲むように連続的に覆っている、請求項1または2に記載のセラミック電子部品のはんだ実装構造。
JP2015245325A 2015-12-16 2015-12-16 セラミック電子部品のはんだ実装構造 Active JP6233397B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015245325A JP6233397B2 (ja) 2015-12-16 2015-12-16 セラミック電子部品のはんだ実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015245325A JP6233397B2 (ja) 2015-12-16 2015-12-16 セラミック電子部品のはんだ実装構造

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013175456A Division JP6229371B2 (ja) 2013-08-27 2013-08-27 セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2016105488A true JP2016105488A (ja) 2016-06-09
JP6233397B2 JP6233397B2 (ja) 2017-11-22

Family

ID=56102580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015245325A Active JP6233397B2 (ja) 2015-12-16 2015-12-16 セラミック電子部品のはんだ実装構造

Country Status (1)

Country Link
JP (1) JP6233397B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180332715A1 (en) * 2017-05-10 2018-11-15 Lg Chem, Ltd. Chip component having groove formed therein
US11430609B2 (en) 2019-08-21 2022-08-30 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
WO2024038650A1 (ja) * 2022-08-18 2024-02-22 株式会社村田製作所 積層セラミックコンデンサ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02155209A (ja) * 1988-12-07 1990-06-14 Nec Corp 表面実装用チップ部品
JPH0521260A (ja) * 1991-07-16 1993-01-29 Murata Mfg Co Ltd チツプ部品およびその製造方法と実装構造
JPH08162357A (ja) * 1994-11-30 1996-06-21 Murata Mfg Co Ltd セラミック電子部品
JPH0969468A (ja) * 1995-08-31 1997-03-11 Mitsubishi Materials Corp チップ型電子部品
JPH10199745A (ja) * 1997-01-13 1998-07-31 Sony Corp 表面実装型電子部品及び回路基板並びに実装方法
JP2005012167A (ja) * 2003-05-27 2005-01-13 Murata Mfg Co Ltd 積層セラミック電子部品とその実装構造および実装方法
JP2013058558A (ja) * 2011-09-07 2013-03-28 Tdk Corp 電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02155209A (ja) * 1988-12-07 1990-06-14 Nec Corp 表面実装用チップ部品
JPH0521260A (ja) * 1991-07-16 1993-01-29 Murata Mfg Co Ltd チツプ部品およびその製造方法と実装構造
JPH08162357A (ja) * 1994-11-30 1996-06-21 Murata Mfg Co Ltd セラミック電子部品
JPH0969468A (ja) * 1995-08-31 1997-03-11 Mitsubishi Materials Corp チップ型電子部品
JPH10199745A (ja) * 1997-01-13 1998-07-31 Sony Corp 表面実装型電子部品及び回路基板並びに実装方法
JP2005012167A (ja) * 2003-05-27 2005-01-13 Murata Mfg Co Ltd 積層セラミック電子部品とその実装構造および実装方法
JP2013058558A (ja) * 2011-09-07 2013-03-28 Tdk Corp 電子部品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180332715A1 (en) * 2017-05-10 2018-11-15 Lg Chem, Ltd. Chip component having groove formed therein
US10905015B2 (en) 2017-05-10 2021-01-26 Lg Chem, Ltd. Chip component having groove formed therein
US11430609B2 (en) 2019-08-21 2022-08-30 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
WO2024038650A1 (ja) * 2022-08-18 2024-02-22 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP6233397B2 (ja) 2017-11-22

Similar Documents

Publication Publication Date Title
JP6229371B2 (ja) セラミック電子部品
JP5770539B2 (ja) 電子部品及び電子部品の製造方法
JP2013058558A (ja) 電子部品
JP6044153B2 (ja) 電子部品
JP6693125B2 (ja) 電子部品
JP5082919B2 (ja) 電子部品の実装構造
JP5853735B2 (ja) 電子部品
JP6233397B2 (ja) セラミック電子部品のはんだ実装構造
JP2019083254A (ja) 電子部品
US20190131070A1 (en) Electronic component
JP6740874B2 (ja) 電子部品
JP6943142B2 (ja) 電子部品及び電子部品装置
JP5481675B2 (ja) 基板内蔵用チップ抵抗器およびその製造方法
JP2017130572A (ja) 電子部品及び電子部品装置
JP6314922B2 (ja) 電子部品
JP6357740B2 (ja) セラミック電子部品
JP6794791B2 (ja) 電子部品
JP6225503B2 (ja) 電子部品
JP5663804B2 (ja) 基板内蔵用チップ抵抗器およびその製造方法
JP6933062B2 (ja) 電子部品及び電子部品装置
JP6350598B2 (ja) 電子部品
JP6672871B2 (ja) 電子部品の実装構造
JP2017147410A (ja) 電子部品及び電子部品の実装構造
JP2017130582A (ja) 電子部品及び電子部品装置
JP3967568B2 (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171009

R150 Certificate of patent or registration of utility model

Ref document number: 6233397

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150