JPH05210021A - 導波路作製方法 - Google Patents
導波路作製方法Info
- Publication number
- JPH05210021A JPH05210021A JP4015099A JP1509992A JPH05210021A JP H05210021 A JPH05210021 A JP H05210021A JP 4015099 A JP4015099 A JP 4015099A JP 1509992 A JP1509992 A JP 1509992A JP H05210021 A JPH05210021 A JP H05210021A
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- layer
- silicon
- impurities
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 プロセスの簡略化。
【構成】 シリコン基板１１０上にエピタキシアル成長
法により結晶成長させる。ここで、このドーピング層３
１０ａは、酸化シリコンの屈折率を上げるための不純物
として燐がドープされている（図１（ａ））。所定のパ
ターンを残すようにフォトレジスト１５０を形成し（図
１（ｂ））、フォトレジスト１５０をマスクとしてコア
層３３０をエッチングして導波路パターンを加工する
（図１（ｃ））。基板１１０を（Ｏ2 ＋Ｈ2 Ｏ）雰囲気
中で酸化処理を行い、不純物がドープされたコア層３３
０と不純物を含まないクラッド層３２０を形成する（図
１（ｄ））。エッチングマスク層１４０を除去する（図
１（ｅ））。
法により結晶成長させる。ここで、このドーピング層３
１０ａは、酸化シリコンの屈折率を上げるための不純物
として燐がドープされている（図１（ａ））。所定のパ
ターンを残すようにフォトレジスト１５０を形成し（図
１（ｂ））、フォトレジスト１５０をマスクとしてコア
層３３０をエッチングして導波路パターンを加工する
（図１（ｃ））。基板１１０を（Ｏ2 ＋Ｈ2 Ｏ）雰囲気
中で酸化処理を行い、不純物がドープされたコア層３３
０と不純物を含まないクラッド層３２０を形成する（図
１（ｄ））。エッチングマスク層１４０を除去する（図
１（ｅ））。
Description
【０００１】
【産業上の利用分野】本発明は、通信情報処理分野にお
ける光部品の一つである導波路に関する。
ける光部品の一つである導波路に関する。
【０００２】
【従来の技術】導波路作成方法としては、「光学 第１
８巻第１２号(1989.12)p.681」に記載されているような
方法が一般的に知られている。一般的な導波路作製方法
を簡単に説明するとつぎのようになっている。
８巻第１２号(1989.12)p.681」に記載されているような
方法が一般的に知られている。一般的な導波路作製方法
を簡単に説明するとつぎのようになっている。
【０００３】シリコン基板１１０を熱酸化し（図４
（ａ））、シリコン基板１１０上にＦＨＤ（火炎堆積
法）でガラス微粒子を堆積し焼結することによって、石
英を主成分とする下部クラッド層１２０及びコア層１３
０を積層する（図４（ｂ））。つぎに、コア層１３０を
エッチングするためのエッチングマスク層１４０を堆積
し（図４（ｃ））、フォトリソグラフィ技術にて所定の
パターンを残すようにフォトレジスト１５０を形成する
（図４（ｄ））。フォトレジスト１５０をマスクとして
エッチングマスク層１４０を反応性イオンエッチング
（ＲＩＥ）でエッチングし（図５（ｅ））、エッチング
マスク層１４０をマスクとしてコア導波路層をＲＩＥで
エッチングして導波路パターンを加工する（図５
（ｆ））。エッチングマスク層１４０を除去し（図５
（ｇ））、石英を主成分とする上部クラッド層１６０を
堆積し（図５（ｈ））焼結する（図６（ｉ））。所望の
部分をダイシングして残し（図６（ｊ））、端面を研磨
し鏡面加工する（図６（ｋ））。そしてシングルモード
光ファイバ（ＳＭＦ）２１０を実装する（図６
（ｌ））。このようにして導波路が作製されている。
（ａ））、シリコン基板１１０上にＦＨＤ（火炎堆積
法）でガラス微粒子を堆積し焼結することによって、石
英を主成分とする下部クラッド層１２０及びコア層１３
０を積層する（図４（ｂ））。つぎに、コア層１３０を
エッチングするためのエッチングマスク層１４０を堆積
し（図４（ｃ））、フォトリソグラフィ技術にて所定の
パターンを残すようにフォトレジスト１５０を形成する
（図４（ｄ））。フォトレジスト１５０をマスクとして
エッチングマスク層１４０を反応性イオンエッチング
（ＲＩＥ）でエッチングし（図５（ｅ））、エッチング
マスク層１４０をマスクとしてコア導波路層をＲＩＥで
エッチングして導波路パターンを加工する（図５
（ｆ））。エッチングマスク層１４０を除去し（図５
（ｇ））、石英を主成分とする上部クラッド層１６０を
堆積し（図５（ｈ））焼結する（図６（ｉ））。所望の
部分をダイシングして残し（図６（ｊ））、端面を研磨
し鏡面加工する（図６（ｋ））。そしてシングルモード
光ファイバ（ＳＭＦ）２１０を実装する（図６
（ｌ））。このようにして導波路が作製されている。
【０００４】
【発明が解決しようとする課題】前述の作製方法は、下
部クラッド層１２０及びコア層１３０を順次積層し、導
波路パターンを加工して上部クラッド層１６０を形成し
て導波路を作製している。これらの層を形成する際、水
酸基などの不純物が侵入すると、導波路を劣化させてし
まうことになる。しかし、この方法では、ガラス微粒子
を堆積し焼結するものであるので、このような不純物の
侵入を完全に除去するのは難しいものである。また、堆
積・焼結とエッチングとを繰り返すのでプロセスが繁雑
なものになっている。
部クラッド層１２０及びコア層１３０を順次積層し、導
波路パターンを加工して上部クラッド層１６０を形成し
て導波路を作製している。これらの層を形成する際、水
酸基などの不純物が侵入すると、導波路を劣化させてし
まうことになる。しかし、この方法では、ガラス微粒子
を堆積し焼結するものであるので、このような不純物の
侵入を完全に除去するのは難しいものである。また、堆
積・焼結とエッチングとを繰り返すのでプロセスが繁雑
なものになっている。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明の導波路作製方法は、表面がシリコンである
基板（例えば、シリコン基板、シリコン膜が設けられた
基板など）上に、不純物（燐、ゲルマニウムなど酸化シ
リコンの屈折率を上げるもの）がドープされたシリコン
層を形成すべき導波路パターンに対応した所定のパター
ンで形成する第１の工程と、導波路パターン及び基板表
面のシリコンを酸化して、不純物を含むコアと不純物を
含まない下部クラッド層とを形成する第２の工程と、コ
アの上に、上部クラッド層を設ける第３の工程とを有す
ることを特徴とする。
に、本発明の導波路作製方法は、表面がシリコンである
基板（例えば、シリコン基板、シリコン膜が設けられた
基板など）上に、不純物（燐、ゲルマニウムなど酸化シ
リコンの屈折率を上げるもの）がドープされたシリコン
層を形成すべき導波路パターンに対応した所定のパター
ンで形成する第１の工程と、導波路パターン及び基板表
面のシリコンを酸化して、不純物を含むコアと不純物を
含まない下部クラッド層とを形成する第２の工程と、コ
アの上に、上部クラッド層を設ける第３の工程とを有す
ることを特徴とする。
【０００６】また、第１の工程は、基板表面に、不純物
をドープしたシリコン（単結晶シリコン，多結晶シリコ
ン，アモルファスシリコン）を結晶成長させ、エッチン
グして所定のパターンを形成することを特徴としてもよ
い。
をドープしたシリコン（単結晶シリコン，多結晶シリコ
ン，アモルファスシリコン）を結晶成長させ、エッチン
グして所定のパターンを形成することを特徴としてもよ
い。
【０００７】そして、第１の工程は、基板表面のシリコ
ンに前記不純物を拡散させ、エッチングして所定のパタ
ーンを形成することを特徴としてもよい。
ンに前記不純物を拡散させ、エッチングして所定のパタ
ーンを形成することを特徴としてもよい。
【０００８】シリコン層がアモルファスシリコン又はポ
リシリコンからなることを特徴としてもよい。
リシリコンからなることを特徴としてもよい。
【０００９】
【作用】本発明の導波路作製方法では、第１の工程で不
純物ドープのシリコンからなる導波路パターンが形成さ
れる。この導波路パターンは、第２の工程で酸化され、
不純物ドープの酸化シリコンのパターン即ちコアとな
る。一方、基板表面のシリコンは、第２の工程で酸化さ
れると、コアにドープされた不純物を含まない酸化シリ
コン層即ちクラッド層となる。そして、このコアの上に
上部クラッド層を設けて、所定のパターンをもつ導波路
が作製される。
純物ドープのシリコンからなる導波路パターンが形成さ
れる。この導波路パターンは、第２の工程で酸化され、
不純物ドープの酸化シリコンのパターン即ちコアとな
る。一方、基板表面のシリコンは、第２の工程で酸化さ
れると、コアにドープされた不純物を含まない酸化シリ
コン層即ちクラッド層となる。そして、このコアの上に
上部クラッド層を設けて、所定のパターンをもつ導波路
が作製される。
【００１０】
【実施例】本発明の実施例を図面を参照して説明する。
前述の従来例と同一または同等のものについてはその説
明を簡略化し若しくは省略するものとする。
前述の従来例と同一または同等のものについてはその説
明を簡略化し若しくは省略するものとする。
【００１１】図１には、本発明の第１の実施例の導波路
作製方法における特徴的な部分が示されている。この図
１を用いて第１の実施例を説明する。
作製方法における特徴的な部分が示されている。この図
１を用いて第１の実施例を説明する。
【００１２】まず、シリコン基板１１０上にエピタキシ
アル成長法（例えば、分子線エピタキシー「ＭＢＥ」
法）によりシリコン結晶を約６μｍ結晶成長させる。こ
こで、このシリコン結晶（ドーピング層３１０ａ）は、
酸化シリコンの屈折率を上げるための不純物として燐
（Ｐ）が約０．５％の割合でドープされている（図１
（ａ））。つぎに、フォトリソグラフィ技術にて所定の
パターンを残すようにフォトレジスト１５０を形成する
（図１（ｃ））。フォトレジスト１５０をマスクとして
反応性イオンエッチング（ＲＩＥ）でドーピング層３１
０ａをエッチングして導波路パターンを加工し（図１
（ｄ））、フォトレジスト１５０を除去する（図１
（ｅ））。この基板１１０を水蒸気を含んだ酸素雰囲気
（Ｏ2 ＋Ｈ2 Ｏ）中で約１１００℃，４０時間の酸化処
理を行う。ドーピング層３１０ａ及び基板１１０の表面
の一部が酸化し、ドーピング層３１０ａは、不純物
（燐）がドープされた酸化シリコン膜（ＳｉＯ2 膜）即
ちコア層３３０になる。また、基板１１０の表面のシリ
コンは、不純物（燐）を含まないＳｉＯ2 膜即ちクラッ
ド層３２０になる（図１（ｂ））。このあとは、前述の
従来技術でのべた図５（ｈ）以降の工程とおなじであ
る。繰り返して示すとつぎのようになる。
アル成長法（例えば、分子線エピタキシー「ＭＢＥ」
法）によりシリコン結晶を約６μｍ結晶成長させる。こ
こで、このシリコン結晶（ドーピング層３１０ａ）は、
酸化シリコンの屈折率を上げるための不純物として燐
（Ｐ）が約０．５％の割合でドープされている（図１
（ａ））。つぎに、フォトリソグラフィ技術にて所定の
パターンを残すようにフォトレジスト１５０を形成する
（図１（ｃ））。フォトレジスト１５０をマスクとして
反応性イオンエッチング（ＲＩＥ）でドーピング層３１
０ａをエッチングして導波路パターンを加工し（図１
（ｄ））、フォトレジスト１５０を除去する（図１
（ｅ））。この基板１１０を水蒸気を含んだ酸素雰囲気
（Ｏ2 ＋Ｈ2 Ｏ）中で約１１００℃，４０時間の酸化処
理を行う。ドーピング層３１０ａ及び基板１１０の表面
の一部が酸化し、ドーピング層３１０ａは、不純物
（燐）がドープされた酸化シリコン膜（ＳｉＯ2 膜）即
ちコア層３３０になる。また、基板１１０の表面のシリ
コンは、不純物（燐）を含まないＳｉＯ2 膜即ちクラッ
ド層３２０になる（図１（ｂ））。このあとは、前述の
従来技術でのべた図５（ｈ）以降の工程とおなじであ
る。繰り返して示すとつぎのようになる。
【００１３】石英を主成分とする上部クラッド層１６０
を堆積し（図５（ｈ））焼結する（図６（ｉ））。所望
の部分をダイシングして残し（図６（ｊ））、端面を研
磨し鏡面加工する（図６（ｋ））。そしてシングルモー
ド光ファイバ（ＳＭＦ）２１０を実装する（図６
（ｌ））。
を堆積し（図５（ｈ））焼結する（図６（ｉ））。所望
の部分をダイシングして残し（図６（ｊ））、端面を研
磨し鏡面加工する（図６（ｋ））。そしてシングルモー
ド光ファイバ（ＳＭＦ）２１０を実装する（図６
（ｌ））。
【００１４】この導波路作製方法では、ドーピング層３
１０ａを結晶成長させて形成しているため、その膜厚
は、全体的に均一性がよく非常に精密にコントロールさ
れる。特に、ＭＢＥ法で結晶成長させた場合、原子レベ
ルの制御が可能になる。また、熱酸化膜厚の制御につい
ても、理論的に十分解析され、実験的にも確立されてお
り、非常に精密に熱酸化膜厚を制御することが可能であ
る。そのため、コア層３３０及びクラッド層３２０は非
常に寸法精度が高く作られ、非常に精密な導波路にな
る。
１０ａを結晶成長させて形成しているため、その膜厚
は、全体的に均一性がよく非常に精密にコントロールさ
れる。特に、ＭＢＥ法で結晶成長させた場合、原子レベ
ルの制御が可能になる。また、熱酸化膜厚の制御につい
ても、理論的に十分解析され、実験的にも確立されてお
り、非常に精密に熱酸化膜厚を制御することが可能であ
る。そのため、コア層３３０及びクラッド層３２０は非
常に寸法精度が高く作られ、非常に精密な導波路にな
る。
【００１５】また、シリコンを酸化してＳｉＯ2 膜を形
成するものであるため、導波路を劣化させる水酸基など
の不純物が入りにくく、たとえ雰囲気に水酸基などが存
在していたとしても、還元されてしまい、内部に水酸基
が侵入することはない。そのため、導波損失が少ない高
品質なものになる。さらに、シリコンであるドーピング
層３１０ａをエッチングして導波路パターンを加工して
いるので、エッチング速度がおよそ１０倍速く、工程が
迅速なものになる。前述の従来例と比較して工程が簡素
化されている。
成するものであるため、導波路を劣化させる水酸基など
の不純物が入りにくく、たとえ雰囲気に水酸基などが存
在していたとしても、還元されてしまい、内部に水酸基
が侵入することはない。そのため、導波損失が少ない高
品質なものになる。さらに、シリコンであるドーピング
層３１０ａをエッチングして導波路パターンを加工して
いるので、エッチング速度がおよそ１０倍速く、工程が
迅速なものになる。前述の従来例と比較して工程が簡素
化されている。
【００１６】なお、熱酸化する際、膨脹してＳｉＯ2 膜
が形成されるのであるが、この点については、理論的に
十分解析され、実験的にも確立されており、予め膨脹を
見込んでドーピング層３１０ａを形成しておけば良い。
が形成されるのであるが、この点については、理論的に
十分解析され、実験的にも確立されており、予め膨脹を
見込んでドーピング層３１０ａを形成しておけば良い。
【００１７】つぎに、本発明の第２の実施例について図
２を用いて説明する。
２を用いて説明する。
【００１８】この第２の実施例では、まず、シリコン基
板１１０に不純物として燐を約６μｍ熱拡散して燐が約
０．５％の割合でドープされたドーピング層３１０ｂを
形成する（図２（ａ））。このあと、前述の第１の実施
例と同様、ドーピング層３１０ｂのエッチングして導波
路パターンを形成し（図２（ｂ）〜（ｄ））、ドーピン
グ層３１０ｂ及び基板１１０の表面の一部の熱酸化して
コア層３３０及びクラッド層３２０を形成する（図２
（ｅ））。そして、図５（ｈ）以降の工程で導波路を作
製する。
板１１０に不純物として燐を約６μｍ熱拡散して燐が約
０．５％の割合でドープされたドーピング層３１０ｂを
形成する（図２（ａ））。このあと、前述の第１の実施
例と同様、ドーピング層３１０ｂのエッチングして導波
路パターンを形成し（図２（ｂ）〜（ｄ））、ドーピン
グ層３１０ｂ及び基板１１０の表面の一部の熱酸化して
コア層３３０及びクラッド層３２０を形成する（図２
（ｅ））。そして、図５（ｈ）以降の工程で導波路を作
製する。
【００１９】第２の実施例は、熱拡散してドーピング層
３１０ｂを形成する点が前述の第１の実施例と異なって
いるが、シリコン基板の不純物拡散は、温度などのパラ
メータを調節することで非常に高精度に制御が可能であ
る。このため、ドーピング層３１０ｂの膜厚は全体的に
均一性がよく非常に精密にコントロールされ、コア層３
３０及びクラッド層３２０は非常に寸法精度が高く作ら
れて、非常に精密な導波路になる。また、第１の実施例
と同様、水酸基などの不純物が入りにくく、導波損失が
少ない高品質なものになる。
３１０ｂを形成する点が前述の第１の実施例と異なって
いるが、シリコン基板の不純物拡散は、温度などのパラ
メータを調節することで非常に高精度に制御が可能であ
る。このため、ドーピング層３１０ｂの膜厚は全体的に
均一性がよく非常に精密にコントロールされ、コア層３
３０及びクラッド層３２０は非常に寸法精度が高く作ら
れて、非常に精密な導波路になる。また、第１の実施例
と同様、水酸基などの不純物が入りにくく、導波損失が
少ない高品質なものになる。
【００２０】なお、熱拡散でシリコン基板１１０に不純
物を導入したが、イオン注入によって不純物を導入しド
ーピング層３１０ｂを形成しても良い。また、この実施
例では、ドーピング層３１０ｂをエッチングして導波路
パターンを形成したのであるが、これにかえて、選択拡
散にて導波路パターンをもつドーピング層３１０ｂを形
成しこれを熱酸化してコア層３３０及びクラッド層３２
０を形成するようにしても良い。
物を導入したが、イオン注入によって不純物を導入しド
ーピング層３１０ｂを形成しても良い。また、この実施
例では、ドーピング層３１０ｂをエッチングして導波路
パターンを形成したのであるが、これにかえて、選択拡
散にて導波路パターンをもつドーピング層３１０ｂを形
成しこれを熱酸化してコア層３３０及びクラッド層３２
０を形成するようにしても良い。
【００２１】つぎに、本発明の第３の実施例について図
３を用いて説明する。
３を用いて説明する。
【００２２】この第３の実施例では、まず、シリコン基
板１１０上にＣＶＤ法にて多結晶シリコン（ポリシリコ
ン）またはアモルファスシリコンを約６μｍ形成する。
ここで、このポリシリコンまたはアモルファスシリコン
（ドーピング層３１０ｃ）は、酸化シリコンの屈折率を
上げるための不純物として燐（Ｐ）が約０．５％の割合
でドープされている（図３（ａ））。このあと、前述の
第１の実施例と同様、ドーピング層３１０ｂのエッチン
グして導波路パターンを形成し（図２（ｂ）〜
（ｄ））、ドーピング層３１０ｂ及び基板１１０の表面
の一部の熱酸化してコア層３３０及びクラッド層３２０
を形成する（図２（ｅ））。そして、図５（ｈ）以降の
工程で導波路を作製する。
板１１０上にＣＶＤ法にて多結晶シリコン（ポリシリコ
ン）またはアモルファスシリコンを約６μｍ形成する。
ここで、このポリシリコンまたはアモルファスシリコン
（ドーピング層３１０ｃ）は、酸化シリコンの屈折率を
上げるための不純物として燐（Ｐ）が約０．５％の割合
でドープされている（図３（ａ））。このあと、前述の
第１の実施例と同様、ドーピング層３１０ｂのエッチン
グして導波路パターンを形成し（図２（ｂ）〜
（ｄ））、ドーピング層３１０ｂ及び基板１１０の表面
の一部の熱酸化してコア層３３０及びクラッド層３２０
を形成する（図２（ｅ））。そして、図５（ｈ）以降の
工程で導波路を作製する。
【００２３】第３の実施例は、ポリシリコンまたはアモ
ルファスシリコンのドーピング層３１０ｃを形成する点
が前述の第１の実施例と異なっているが、ＣＶＤ法では
堆積速度を調節することで膜厚の高精度の制御が可能で
ある。このため、ドーピング層３１０ｃの膜厚は全体的
に均一性がよく非常に精密にコントロールされ、コア層
３３０及びクラッド層３２０は非常に寸法精度が高く作
られて、非常に精密な導波路になる。また、第１の実施
例と同様、水酸基などの不純物が入りにくく、導波損失
が少ない高品質なものになる。
ルファスシリコンのドーピング層３１０ｃを形成する点
が前述の第１の実施例と異なっているが、ＣＶＤ法では
堆積速度を調節することで膜厚の高精度の制御が可能で
ある。このため、ドーピング層３１０ｃの膜厚は全体的
に均一性がよく非常に精密にコントロールされ、コア層
３３０及びクラッド層３２０は非常に寸法精度が高く作
られて、非常に精密な導波路になる。また、第１の実施
例と同様、水酸基などの不純物が入りにくく、導波損失
が少ない高品質なものになる。
【００２４】本発明は前述の実施例に限らず様々な変形
が可能である。
が可能である。
【００２５】例えば、前述の実施例では、シリコン基板
を酸化してクラッド層を形成したが、予め基板に不純物
を含まないシリコン層を設け、このシリコン層のうえに
ドーピング層形成してから、コア層，クラッド層を形成
するようにしても良い。この場合、基板は、シリコン基
板に限られず、サファイアなど他の材料の基板を用いる
ことができる。また、不純物については燐に限られず、
ゲルマニウムなど酸化シリコンの屈折率を上げるものな
らば良い。
を酸化してクラッド層を形成したが、予め基板に不純物
を含まないシリコン層を設け、このシリコン層のうえに
ドーピング層形成してから、コア層，クラッド層を形成
するようにしても良い。この場合、基板は、シリコン基
板に限られず、サファイアなど他の材料の基板を用いる
ことができる。また、不純物については燐に限られず、
ゲルマニウムなど酸化シリコンの屈折率を上げるものな
らば良い。
【００２６】
【発明の効果】以上の通り本発明の導波路作製方法によ
れば、シリコンを酸化することにより、コア層及びクラ
ッド層を形成しているので、導波路を劣化させる水酸基
などの不純物が入りにくく、また、第１の工程での導波
路パターン形成は非常に制御性のよく、迅速なものにな
っている。そのため、導波損失が少ない高品質で、精密
な導波路を作製することができる。さらに、本発明の導
波路作製方法では、その構成が簡単であるため、プロセ
スを非常に簡略にすることができる。
れば、シリコンを酸化することにより、コア層及びクラ
ッド層を形成しているので、導波路を劣化させる水酸基
などの不純物が入りにくく、また、第１の工程での導波
路パターン形成は非常に制御性のよく、迅速なものにな
っている。そのため、導波損失が少ない高品質で、精密
な導波路を作製することができる。さらに、本発明の導
波路作製方法では、その構成が簡単であるため、プロセ
スを非常に簡略にすることができる。
【図１】本発明の第１の実施例における特徴的な部分の
工程図。
工程図。
【図２】本発明の第２の実施例における特徴的な部分の
工程図。
工程図。
【図３】本発明の第３の実施例における特徴的な部分の
工程図。
工程図。
【図４】従来例の工程図。
【図５】従来例の工程図。
【図６】従来例の工程図。
１１０…基板，１６０…上部クラッド層，３１０ａ，
ｂ，ｃ…ドーピング層，３２０…クラッド層，３３０…
コア層。
ｂ，ｃ…ドーピング層，３２０…クラッド層，３３０…
コア層。
Claims (4)
- 【請求項１】 表面がシリコンである基板上に、不純物
がドープされたシリコン層を形成すべき導波路パターン
に対応した所定のパターンで形成する第１の工程と、 前記導波路パターン及び前記基板表面のシリコンを酸化
して、前記不純物を含むコアと前記不純物を含まない下
部クラッド層とを形成する第２の工程と、 前記コアの上に、上部クラッド層を設ける第３の工程と
を有することを特徴とする導波路作製方法。 - 【請求項２】 前記第１の工程は、前記基板表面に、不
純物をドープしたシリコンを結晶成長させ、エッチング
して所定のパターンを形成することを特徴とする請求項
１記載の導波路作製方法。 - 【請求項３】 前記第１の工程は、前記基板表面のシリ
コンに前記不純物を拡散させ、エッチングして所定のパ
ターンを形成することを特徴とする請求項１記載の導波
路作製方法。 - 【請求項４】 前記シリコン層がアモルファスシリコン
または多結晶シリコンからなることを特徴とする請求項
１記載の導波路作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4015099A JPH05210021A (ja) | 1992-01-30 | 1992-01-30 | 導波路作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4015099A JPH05210021A (ja) | 1992-01-30 | 1992-01-30 | 導波路作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05210021A true JPH05210021A (ja) | 1993-08-20 |
Family
ID=11879398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4015099A Pending JPH05210021A (ja) | 1992-01-30 | 1992-01-30 | 導波路作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05210021A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021079403A1 (ja) * | 2019-10-21 | 2021-04-29 | 日本電信電話株式会社 | 埋め込み光導波路構造およびその作製方法 |
-
1992
- 1992-01-30 JP JP4015099A patent/JPH05210021A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021079403A1 (ja) * | 2019-10-21 | 2021-04-29 | 日本電信電話株式会社 | 埋め込み光導波路構造およびその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7754286B2 (en) | Method of forming a silicon dioxide film | |
| US5342478A (en) | Self-aligned V-grooves and waveguides | |
| US7674573B2 (en) | Method for manufacturing layered periodic structures | |
| JP3836698B2 (ja) | フォトニッククリスタルファイバの製造方法 | |
| JPH05210021A (ja) | 導波路作製方法 | |
| KR960002765B1 (ko) | 절연체 위에 단결정 반도체 제조방법 | |
| JPH05210022A (ja) | 導波路作製方法 | |
| JP3245367B2 (ja) | 光導波路の形成方法 | |
| JP3245347B2 (ja) | 光導波路装置の製造方法 | |
| US5269877A (en) | Field emission structure and method of forming same | |
| JP3245368B2 (ja) | 光導波路の製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JP3457848B2 (ja) | 光導波路の製造方法 | |
| JPH05224055A (ja) | 導波路作製方法 | |
| JP3457836B2 (ja) | 光導波路の形成方法 | |
| JP3697155B2 (ja) | 二酸化シリコン膜生成方法及び光導波路生成方法 | |
| JP3112114B2 (ja) | 半導体光導波路の製造方法 | |
| JPH09243846A (ja) | 高比屈折率差光導波路の製造方法 | |
| EP0552862B1 (en) | Fabrication method for lenses, optical systems and focusing mirrors by micromachining | |
| JPH11194221A (ja) | 光導波路の形成方法および光導波路素子 | |
| KR19980050572A (ko) | 회절격자 커플러 제조방법 | |
| JPS61113230A (ja) | 半導体装置の製造方法 | |
| KR100234005B1 (ko) | 산화알루미늄갈륨비소를 이용한 광전소자의 전류차단구조 형성방법 | |
| JPH10101321A (ja) | シリコン基板上に厚膜二酸化シリコン層を形成する方法、およびシリコン基板上の光導波路製造方法 | |
| JPH04115525A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100330 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |