JPH05209941A - スキャンセル - Google Patents
スキャンセルInfo
- Publication number
- JPH05209941A JPH05209941A JP4038828A JP3882892A JPH05209941A JP H05209941 A JPH05209941 A JP H05209941A JP 4038828 A JP4038828 A JP 4038828A JP 3882892 A JP3882892 A JP 3882892A JP H05209941 A JPH05209941 A JP H05209941A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- data
- port
- output
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 スキャンセルを用いたときのテスト設計の対
象を減らしてテスト設計の負担を軽減する。 【構成】 スキャンセルはセレクタ１と第１，第２フリ
ップフロップ２，３とで構成される。第１フリップフロ
ップ２はノーマルデータ入力ポートＮＤからのデータを
保持し、ノーマル出力ポートＮＯへ出力する。第２フリ
ップフロップ３はセレクタ１の出力を入力側に接続して
ノーマルデータ入力ポートＮＤまたはスキャンデータ入
力ポートＳＤのどちらかを、セレクタ１のセレクタポー
トＳの信号によって切り換えて入力し、スキャンデータ
出力ポートＳＯへ出力する。ノーマルデータ出力ポート
ＮＯとスキャンデータ出力ポートＳＯとは分離され、ノ
ーマルデータとスキャンデータとを独立に出力する。
象を減らしてテスト設計の負担を軽減する。 【構成】 スキャンセルはセレクタ１と第１，第２フリ
ップフロップ２，３とで構成される。第１フリップフロ
ップ２はノーマルデータ入力ポートＮＤからのデータを
保持し、ノーマル出力ポートＮＯへ出力する。第２フリ
ップフロップ３はセレクタ１の出力を入力側に接続して
ノーマルデータ入力ポートＮＤまたはスキャンデータ入
力ポートＳＤのどちらかを、セレクタ１のセレクタポー
トＳの信号によって切り換えて入力し、スキャンデータ
出力ポートＳＯへ出力する。ノーマルデータ出力ポート
ＮＯとスキャンデータ出力ポートＳＯとは分離され、ノ
ーマルデータとスキャンデータとを独立に出力する。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路のテスト容易
化のために、集積回路中のフリップフロップを置き換え
るスキャンセルの構成に関する。
化のために、集積回路中のフリップフロップを置き換え
るスキャンセルの構成に関する。
【０００２】
【従来の技術】従来のスキャンセルは、図４に示すよう
に、ノーマルデータ，スキャンデータの各入力ポートＮ
Ｄ，ＳＤ，セレクタポートＳが接続した１個のセレクタ
１０１と、クロックポートＣが接続した１個のフリップ
フロップ１０２とで構成されている。集積回路におけ
る、スキャンセルのスキャンデータ入力ポートＳＤとデ
ータ出力ポートＤＯは、図５に示すように、シリアルに
接続されてスキャンチェーンを構成する。
に、ノーマルデータ，スキャンデータの各入力ポートＮ
Ｄ，ＳＤ，セレクタポートＳが接続した１個のセレクタ
１０１と、クロックポートＣが接続した１個のフリップ
フロップ１０２とで構成されている。集積回路におけ
る、スキャンセルのスキャンデータ入力ポートＳＤとデ
ータ出力ポートＤＯは、図５に示すように、シリアルに
接続されてスキャンチェーンを構成する。
【０００３】セレクタ１０１は、通常モードにおいて
は、セレクタポートＳの信号によりノーマルデータが選
択されて回路内のフリップフロップとして機能する。テ
ストモードにおいて、セレクタポートＳの信号によりス
キャンデータが選択されて、図５に示すシフトレジスタ
を構成する。このシフトレジスタは、図４のスキャンセ
ル１０３，１０４，１０５で構成され、このスキャンセ
ル１０３，１０４，１０５のフリップフロップによって
二つの働きを持つ。一つは、各フリップフロップに保持
されているデータをスキャン出口端子から出力すること
で、フリップフロップの保持データをテストする。もう
一つは、各フリップフロップに強制的にデータを保持さ
せることで、スキャン入力端子から設定するデータをス
キャンセル１０３，１０４，１０５の順にシフトしなが
ら保持される。
は、セレクタポートＳの信号によりノーマルデータが選
択されて回路内のフリップフロップとして機能する。テ
ストモードにおいて、セレクタポートＳの信号によりス
キャンデータが選択されて、図５に示すシフトレジスタ
を構成する。このシフトレジスタは、図４のスキャンセ
ル１０３，１０４，１０５で構成され、このスキャンセ
ル１０３，１０４，１０５のフリップフロップによって
二つの働きを持つ。一つは、各フリップフロップに保持
されているデータをスキャン出口端子から出力すること
で、フリップフロップの保持データをテストする。もう
一つは、各フリップフロップに強制的にデータを保持さ
せることで、スキャン入力端子から設定するデータをス
キャンセル１０３，１０４，１０５の順にシフトしなが
ら保持される。
【０００４】
【発明が解決しようとする課題】従来のスキャンセルを
用いてスキャン入力端子からテストデータを入力すると
き、スキャンセル中に設定したデータによって、出力さ
れるデータのテストを行う必要がある。このため、スキ
ャンセルからの出力パスが複数存在する場合、各出力パ
スごとにノーマルモードとテストモードでのテスト設計
を行う必要がある。また、回路中のフリップフロップの
スキャンセルへの置き換えは、出力パスを多く持つフリ
ップフロップを対象とすることが効果的であることか
ら、テスト設計はより複雑となる。
用いてスキャン入力端子からテストデータを入力すると
き、スキャンセル中に設定したデータによって、出力さ
れるデータのテストを行う必要がある。このため、スキ
ャンセルからの出力パスが複数存在する場合、各出力パ
スごとにノーマルモードとテストモードでのテスト設計
を行う必要がある。また、回路中のフリップフロップの
スキャンセルへの置き換えは、出力パスを多く持つフリ
ップフロップを対象とすることが効果的であることか
ら、テスト設計はより複雑となる。
【０００５】本発明は、上記問題点にかんがみなされた
もので、スキャンセルを用いたときのテスト設計の対象
を減らし、テスト設計の負担を軽減するスキャンセルの
提供を目的とする。
もので、スキャンセルを用いたときのテスト設計の対象
を減らし、テスト設計の負担を軽減するスキャンセルの
提供を目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる本発明は、入力ポートとしてノー
マルデータ入力ポート，スキャンデータ入力ポート，セ
レクタポート及びクロックポートを有し、出力ポートを
有し、セレクタとフリップフロップとで構成されるスキ
ャンセルにおいて、上記ノーマルデータ入力ポートから
のデータを保持し、ノーマル出力ポートへ出力する第１
フリップフロップと、上記セレクタの出力を入力側に接
続して上記ノーマルデータ入力ポートまたは上記スキャ
ンデータ入力ポートのどちらかを、上記セレクタのセレ
クタポートの信号によって切り換えて入力し、スキャン
データ出力ポートへ出力する第２フリップフロップとを
備え、上記出力ポートを上記ノーマルデータ出力ポート
と上記スキャンデータ出力ポートとに分離し、ノーマル
データとスキャンデータとを独立に出力する構成として
ある。
め、請求項１にかかる本発明は、入力ポートとしてノー
マルデータ入力ポート，スキャンデータ入力ポート，セ
レクタポート及びクロックポートを有し、出力ポートを
有し、セレクタとフリップフロップとで構成されるスキ
ャンセルにおいて、上記ノーマルデータ入力ポートから
のデータを保持し、ノーマル出力ポートへ出力する第１
フリップフロップと、上記セレクタの出力を入力側に接
続して上記ノーマルデータ入力ポートまたは上記スキャ
ンデータ入力ポートのどちらかを、上記セレクタのセレ
クタポートの信号によって切り換えて入力し、スキャン
データ出力ポートへ出力する第２フリップフロップとを
備え、上記出力ポートを上記ノーマルデータ出力ポート
と上記スキャンデータ出力ポートとに分離し、ノーマル
データとスキャンデータとを独立に出力する構成として
ある。
【０００７】
【作用】上記のように構成した請求項１にかかる本発明
においては、ノーマルモードの場合第１，第２フリップ
フロップには同一のデータが保持され、両フリップフロ
ップは等価に作用する。テストモードの場合、スキャン
出力ポートにスキャンデータが出力され、ノーマル出力
ポートからノーマルモードと同価の動作となる。
においては、ノーマルモードの場合第１，第２フリップ
フロップには同一のデータが保持され、両フリップフロ
ップは等価に作用する。テストモードの場合、スキャン
出力ポートにスキャンデータが出力され、ノーマル出力
ポートからノーマルモードと同価の動作となる。
【０００８】
【実施例】以下、本発明の一実施例を図１ないし図３に
基づいて説明する。図１は本実施例のスキャンセルの構
成図である。このスキャンセルは、一つのセレクタ１と
二つの第１，第２フリップフロップ２，３とで構成され
ている。セレクタ１の入力Ａ，ＢはノーマルデータＮＤ
とスキャンデータＳＤであり、セレクト切換はセレクタ
ポートＳの信号によって動作する。第１フリップフロッ
プ２のデータはノーマルデータ入力ポートＮＤに入力を
直結し、出力をノーマル出力ポートＮＯへ接続してい
る。第２フリップフロップ３はセレクタ１の出力を入力
へ接続し、出力をスキャン出力ポートＳＯへ接続してい
る。
基づいて説明する。図１は本実施例のスキャンセルの構
成図である。このスキャンセルは、一つのセレクタ１と
二つの第１，第２フリップフロップ２，３とで構成され
ている。セレクタ１の入力Ａ，ＢはノーマルデータＮＤ
とスキャンデータＳＤであり、セレクト切換はセレクタ
ポートＳの信号によって動作する。第１フリップフロッ
プ２のデータはノーマルデータ入力ポートＮＤに入力を
直結し、出力をノーマル出力ポートＮＯへ接続してい
る。第２フリップフロップ３はセレクタ１の出力を入力
へ接続し、出力をスキャン出力ポートＳＯへ接続してい
る。
【０００９】図２は、フリップフロップ４をスキャンセ
ルに置き換える前の回路を示している。フリップフロッ
プ４は、回路５を入力に接続し、出力に二つのパスを設
けて回路６と回路７へ分岐している。
ルに置き換える前の回路を示している。フリップフロッ
プ４は、回路５を入力に接続し、出力に二つのパスを設
けて回路６と回路７へ分岐している。
【００１０】図３は、回路６に対してスキャンテストを
行うために、図２のフリップフロップ４をスキャセル８
に置き換えた場合の構成図を示している。セレクト端子
Ｓからの信号によってノーマルモードが選択されると、
スキャンデータ入力端子ＳＤからのデータ入力は行われ
ない。そして、回路１０から出力された信号が一度スキ
ャンセル８中に保持され、回路１２へ出力されていく。
ノーマルモードでのスキャセル８のノーマル出力ＮＯと
スキャセル出力ＳＯとは等価となるため、図２の構成図
と等価の動作をする。
行うために、図２のフリップフロップ４をスキャセル８
に置き換えた場合の構成図を示している。セレクト端子
Ｓからの信号によってノーマルモードが選択されると、
スキャンデータ入力端子ＳＤからのデータ入力は行われ
ない。そして、回路１０から出力された信号が一度スキ
ャンセル８中に保持され、回路１２へ出力されていく。
ノーマルモードでのスキャセル８のノーマル出力ＮＯと
スキャセル出力ＳＯとは等価となるため、図２の構成図
と等価の動作をする。
【００１１】スキャンモードが選択されると、スキャン
データ入力端子ＳＤからのデータがスキャンセル８中の
第２フリップフロップ３に保持されて回路１１へ出力さ
れる。同時に、回路１０から出力された信号は、スキャ
ンセル８中の第１フリップフロップ２へ保持されて回路
１２へ出力される。このため、回路１１にはスキャンデ
ータのみが送り込まれ、回路１２にはノーマルデータの
みが送り込まれることになる。そして、スキャンセル８
のスキャン出力ＳＯは、別のスキャセル９のスキャン入
力ＳＤへ接続してスキャンチェーンを構成する。
データ入力端子ＳＤからのデータがスキャンセル８中の
第２フリップフロップ３に保持されて回路１１へ出力さ
れる。同時に、回路１０から出力された信号は、スキャ
ンセル８中の第１フリップフロップ２へ保持されて回路
１２へ出力される。このため、回路１１にはスキャンデ
ータのみが送り込まれ、回路１２にはノーマルデータの
みが送り込まれることになる。そして、スキャンセル８
のスキャン出力ＳＯは、別のスキャセル９のスキャン入
力ＳＤへ接続してスキャンチェーンを構成する。
【００１２】以上のように、ノーマルデータ出力とスキ
ャンデータ出力との二つのポートを持つために、フリッ
プフロップからの出力パスが複数存在しても、スキャン
データによるテストとノーマルデータによるテストを独
立に行える。
ャンデータ出力との二つのポートを持つために、フリッ
プフロップからの出力パスが複数存在しても、スキャン
データによるテストとノーマルデータによるテストを独
立に行える。
【００１３】
【発明の効果】以上のように本発明によると、スキャセ
ルにノーマルデータ出力とスキャンデータ出力との二つ
のポートを持たせるようにしたので、フリップフロップ
からの出力パスが複数存在しても、スキャンデータによ
るテストとノーマルデータによるテストを独立に行うこ
とができる。さらに、スキャンデータによるテストを行
う回路を分離して考えることができるので、回路のテス
ト設計を容易にできるという効果も有する。
ルにノーマルデータ出力とスキャンデータ出力との二つ
のポートを持たせるようにしたので、フリップフロップ
からの出力パスが複数存在しても、スキャンデータによ
るテストとノーマルデータによるテストを独立に行うこ
とができる。さらに、スキャンデータによるテストを行
う回路を分離して考えることができるので、回路のテス
ト設計を容易にできるという効果も有する。
【図１】本実施例のスキャセルの構成図。
【図２】本実施例のスキャセルを置き換える前の回路の
構成図。
構成図。
【図３】本実施例のスキャセルを置き換えた後の回路の
構成図。
構成図。
【図４】従来例のスキャセルの構成図。
【図５】従来例のスキャセルを用いた回路の構成図。
１，１０１ セレクタ ２，３，４，１０２ フリップフロップ ５，６，７，１０，１１，１２ 回路 ８，９ スキャンセル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｔ 8427−4Ｍ
Claims (1)
- 【請求項１】 入力ポートとしてノーマルデータ入力ポ
ート，スキャンデータ入力ポート，セレクタポート及び
クロックポートを有し、出力ポートを有し、セレクタと
フリップフロップとで構成されるスキャンセルにおい
て、 上記ノーマルデータ入力ポートからのデータを保持し、
ノーマル出力ポートへ出力する第１フリップフロップ
と、 上記セレクタの出力を入力側に接続して上記ノーマルデ
ータ入力ポートまたは上記スキャンデータ入力ポートの
どちらかを、上記セレクタのセレクタポートの信号によ
って切り換えて入力し、スキャンデータ出力ポートへ出
力する第２フリップフロップとを備え、 上記出力ポートを上記ノーマルデータ出力ポートと上記
スキャンデータ出力ポートとに分離し、ノーマルデータ
とスキャンデータとを独立に出力することを特徴とする
スキャンセル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038828A JPH05209941A (ja) | 1992-01-29 | 1992-01-29 | スキャンセル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4038828A JPH05209941A (ja) | 1992-01-29 | 1992-01-29 | スキャンセル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05209941A true JPH05209941A (ja) | 1993-08-20 |
Family
ID=12536098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4038828A Pending JPH05209941A (ja) | 1992-01-29 | 1992-01-29 | スキャンセル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05209941A (ja) |
-
1992
- 1992-01-29 JP JP4038828A patent/JPH05209941A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5155432A (en) | System for scan testing of logic circuit networks | |
| US5047710A (en) | System for scan testing of logic circuit networks | |
| US6861866B2 (en) | System on chip (SOC) and method of testing and/or debugging the system on chip | |
| JPS63243890A (ja) | 半導体集積回路装置 | |
| JP2638281B2 (ja) | スキャンパス回路 | |
| US4913557A (en) | Intergrated logic circuit having testing function circuit formed integrally therewith | |
| US4745630A (en) | Multi-mode counter network | |
| JPH05209941A (ja) | スキャンセル | |
| JPS60231187A (ja) | テスト容易化回路構成法 | |
| JPH01110274A (ja) | 試験回路 | |
| JPH0192673A (ja) | カウンタ・テスト装置 | |
| JP3121705B2 (ja) | 相補形バウンダリ・スキャン・セル | |
| US5960052A (en) | Low power scannable counter | |
| JPH06123761A (ja) | 大規模集積回路 | |
| JPH0989993A (ja) | スキャン回路 | |
| JP2508427B2 (ja) | Ｉｃ回路 | |
| KR19990047439A (ko) | 혼합 디바이스에서 효율적으로 디지탈 블록을 테스트하기 위한인터페이스 회로 | |
| JPH06324113A (ja) | 半導体集積回路 | |
| JPH05232188A (ja) | 半導体集積回路の試験回路 | |
| JPS63255672A (ja) | 回路ブロツクテスト回路 | |
| JP3055639B2 (ja) | 論理集積回路 | |
| JPH02234087A (ja) | デジタル論理ブロックのテスト回路 | |
| JPS63207167A (ja) | 半導体集積回路 | |
| JPH0690265B2 (ja) | テスト回路 | |
| JPH0293736A (ja) | 半導体集積論理回路 |