JPH05206978A - 伝送装置の試験装置 - Google Patents

伝送装置の試験装置

Info

Publication number
JPH05206978A
JPH05206978A JP4014222A JP1422292A JPH05206978A JP H05206978 A JPH05206978 A JP H05206978A JP 4014222 A JP4014222 A JP 4014222A JP 1422292 A JP1422292 A JP 1422292A JP H05206978 A JPH05206978 A JP H05206978A
Authority
JP
Japan
Prior art keywords
measurement
error
memory
measurement item
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4014222A
Other languages
English (en)
Inventor
Takao Arai
隆夫 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP4014222A priority Critical patent/JPH05206978A/ja
Publication of JPH05206978A publication Critical patent/JPH05206978A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】 例えば同期多重化伝送装置等の多数の試験信
号を用いて多数の項目に亘ってエラー測定を実施する場
合に、試験を能率的に実施する。 【構成】 測定器側にエラー測定部で測定された各測定
項目毎のエラー情報をエラーの有無示す2値化ビット情
報に2値化し、さらに、マスクメモリを用いて指定測定
項目以外のエラー情報を破棄している。そして、最終的
に全部の試験信号に亘って、かつ全部の測定項目に亘っ
てエラーが存在するか否かを測定サマリでもって規定
し、この測定サマリを制御装置へ送信し、制御装置はこ
の測定サマリのみでエラー解析を行う。さらに、測定器
側の各部材と制御装置側の各部材とを直接専用バスを介
して接続している。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は例えばPCMデジタル通
信網において、デジタル信号の送受信に用いられる同期
多重化伝送装置等の伝送装置の総合導通試験を実施する
ための伝送装置の試験装置に関する。
【0002】
【従来の技術】一般に、PCMデジタル通信網において
は、伝送路を有効に利用するために同期多重化伝送方式
が採用されている。このような伝送方式が採用されたデ
ジタル通信網において、デジタル信号の送受信に用いら
れる同期多重化伝送装置は種々の使い方が実施される。
したがって、複数の試験信号でかつ複数の試験項目に亘
って試験する必要がある。具体的に(試験信号数×試験
項目数)を算出すると、試験回数は3000〜20000 回とな
る。
【0003】また、図6(a)(b)(c)に示すよう
に、被測定伝送装置に対して連続して複数種類の試験信
号を印加する場合、この被試験伝送装置の仕様によって
種々の制約が発生する。
【0004】図6(a)に、全く制約がない場合を示
す。すなわち、試験信号aと試験信号bとを連続して印
加したとしても、測定開始Sから測定終了Eまで全ての
期間に亘ってエラー測定が可能である。
【0005】しかし、図6(b)においては、試験信号
a,bを連続して印加すると、試験信号aの終了時刻か
ら一定期間、特にエラーが発生していないのにエラーア
ラームを自動的に発生する。このような仕様を有する被
測定伝送装置に対する試験装置としては、一旦エラー測
定を停止して、エラーアラーム期間が終了した時点で再
度エラー測定を開始する必要がある。
【0006】さらに、図6(c)においては、試験信号
aの終了時刻から一定期間、試験信号の状態が定まらな
い信号不定期間が発生する。この場合、試験装置として
は、やはり、エラー測定を停止して、信号不定期間が終
了した時点で再度エラー測定を開始する必要がある。
【0007】よって、試験装置内に組込まれた制御装置
としては各試験信号毎に試験信号発生部に対して試験信
号を指定して、かつ試験開始と試験停止を指令する必要
がある。
【0008】図5は上述した各制約を満足するように構
成された試験装置と被測定伝送装置との接続関係を示す
図である。
【0009】試験装置1は測定器2と制御装置3とで構
成されている。制御装置3と測定器2および被測定伝送
装置4とはそれぞれ信号ケーブルで接続されている。制
御装置3と測定器2および被測定伝送装置4との間の情
報伝送は例えばRS232C,パラレル,GP−IB等
のインタフェースを用いて実施される。
【0010】そして、制御装置3から測定器2に対して
試験信号種類の指定,測定開始指令,測定停止指令等を
送出し、測定器2から試験結果を受信する。また、制御
装置3は被測定伝送装置4に対して測定条件の変更を指
示する。
【0011】測定器2は、図示するように試験信号発生
部2aとエラー測定部2bとで構成されている。試験信
号発生部2aは制御装置3にて指定された各試験信号
a,b,…を被測定伝送装置4へ印加する。また、エラ
ー測定部2bは被測定伝送装置4から出力された応答信
号を受信して、この応答信号が妥当なものであるか否か
を調べる。
【0012】そして、エラー測定部2bは一つの試験信
号に対して各測定項目毎にエラーの発生状況を測定し
て、例えばエラー発生回数,エラーレート、アラーム数
等の測定結果を図7に示す測定項目メモリ5の各測定項
目の領域に格納する。そして、この各測定結果をそのま
ま制御装置3へ送信できないので、例えばIEEEE4882 諮
問に準拠する測定値メッセージに変換して、測定項目メ
ッセージメモリ6へ設定する。そして、制御装置3から
測定結果の送信要求指令が入力すると、この測定項目メ
ッセージメモリ6の各項目の測定値メッセージを前述し
た例えばGP−IBインタフェースを介して制御装置3
へ送信する。制御装置3は受信した全部の項目の測定値
メッセージから必要な測定項目の測定値メッセージのみ
を抽出してエラー発生状況を解読する。そして、解読結
果を表示し、かつ記憶部に記憶する。
【0013】図8は制御装置3が実施する測定器2に対
する測定処理手順を示す流れ図である。
【0014】先ず、試験信号の番号を先頭の試験信号に
初期化する。次に、一つの試験信号を選択して、測定器
2の試験信号発生部2aへ送信する。すると試験信号発
生部2aから指定された試験信号が送出される。次に、
エラー測定部2bへ測定開始指令を送出する。エラー測
定部2bからの終了信号を受信すると、エラー測定部2
bへ測定値要求指令を送出する。測定器2から測定項目
メッセージメモリ6に記憶されている各測定値メッセー
ジを受信すると、各測定項目メッセージから必要な測定
項目の測定値メッセージを抽出して、1測定項目毎に、
エラー,アラームの有無を調べる。そして、最終的に今
回の試験信号に対する全部の測定項目に亘ってエラー発
生の有無を調べる。
【0015】次に、試験信号の番号をインクリメントし
て、次の試験信号に対するエラー測定処理を開始する。
そして、全部の試験信号に対するエラー測定処理が終了
すると、この被測定伝送装置4に対するエラー測定処理
が終了する。
【0016】
【発明が解決しようとする課題】しかしながら、図5に
示すように構成された試験装置においてもまだ改良すべ
き次のような問題があった。
【0017】すなわち、前述したように、1回の試験で
もって3000〜20000 回の試験を実施する必要がある。そ
して、試験信号の種類を変更する毎に、制御装置3から
試験信号を指定し、かつエラー測定開始指令を送出する
必要がある。さらに、一つの試験信号に対するエラー測
定が終了する毎に、測定器2に対して測定値要求指令を
送出し、測定項目メッセージメモリ6に記憶されている
各測定値メッセージを受信するようにしている。そし
て、この受信した測定値メッセージから必要な測定項目
の測定値メッセージのみを抽出するようにしている。
【0018】前述したように、測定器2から制御装置3
へ各測定項目毎の測定値を送信するためには、各測定値
を測定値メッセージに変換して、例えばGP−IBイン
タフェースを介して制御装置3へ送信する必要がある。
さらに、制御装置3はその受信した測定値メッセージを
解読する必要がある。このようにGP−IBインタフェ
ースを用いた情報伝送は送信側および受信側でデータ変
換および逆変換処理が必要であるので、データ伝送に要
する処理時間が増大する。したがって、測定器2と制御
装置3との間のデータ伝送量はできるだけ少ない方が全
体の試験処理能率が向上する。
【0019】一方、このようなテジタル信号を同期多重
方式で送受信する伝送装置に対する試験においては、前
述した3000〜20000 回の全部の試験に亘って、一つでも
エラーが発生したか、または全くエラーが発生しないか
に重点が置かれる。そして、エラーが全く発生しないこ
とが原則であり、エラーが発生すると、該当被測定伝送
装置に対するさらに詳細のエラー発生状況を調べる。
【0020】したがって、とりあえずは全くエラーが発
生しないか、または一つでもエラーが発生したかの試験
結果が短時間で得られる必要がある。
【0021】このような要求に答えるためには、不要な
情報はできるだけ早い段階で廃棄し、制御装置3には最
終結果を得るための必要最小限の情報が伝送されるべき
である。
【0022】本発明はこのような事情に鑑みてなされた
ものであり、測定器側に制御装置側へ送信するエラー情
報を必要最小限に抑制するマスク手法と測定サマリ手法
を採用したデータ処理部を設けることによって、測定器
と制御装置との間の情報伝送量が極力減少され、伝送処
理時間および制御装置側のエラー解析処理時間が低減さ
れ、装置全体の試験作業能率を大幅に向上できる伝送装
置の試験装置を提供することを目的とする。
【0023】さらに、測定器側の各部材と制御装置側の
各部材とを直接専用バスを介して接続することによっ
て、インタフェースを省略でき、試験作業能率をより一
層向上できる伝送装置の試験装置を提供することを目的
とする。
【0024】
【課題を解決するための手段】上記課題を解消するため
に本発明は、被測定伝送装置に対して順次試験信号を送
出してこの被測定伝送装置からの応答信号によってエラ
ー発生状況を測定する測定器と、この測定器に対して試
験信号の種類を指定し、かつ測定器にて得られたエラー
発生状況を解読する制御装置とからなる伝送装置の試験
装置において、測定器を、被測定伝送装置へ指定試験信
号を印加する試験信号発生部と、試験信号印加に応じて
被測定伝送装置から出力される応答信号に基づいてエラ
ー情報を出力するエラー測定部と、このエラー測定部か
ら出力されたエラー情報を測定項目毎に記憶する測定項
目メモリと、この測定項目メモリの各測定項目毎にエラ
ーが存在するか否かの各2値化ビット情報を算出して2
値化測定項目メモリに設定する2値化手段と、指定試験
信号毎に該当試験信号における測定項目メモリの各測定
項目を採用するか否かの2値化ビット情報を記憶するマ
スクメモリと、このマスクメモリの各測定項目の2値化
ビット情報と2値化測定項目メモリの各測定項目の2値
化ビット情報との各論理積値を算出して採用測定項目メ
モリに設定する論理積手段と、各試験信号毎に得られる
採用測定項目メモリの各項目毎の2値化ビット情報毎に
論理和を算出して累積採用測定項目メモリに設定する論
理和手段と、累積採用測定項目メモリの全部の測定項目
の2値化ビット情報の論理和を算出して1個の測定サマ
リとしてサマリメモリに設定する測定サマリ算出手段
と、このサマリメモリに設定された測定サマリをインタ
フェースの指定するエラーメッセージに変換するメッセ
ージ化手段と、エラーメッセージをインタフェースを介
して制御装置へ送信するメッセージ送信手段とで構成
し、かつ、制御装置を、測定器へ試験信号およびマスク
メモリに対する各測定項目採用可否を指定しかつ測定開
始指令を送出するともに全ての試験信号に対する測定が
終了した時点で測定データ送信要求を送出する測定制御
処理部と、測定器からインタフェースを介して受信した
エラーメッセージから被測定伝送装置のエラー発生状況
を解読するメッセージ解読処理部とで構成したものであ
る。
【0025】さらに、別の発明のおいては、被測定伝送
装置に対して順次試験信号を送出してこの被測定伝送装
置からの応答信号によってエラー発生状況を測定し、得
られたエラー発生状況を解読する伝送装置の試験装置に
おいて、被測定伝送装置の指定試験信号を印加する試験
信号発生部と、試験信号印加に応じて被測定伝送装置か
ら出力される応答信号に基づいてエラー情報を出力する
エラー測定部と、このエラー測定部から出力されたエラ
ー情報を測定項目毎に記憶する測定項目メモリと、この
測定項目メモリの各測定項目毎にエラーが存在するか否
かの各2値化ビット情報を算出して2値化測定項目メモ
リに設定する2値化手段と、試験信号毎に該当試験信号
における測定項目メモリの各測定項目を採用するか否か
の2値化ビット情報を記憶するマスクメモリと、マスク
メモリの各測定項目の2値化ビット情報と2値化測定項
目メモリの各測定項目の2値化ビット情報との各論理積
値を算出して採用測定項目メモリに設定する論理積手段
と、各試験信号毎に得られる採用測定項目メモリの各項
目毎の2値化ビット情報毎に論理和を算出して累積採用
測定項目メモリに設定する論理和手段と、累積採用測定
項目メモリの全部の測定項目の2値化ビット情報の論理
和を算出して1個の測定サマリとしてサマリメモリに設
定する測定サマリ算出手段と、試験信号発生部へ試験信
号およびマスクメモリに対する各測定項目採用可否を指
定しかつ測定開始指令を送出するともに全ての試験信号
に対する測定が終了した時点で測定データ送信要求を出
力する測定制御処理部と、この測定制御処理部からの測
定データ送信要求に応じて、サマリメモリに設定された
測定サマリをエラーメッセージに変換するメッセージ化
部と、エラーメッセージから被測定転送装置のエラー発
生状況を解読するメッセージ解読処理部とを備えたもの
である。
【0026】
【作用】このように構成された伝送装置の試験装置によ
れば、エラー測定部で測定された各測定項目のエラー情
報は一旦測定項目メモリに記憶される。そして、この測
定項目メモリの各測定項目のエラー情報はエラー有無の
2値化ビット情報に変換されて改めて2値化測定項目メ
モリに書込まれる。また、マスクメモリに指定試験信号
毎に該当試験信号における各測定項目毎が採用されるか
否かの2値化ビット情報が記憶されている。したがっ
て、2値化測定項目メモリとマスクメモリとを各測定項
目毎に論理積を取った採用測定項目メモリには、今回の
試験信号の測定で採用される測定項目に対する2値化さ
れたエラー有無を示す2値化ビット情報となる。
【0027】そして、各試験信号毎に、採用測定項目メ
モリで得られる各採用項目の各2値化ビット情報を累積
採用測定項目メモリの各測定項目に加算されていく。し
たがって、全部の試験信号に対するエラー測定が終了し
た時点においては、累積採用測定項目メモリの各測定項
目には該当測定項目における全部の試験信号を用いたエ
ラー測定において、エラーが全く発生しないか、または
一つでもエラーが発生したかの2値化ビット情報が記憶
されている。また、サマリメモリには、全測定項目およ
び全試験信号に亘ってエラーが全く発生しないか、また
は一つでもエラーが発生したかの2値化ビット情報から
なる測定サマリが記憶されている。このサマリメモリの
測定サマリをインタフェースが指定するエラーメッセー
ジに変換して、インタフェースを介して制御装置側へ送
信すればよい。
【0028】したがって、測定器側から制御装置側へイ
ンタフェースを介して送信されるエラー情報は極言すれ
ば、エラー発生の有無を示す1ビットの情報のみでよ
い。よって、測定器と制御装置との間のデータ伝送処理
時間が短縮されると共に、制御装置における処理負担が
軽減される。
【0029】また、別の発明においては、上記発明の測
定器を構成する各部材と制御装置を構成する各部材とは
一つの筐体内に収納されている。したがって、例えば専
用バス等を用いてそれぞれ直接データおよび情報の送受
信を行う事ができる。よって、インタフェースを介さず
に情報の送受信が可能となるので、上述したデータ伝送
処理時間がさらに短縮される。
【0030】
【実施例】以下本発明の一実施例を図面を用いて説明す
る。
【0031】図1は実施例の測定装置の概略構成を示す
ブロック図である。この実施例の測定装置10は被測定
伝送装置11に対して各種の試験信号a,b,…を送出
すると共に、被測定伝送装置11からの応答信号A,
B,…を受信する測定器12と、この測定器12の動作
を制御すると共に、エラー発生状況を解析する制御装置
13と、両者を接続する信号ケーブル14とで構成され
ている。
【0032】そして、測定器12と制御装置13との間
のデータや情報の伝送は例えばGP−IB規格のインタ
フェース15,16および信号ケーブル14を用いて実
行される。
【0033】測定器12内において、試験信号発生部1
2aは、制御装置13内の測定制御処理部13bから指
定される試験信号a,b,…を被測定伝送装置11へ送
信する。エラー測定部12bは、前記試験信号印加に応
じて、被測定伝送装置11から出力される応答信号A.
B,…を受信して、該当応答信号が妥当か否かを判断し
てエラー情報を出力する。なお、実際には、一つの試験
信号にてn個の試験項目が存在し、1番からn番までの
各試験項目毎にエラー情報が測定される。データ処理部
12cはエラー測定部12bから出力された各測定項目
毎のエラー情報に対して所定のデータ圧縮処理を実行し
て、インタフェース15のメッセージ化手段15aへ渡
す。メッセージ化手段15aにてメッセージ化されたエ
ラーメッセージはメッセージ送信手段15bによって、
信号ケーブル14を介して制御装置13側のインタフェ
ース16のメッセージ受信手段16aへ送信される。
【0034】同様に、制御装置13内において、条件設
定処理部13aはデータ処理部12cに対して各種測定
の初期条件を設定する。測定制御処理部13bは試験信
号発生部12aおよびエラー測定部12bの実際の動作
を制御する。また、メッセージ解読処理部13cはイン
タフェース16のメッセージ受信手段16aにて受信し
たエラーメッセージを解読して、表示するとともに例え
ば記憶部へ記憶する。
【0035】図2はデータ処理部12cの動作を示す模
式図である。一つの試験信号を被測定伝送装置11に印
加した場合に、エラー測定部12bにて得られる各測定
項目毎のエラー情報は測定項目メモリ17の各項目領域
に書込まれる。エラー情報とは、前述したように、例え
ばエラー数,エラーレート、アラーム数である。
【0036】測定項目メモリ17の各項目領域に記憶さ
れた各エラー情報は2値化手段18によってエラーが発
生したか否かを示す2値化ビッド情報に変換されて、次
の2値化測定項目メモリ19の各項目領域へ設定され
る。例えば一つでもエラーが存在すれば[1]であり、
エラーが全く存在しなければ[0]である。2値化測定
項目メモリ19の各項目領域の2値化ビット情報は次の
論理積回路20へ送出される。また、マスクメモリ21
の各項目領域には、該当試験項目のエラー情報を採用す
るか否かの2値化ビット情報が記憶されている。この各
2値化ビット情報は制御装置13の条件設定処理部13
aから送信される。
【0037】マスクメモリ21の各項目の2値化ビット
情報は論理積回路20へ入力される。論理積回路20の
出力は採用測定項目メモリ22の各項目領域に格納知れ
る。したがって、採用測定項目メモリ22は条件設定処
理部13aから指定された測定項目で、かつエラーが発
生した測定項目のみに[1]のエラー発生を示す2値化
ビット情報が記憶される。
【0038】採用測定項目メモリ22の各測定項目の2
値化ビット情報は論理和回路23の一方側を介して累積
採用測定項目メモリ24の各測定項目に設定される。論
理和回路23の他方側には1試験信号前の累積採用測定
項目メモリ24の各測定項目の2値化ビット情報が入力
される。すなわち、累積採用測定項目メモリ24の各項
目領域には各測定項目毎の累積された2値化ビット情報
が記憶される。よって、各試験信号において、一つでも
エラーが発生すると、該当項目領域に[1]のエラービ
ットが立つ。
【0039】累積採用測定項目メモリ24の全部の項目
領域の2値化ビット情報は論理和回路25でもって論理
和演算が実行されて、測定サマリとしてサマリメモリ2
6へ書込まれる。すなわち、累積採用測定項目メモリ2
4に記憶された2値化ビット情報の内の一つでもエラー
発生を示す[1]のビットが存在すると、測定サマリは
エラー有りを示す[1]のビットとなる。
【0040】そして、この測定サマリと累積採用測定項
目メモリ24の各項目の2値化ビット情報はインタフェ
ース15のメッセージ化手段15aによって、エラーメ
ッセージに変換されてメッセージメモリ27へ書込まれ
る。そして、このメッセージメモリ27の測定サマリお
よび各2値化ビット情報の各エラーメッセージが信号ケ
ーブル14を介して制御装置13のインタフェース16
へ送信される。
【0041】図3は制御装置13の各処理部13a,1
3b,13cが実行する処理動作を示す流れ図である。
【0042】先ず、条件設定処理部13aにおいて、サ
マリメモリ26の測定サマリを[0]にクリアした後、
実行指令を送出とする。
【0043】次に、試験信号発生部12aに対して試験
信号を指定する。同時に、この試験信号を用いた試験に
おけいて採用する測定項目のみを[1]とするマスクメ
モリ設定指令を送出して、マスクメモリ21に2値化ビ
ット情報を設定する。そして、被測定伝送装置11の動
作状態の変更が必要な場合は、被測定伝送装置11に対
して変更指令を送出する。そして、エラー測定部12b
に対して測定開始指令を送出する。
【0044】エラー測定部12bから測定終了信号が入
力すると、P2にて全部の試験信号に対するエラー測定
が終了したか否かを調べる。まだ測定すべき試験信号が
残っていれぱ、P1へ戻り、次の試験信号の指定および
マスクメモリ21に対する2値化ビット情報の設定を行
う。
【0045】全ての試験信号に対するエラー測定が終了
すると、データ処理部12cに対して測定サマリ要求信
号を送出する。測定器12から測定サマリおよび各項目
の2値化ビット情報のエラーメッセージを受信すると、
このメッセージの内容を解読する。そして、表示部に表
示すると共に、記憶部に記憶する。
【0046】このように構成された伝送装置の試験装置
においては、エラー測定部12bで測定された各測定項
目のエラー情報は一旦測定項目メモリ17に記憶され
る。そして、この測定項目メモリ17の各測定項目のエ
ラー情報はエラー有無の2値化ビット情報に変換されて
改めて2値化測定項目メモリ19に書込まれる。また、
制御装置13からの指令によってマスクメモリ21に各
試験信号毎に各測定項目が採用されるか否かの2値化ビ
ット情報が設定される。
【0047】したがって、2値化測定項目メモリ19と
マスクメモリ21とを各測定項目毎に論理積を取った採
用測定項目メモリ22には、今回の測定で採用される測
定項目に対する2値化されたエラー有無を示す2値化ビ
ット情報となる。
【0048】そして、各試験信号毎に各採用項目の各2
値化ビット情報が累積採用測定項目メモリ24の各測定
項目に加算されていく。したがって、全部の試験信号に
対するエラー測定が終了した時点においては、累積採用
測定項目メモリ24の各測定項目には該当測定項目にお
ける全部の試験信号を用いたエラー測定において、エラ
ーが全く発生しないか、または一つでもエラーが発生し
たかの2値ビット情報が記憶されている。
【0049】また、サマリメモリ26には、全測定項目
および全試験信号に亘ってエラーが全く発生しないか、
または一つでもエラーが発生したかの2値ビット情報か
らなる測定サマリが記憶されている。そして、このサマ
リメモリ26の測定サマリおよび累積採用測定項目メモ
リ24の各測定項目の2値化ビット情報がエラーメッセ
ージに変換されてインタフェース15,16を介して制
御装置13側へ送信すればよい。
【0050】したがって、測定器12側から制御装置1
3側へインタフェース15,16を介して送信されるエ
ラー情報は図5に示す従来のエラー情報の情報量に比較
して格段に少なくできる。極言すれば、エラー発生の有
無を示す1ビットの情報のみでよい。よって、測定器1
2と制御装置13の間のデータ伝送処理時間が短縮され
る。
【0051】また、制御装置13側としても、測定サマ
リのメッセージを解読して、[1]であるか[0]であ
るかの判断を行うのみでよいので、必要な測定項目の選
択から各測定項目のエラー発生の有無判を行う図5に示
す従来装置に比較して、処理能率が大幅に向上できる。
【0052】さらに、全ての試験信号に対するエラー測
定が終了してから測定器12に対して測定データの送信
要求を送出するので、各試験信号に対するエラー測定終
了時点でその都度送出して測定データを受領していた従
来試験装置に比較して、データの送受信回数が大幅に低
減する。
【0053】また、測定器12のデータ処理部12cに
おいても、最終的に使用しない測定項目の各エラー情報
を早い段階で廃棄しているので、無駄な処理が排除さ
れ、データ処理能率を向上できる。
【0054】図4は本発明の他の実施例に係わる伝送装
置の測定装置の概略構成を示すブロック図である。図1
の実施例と同一部分には同一符号が付してある。したが
って、重複する部分の詳細説明は省略されている。
【0055】この実施例の測定装置においては、図1の
測定器12と制御装置13とが一つの測定装置筐体に収
納されている。したがって、測定器部分と制御装置部分
とを接続する信号ケーブルを用いる必要がない。よっ
て、インタフェースが省略され、各部相互間のデータ伝
送および指令伝送は1本の専用バス28を介して実施さ
れる。
【0056】よって、従来インタフェース内に設けられ
ていたメッセージ化手段およびメッセージ送信手段,メ
ッセージ受信手段は、この実施例においては、メッセー
ジ化部12d,メッセージ送信部12e,メッセージ受
信部13eとしてそれぞれ独立して専用バス28に接続
されている。
【0057】このような構成の試験装置であれは、専用
バス28を介して情報の伝達が実施されるので、特にイ
ンタフェースに規定された伝送に長時間を必要とするエ
ラーメッセージを用いる必要がない。したがって、デー
タ伝送のプロトコルを簡素化することによって、処理能
率をさらに向上できる。
【0058】
【発明の効果】以上説明したように本発明の伝送装置の
試験装置によれば、測定器側に制御装置側へ送信するエ
ラー情報を必要最小限に抑制するマスク手法と測定サマ
リ手法を採用したデータ処理部を設けている。したがっ
て、測定器と制御装置との間の情報伝送量が極力減少さ
れる。また、伝送処理時間および制御装置側のエラー解
析処理時間が低減される。その結果、装置全体の試験作
業能率を大幅に向上できる。
【0059】さらに、測定器側の各部材と制御装置側の
各部材とを直接専用バスを介して接続している。したが
って、複雑なプロトコルを必要とするインタフェースを
省略でき、試験作業能率をより一層向上できる。
【図面の簡単な説明】
【図1】 本発明の一実施例に係わる伝送装置の試験装
置の概略構成を示すブロック図、
【図2】 同実施例装置のデータ処理部における処理手
順を示す模式図、
【図3】 同実施例装置における制御装置の動作を示す
流れ図、
【図4】 本発明の他の実施例に係わる伝送装置の試験
装置の概略構成を示すブロック図、
【図5】 従来試験装置の概略構成を示すブロック図、
【図6】 一般的な伝送装置における連続する試験信号
とエラー測定期間との関係を示す図、
【図7】 従来試験装置における各測定項目メモリの各
測定項目のエラー情報の変遷を示す図、
【図8】 同従来装置におれる制御装置の動作を示す流
れ図。
【符号の説明】
10…試験装置、11…被測定伝送装置、12…測定
器、12a…試験信号発生部、12b…エラー測定部、
12c…データ処理部、13…制御装置、13a…条件
設定処理部、13b…測定制御処理部、13c…メッセ
ージ解読処理部、14…信号ケーブル、15,16…イ
ンタフェース、17…測定項目メモリ、19…2値化測
定項目メモリ、21…マスクメモリ、22…採用測定項
目メモリ、24…累積採用測定項目メモリ、26…サマ
リメモリ、27…メッセージメモリ、28…専用バス。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 被測定伝送装置(11)に対して順次試験信
    号を送出してこの被測定伝送装置からの応答信号によっ
    てエラー発生状況を測定する測定器(12)と、この測定器
    に対して前記試験信号の種類を指定し、かつ前記測定器
    にて得られたエラー発生状況を解読する制御装置(13)と
    からなる伝送装置の試験装置において、 前記測定器は、前記被測定伝送装置へ指定試験信号を印
    加する試験信号発生部(12a) と、前記試験信号印加に応
    じて前記被測定伝送装置から出力される応答信号に基づ
    いてエラー情報を出力するエラー測定部(12b) と、この
    エラー測定部から出力されたエラー情報を測定項目毎に
    記憶する測定項目メモリ(17)と、この測定項目毎にエラ
    ーが存在するか否かの各2値化ビット情報を算出して2
    値化測定項目メモリ(19)に設定する2値化手段(18)と、
    前記指定試験信号毎に該当試験信号における前記測定項
    目メモリの各測定項目を採用するか否かの2値化ビット
    情報を記憶するマスクメモリ(21)と、このマスクメモリ
    の各測定項目の2値化ビット情報と前記2値化測定項目
    メモリの各測定項目の2値化ビット情報との各論理積値
    を算出して採用測定項目メモリ(22)に設定する論理積手
    段(20)と、各試験信号毎に得られる前記採用測定項目メ
    モリの各項目毎の2値化ビット情報毎に論理和を算出し
    て累積採用測定項目メモリ(24)に設定する論理和手段(2
    3)と、前記累積採用測定項目メモリの全部の測定項目の
    2値化ビット情報の論理和を算出して1個の測定サマリ
    としてサマリメモリ(26)に設定する測定サマリ算出手段
    (25)と、このサマリメモリに設定された測定サマリをイ
    ンタフェース指定するエラーメッセージに変換するメッ
    セージ化手段(15a) と、前記エラーメッセージを前記イ
    ンタフェースを介して前記制御装置へ送信するメッセー
    ジ送信手段(15b) とを有し、 前記制御装置は、前記測定器へ試験信号および前記マス
    クメモリに対する各測定項目採用可否を指定しかつ測定
    開始指令を送出するともに全ての試験信号に対する測定
    が終了した時点で測定データ送信要求を送出する測定制
    御処理部(13b)と、前記測定器から前記インタフェース
    を介して受信したエラーメッセージから前記被測定伝送
    装置のエラー発生状況を解読するメッセージ解読処理部
    (13c) とを有することを特徴とする伝送装置の試験装
    置。
  2. 【請求項2】 被測定伝送装置(11)に対して順次試験信
    号を送出してこの被測定伝送装置からの応答信号によっ
    てエラー発生状況を測定し、得られたエラー発生状況を
    解読する伝送装置の試験装置において、 被測定伝送装置へ試験信号を印加する試験信号発生部(1
    2a) と、前記試験信号印加に応じて前記被測定伝送装置
    から出力される応答信号に基づいてエラー情報を出力す
    るエラー測定部(12b) と、このエラー測定部から出力さ
    れたエラー情報を測定項目毎に記憶する測定項目メモリ
    (17)と、この測定項目メモリの各測定項目毎にエラーが
    存在するか否かの各2値化ビット情報を算出して2値化
    測定項目メモリ(19)に設定する2値化手段(18)と、前記
    試験信号毎に該当試験信号における前記測定項目メモリ
    の各測定項目を採用するか否かの2値化ビット情報を記
    憶するマスクメモリ(21)と、このマスクメモリの各測定
    項目の2値化ビット情報と前記2値化測定項目メモリの
    各測定項目の2値化ビット情報との各論理積値を算出し
    て採用測定項目メモリ(22)に設定する論理積手段(20)
    と、各試験信号毎に得られる前記採用測定項目メモリの
    各項目毎の2値化ビット情報毎に論理和を算出して累積
    採用測定項目メモリに設定する論理和手段(23)と、前記
    累積採用測定項目メモリの全部の測定項目の2値化ビッ
    ト情報の論理和を算出して1個の測定サマリとしてサマ
    リメモリ(26)に設定する測定サマリ算出手段(25)と、前
    記試験信号発生部へ試験信号および前記マスクメモリに
    対する各測定項目採用可否を指定しかつ測定開始指令を
    送出するともに全ての試験信号に対する測定が終了した
    時点で測定データ送信要求を出力する測定制御処理部(1
    3b) と、この測定制御処理部からの測定データ送信要求
    に応じて、前記サマリメモリに設定された測定サマリを
    エラーメッセージに変換するメッセージ化部(12d) と、
    前記エラーメッセージから前記被測定伝送装置のエラー
    発生状況を解読するメッセージ解読処理部(13c) とを備
    えたことを特徴とする伝送装置の試験装置。
JP4014222A 1992-01-29 1992-01-29 伝送装置の試験装置 Pending JPH05206978A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4014222A JPH05206978A (ja) 1992-01-29 1992-01-29 伝送装置の試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4014222A JPH05206978A (ja) 1992-01-29 1992-01-29 伝送装置の試験装置

Publications (1)

Publication Number Publication Date
JPH05206978A true JPH05206978A (ja) 1993-08-13

Family

ID=11855047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4014222A Pending JPH05206978A (ja) 1992-01-29 1992-01-29 伝送装置の試験装置

Country Status (1)

Country Link
JP (1) JPH05206978A (ja)

Similar Documents

Publication Publication Date Title
US5463700A (en) Image processing apparatus with compression error detector
JP2758340B2 (ja) Tdma移動通信装置のrfパワーレベルモニタ装置
JPH05206978A (ja) 伝送装置の試験装置
JP3366228B2 (ja) Snmpプロトコル変換方式
JPS609246A (ja) デ−タ回線網監視方式
KR19990084891A (ko) 고수준 데이터 링크제어 방식 통신 패킷의 목적지와 패킷 종류검출 장치 및 방법
JPH10133903A (ja) データ転送制御装置及び折返し試験方式
JP2833512B2 (ja) ファクシミリ装置
JP2002207050A (ja) 波形記録装置、波形データ処理システム及び波形記録装置の通信方法
JP2501888B2 (ja) 故障監視装置
JPH0653961A (ja) 監視装置
KR960013982B1 (ko) 광 씨.에이.티.브이 망에서의 협대역 종합정보통신망용 가입자 접속장치 및 그 제어방법
JPH024040A (ja) 端末制御監視装置
JP3114672B2 (ja) Atmネットワークにおけるコネクション性能測定方法
KR19990017963U (ko) 내부처리통신 경로 테스트 장치 및 그 방법
JP2002009872A (ja) データ伝送システム
JP3261266B2 (ja) 火災感知器
JPH0125459B2 (ja)
JP2970591B2 (ja) 伝送二重化監視システム
JP2004086466A (ja) 遠隔制御機能を有する中継器およびこれを用いた自動火災報知システム
JPH05199567A (ja) 端末制御監視装置
JPH0443744A (ja) 障害検出回路
JPH06292279A (ja) 送受信装置の試験及び監視制御方式
JPH06236298A (ja) 計算機システムの診断報告装置
JPH08111894A (ja) 遠方監視システム