JPH052029B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は画像情報読取装置のインターフエース
回路に係り、特に原稿上を手動走査して画像情報
を読取る装置から、上記画像情報をコンピユータ
に供給して入力するインターフエース回路に関す
る。

従来の技術 従来より画像情報を光学的手段により入力し、
これをパーソナルコンピユータ、ワードプロセツ
サ等のコンピユータシステムに供給する装置とし
て所謂イメージスキヤナ等の画像情報読取装置が
ある。

従来の画像情報読取装置は据置型であり、原稿
を一次元イメージセンサの長手方向と垂直方向に
モータ駆動により等速度で移動させ、所定周期で
繰り返しイメージセンサより画像データを読み出
し、この画像データをコンピユータシステムに供
給する。

このような画像情報読取装置においては、コン
ピユータ本体のクロツク信号を用いてイメージセ
ンサの駆動クロツク信号を生成し、イメージセン
サをコンピユータ本体と同期させることができ、
イメージセンサで得た画像データを適正なタイミ
ングでコンピユータ本体に入力することができ
る。

発明が解決しようとする問題点 しかるに、画像情報読取装置をハンデイタイプ
とし、手動で原稿上を移動させて画像情報を読取
り入力する構成とした場合には、装置の移動が手
動で行なわれるために、イメージセンサで得た画
像データを適正なタイミングでコンピユータ本体
に入力することができないという問題点があつ
た。

そこで、本発明は、カウンタ回路とシフトレジ
スタとメモリとにより、上記の問題点を解決した
画像情報読取装置のインターフエース回路を提供
することを目的とする。

問題点を解決するための手段 本発明において、カウンタ回路はイメージセン
サの画像データ出力開始を指示する第１の信号を
供給されてリセツトされ、イメージセンサの出力
画像データの各ビツトの区切りを指示する第２の
信号を供給されてカウントし、カウント値の上位
複数ビツトをアドレスとして出力する。

シフトレジスタは、イメージセンサから供給さ
れるシリアルの画像データを第２の信号に同期し
てシフトして複数ビツトパラレルに出力する。

メモリはシフトレジスタより供給されるパラレ
ルの画像データを第２の信号に同期してカウンタ
回路より供給されるアドレスに順次書き込み、か
つ検出信号の発生により該コンピユータの本体に
アクセスされ記憶されている画像データを順次パ
ラレルに読み出してコンピユータ本体に供給す
る。

作 用 本発明においては、画像情報読取装置の摺動走
査に無関係に、イメージセンサの出力画像データ
はパラレルにメモリに読み込まれ、摺動走査の変
位が所定量となる毎にメモリより画像データがコ
ンピユータ本体に入力される。

実施例 次に本発明回路の適用される画像情報読取装置
の一実施例について図面と共に説明する。第２図
は本発明になる画像情報読取装置１（以下単に読
取装置という）の分解斜視図である。同図に示す
読取装置１は大略してハウジング２、基板３、検
出手段４、発光部５、ローラ６、レンズ７、一次
元イメージセンサ８等より構成されている。

ハウジング２は上部ハーフ２ａと下部ハーフ２
ｂとよりなり、下部ハーフ２ｂの前方底部には開
口９が形成されている。この開口９の長手方向の
両側縁には軸受部１０ａ，１０ｂが下部ハーフ２
ｂと一体的に形成されており、この軸受部１０
ａ，１０ｂに形成された孔１１ａ，１１ｂには後
述するローラ６の支軸１２が回転自在に嵌入され
る。また下部ハーフ２ｂの後方中央位置にはレン
ズ７が載置取付けされる取付け部１３が一体的に
形成されている。

基板３は、その上部に後述する電子回路を構成
する電子部品１４が取付けられており、またレン
ズ７の取付け位置に対応する部分は切欠かれて略
コ字状の形状とされている。基板３は図示しない
下部ハーフ２ｂに形成されたボブに螺着されるこ
とにより下部ハーフ２ｂに取付け固定される。更
に基板３の前方左側位置には、ローラ６の回転検
出を行なう回転検出手段４が設けられている。

検出手段４はホルダ部１５、アイドラー１６、
ロータリエンコーダ１７、押えば１８等より構成
されている。ホルダ部１５は合成樹脂を一体成形
してなり、アイドラー１６の支軸１９及びロータ
リエンコーダ１７の支軸２０を軸承する軸承部２
１ａ，２１ｂ，２２ａ，２２ｂが形成されてい
る。円板状のロータリエンコーダ１７には半径方
向に延びるスリツト１７ａが等角度間隔で複数穿
設されている。また取付け状態にあるロータリエ
ンコーダ１７のスリツト１７ａと対向する位置に
は発光ダイオード２３及びフオトトランジスタ２
４が配設されている。押えばね１８はねじ２５に
よりホルダ部１５へ螺着され、その両アーム部１
８ａ，１８ｂはアイドラー１６の支軸１９を下方
へ付勢する。また、ロータリエンコーダ１７の支
軸２０の一部は径寸法が大とされておりローラ部
１７ｂが形成されている。

ここで第３図を用いて、組立てられた検出手段
４について説明する。第３図は組立てられた読取
装置１の部分切截平面図である。同図に示される
ように、ローラ６は軸受部１０ａ，１０ｂにまた
ロータリエンコーダ１７が軸承部２２ａ，２２ｂ
に軸承されており、アイドラー１６は上部よりロ
ーラ６及びロータリエンコーダ１７のローラ部１
７ｂに当接するよう構成されている。また前記し
たように押えばね１８はアイドラー１６の支軸１
９を下方向へ付勢しているため、アイドラー１６
は常に適宜な押圧力をもつてローラ６及びローラ
部１７ｂと当接する。更にアイドラー１６のロー
ラ６及びローラ部１７ｂと当接する外周部分には
滑り止め用のゴム１６ａが配設されている。よつ
てローラ６の回転は確実にアイドラー１６を介し
てロータリエンコーダ１７に伝達され、ロータリ
エンコーダ１７の回転は高精度にローラ６の回転
に対応し、これにより発光素子２３及びフオトイ
ンタラプタ２４により生成される検出信号（これ
については後述する）はローラ６の回転つまり読
取装置の摺動走査の所定変位量に高精度に対応し
た信号となる。

次に読取装置１に設けられる光学系について第
２図〜第４図を用いて説明する。第４図は読取装
置１の縦断面を示す概略構成図である。発光部５
は列設された複数の発光ダイオードよりなり、こ
れが取付けられる同一ホルダ２６にはミラー２７
が設けられている。このミラー２７は下部ハーフ
２ｂの底部面に対し45゜傾けて配設されている。
またホルダ２６の両側下部には取付け片２６ａ，
２６ｂが形成されている。この発光部５はローラ
６を下部ハーフ２ｂの下方より開口９へ挿入し支
軸１２を軸受部１０ａ，１０ｂに嵌入させた後、
支軸１２の両端部と下部ハーフ２ｂとの間隙部分
に取付け片２６ａ，２６ｂを挿入することにより
下部ハーフ２ｂに取付けられる（第３図に示す）。
これによりローラ６が下方へ離脱することはな
く、また発光部５及びミラー２７は取付具を必要
とすることなく下部ハーフ２ｂに取付けられる。

レンズ７は筒状のケース内に収納されており、
ブラケツト２８をねじ２９ａ，２９ｂで螺着する
ことにより取付け部１３上に固定される。３０は
樹脂性のセンサホルダで、後部にイメージセンサ
８が取付けられると共に、前方部分はレンズ７と
対応した半筒状の形状となつており、一部がレン
ズ７の筒状のケースと重畳するよう構成されてい
る。このセンサホルダ３０にはＶ字状のねじ孔３
０ａ，３０ｂが形成されており、ねじ３１ａ，３
１ｂにより下部ハーフ２ｂ上に取付け部１３に取
付けられる。ねじ孔３０ａ，３０ｂはＶ字状形状
とされているため、ねじ３１ａ，３１ｂを若干緩
めることによりセンサホルダ３０はレンズ７に対
して摺動変位することができ、これによりイメー
ジセンサ８に対しレンズ７の焦点調整を行なうこ
とができる。またイメージセンサ８は入来する光
に対応して光電変換を行ない画像データ信号を生
成する。

上記構成の読取装置１は第５図に示す如く、入
力しようとする文字、図形等の画像情報が記憶さ
れた情報媒体３２（例えば本）上に載置され、図
中矢印方向へ手動により変位させることにより画
像情報が入力される。この際、ローラ６は情報媒
体３２に按接しており、上記変位に対応して回転
される。

続いて読取装置１が画像入力処理する際の各構
成の機能について、主に第４図を用いて説明す
る。画像入力時にあつては発光部５の発光ダイオ
ードは発光しており、その光は開口９を介して情
報媒体３２に照射されている。この照射光の情報
媒体３２により反射光（図中、一点鎖線の矢印で
示す）は、ミラー２７により90゜方向を変換され、
レンズ７により集光されてイメージセンサ８へ入
射される。

第６図は読取装置１の一実施例の回路図を示
す。同図中、発振回路４０の出力する周波数の略
3.58MHzの発振周波信号はフリツプフロツプ４１
で１／２分周されてタイミング信号発生回路４２
に供給される。

タイミング信号発生回路４２内のフリツプフロ
ツプ４３はフリツプフロツプ４１の出力信号を
１／２分周し、そのＱ端子出力、端子出力夫々
はナンド回路４４，４５夫々においてフリツプフ
ロツプ４１の出力信号と演算されて第７図Ｂ、Ｃ
夫々に示す如きアドレスアツプ信号AU、ライト
信号が生成され、端子４６，４７夫々より出
力される。フリツプフロツプ４８はアドレスアツ
プ信号AUを１／２分周してそのＱ端子、端子
夫々よりクロツク信号φ１，φ２夫々を出力す
る。カウンタ４９はクロツク信号φ１を1024分周
して出力する。カウンタ４９の出力信号は直接及
びフリツプフロツプ５０で遅延かつ反転されてナ
ンド回路５１に供給され、ナンド回路５１は第７
図Ａに示す如きアドレスリセツト信号ARを生成
し、端子５２より出力する。

イメージセンサ８は一次元のCCD（チヤージ・
カツプリド・デイバイス）センサであり、例えば
TCD107Cが用いられる。イメージセンサ８はタ
イミング信号発生回路４２で生成されたアドレス
アツプ信号AU、クロツク信号φ１，φ２、アド
レスリセツト信号AR夫々を反転されて、16番、
８番及び18番、４番及び13番、10番夫々の端子に
供給されており、アドレスリセツト信号ARの１
周期毎に、光電変換によつて得られた１ライン
1024画素分のアナログの画像信号を１番端子より
出力する。なお、アドレスアツプ信号AUが各画
素の区切りを指示し、クロツク信号φ１，φ２は
転送クロツクとして用いられる。

イメージセンサ８より出力される画像信号はト
ランジスタQ₁を介してコンパレータ６１の非反
転入力端子に供給され、こで反転入力端子の基準
レベルと比較されて第７図Ｄに示す如きデイジタ
ルの画像データVDとされ、端子６２より出力さ
れる。なお、第８図Ａに示すアドレスリセツト信
号ARの立上がり後、第８図Ｂに示すタイミング
で画像データVDが出力される。

また、発光ダイオード２３とフオトトランジス
タ２４との間には前述の如くロータリエンコーダ
１７が配設されており、フオトトランジスタ２４
はスリツト１７ａを通して発光ダイオード２３の
光が入来すると導通して、例えば読取装置１が１
mm移動する間に８回導通する。フオトトランジス
タ２４の出力信号はコンパレータ６３の非反転入
力端子に供給され、ここで反転入力端子の基準レ
ベルと比較されてパルス信号に整形され、第８図
Ｃに示す如きステツプパルスとして端子６４より
出力される。

また、端子７１に入来するアドレスリセツト信
号ARはインバータ８１、アトン回路８７を介し
てカウンタ７８〜８０の夫々のリセツト端子CL
に供給され、アドレスリセツト信号ARの立上が
り時にカウンタ回路７７はゼロリセツトされる。

第１図は本発明のインターフエース回路の一実
施例の回路図を示す。このインターフエース回路
はコンピユータ本体（図示せず）に付設されてい
る。

第１図中、端子７０，７１，７２，７３，７４
夫々には読取装置１よりアドレスアツプ信号
AU、アドレスリセツト信号AR、画像データ
VD、ライト信号、ステツプパルスST夫々が
入来する。アドレスアぜプ信号AUはアンド回路
７５，７６を介してカウンタ回路７７に供給され
る。カウンタ回路７７は縦接続続された各ビツト
のカウンタ７８，７９，８０より構成されてお
り、上記アドレスアツプ信号AUをカウントす
る。カウンタ回路７７は全12ツトのカウント値の
うち第４〜第10ビツトの計７ビツトをアドレスと
して取り出し、RAM８２に供給する。このアド
レスつまりカウンタ回路７７の第４〜第10ビツト
は、アドレスアツプ信号AUの８パルス毎にカウ
ントアツプする。また、カウンタ回路７７のカウ
ント値の第11ビツトはインバータ８３を介してア
ンド回路７５に供給されており、カウント値が
1024以上となつたときカウントアツプ信号AUの
カウンタ７７への供給が停止される。

画像データVDはシフトレジスタ８５の入力端
子SLに供給され、ライト信号はナンド回路
８６を介して、RAM８２の制御端子Ｒ／及び
シフトレジスタ８５のクロツク入力端子に供給さ
れる。シフトレジスタ８５は８ビツト構成であ
り、ライト信号によつて入来する画像データ
をフトし、８ビツトパラルに出力する。

この８ビツトパラレルの画像データはRAM８
２の端子Ｄ０〜Ｄ７に供給されてライト信号
の立下がり時にRAM８２に書き込まれる。これ
によつてRAM８２の各アドレスにはカウンタ回
路７７の出力アドレスがカウントアツプする毎に
８ビツトの画像データVDが順次書き込まれ、１
ライン分1024ビツトの画像データVDがRAM８
２に記憶される。

ステツプパルスSTはＩ／Ｏポート８８の端子
PC７に供給され、このＩ／Ｏポート８８からデ
ータバス８９を介してコンピユータ本体に供給さ
れる。コンピユータ本体はステツプパルスSTが
立上がると、データバス８９を介してＩ／Ｏポー
ト８８に制御データ及びアドレスを供給する。な
お、９０はアドレスバスであり、コンピユータ本
体の出力するアドレスは、デコード９１でデコー
ドされてＩ／Ｏポート８８を指定するチツプセレ
クト信号が生産され、Ｉ／Ｏポート８８の端子
CSに供給される。

上記の制御データによりＩ／Ｏポート８８の端
子PC３はRAM８２の書き込み時にＬレベルであ
つたのに対してＨレベルとなる。これによつてア
ンド回路７６，８７夫々はアドレスアツプ信号
AU、アドレスリセツト信号ARのカウンタ回路
７７への供給を停止させ、シフトレジスタ８５の
シフト動作を停止させる。ナンド回路９３の出力
がＬレベルとなつてカウンタ７８〜８０夫々がプ
リセツト可能状態となり、ナンド回路８６の出力
がＨレベルとなつてRAM８２は読み出し可能状
態となる。

この後、コンピユータ本体よりデーバス８９を
介して供給される７ビツトのアドレスはＩ／Ｏポ
ート８８の端子PA０〜PA６よりカウンタ回路７
７の第４〜第10ビツトに供給される。上記アドレ
スはカウンタ回路７７にプリセツトされてRAM
８２に供給され、RAM８２の端子Ｄ０〜Ｄ７よ
り８ビツトの画像データVDが読み出され、この
画像データはＩ／Ｏポート８８の端子PB０〜PB
７，Ｄ０〜Ｄ７を通り、データバス８９を介して
コンピユータ本体に供給される。

コンピユータ本体はＩ／Ｏポート８８に順次値
をインクリメントしたアドレスを供給し、これに
よつてRAM８２より１ライン分1024ビツトの画
像データVDが読み出されてコンピユータ本体に
供給される。画像データVDの読み出しが終了す
ると、コンピユータ本体はＩ／Ｏポート８８に制
御データを供給し、端子PC３をＬレベルとし、
再びRAM８２を書き込み可能状態とする。

なお、読取装置１の動作電源はコンピユータ本
体より供給されており、Ｉ／Ｏポート８８の端子
PC０，PC１夫々がＨレベルであるとトランジス
タQ₂〜Q₅夫々が導通し、端子９５，９６より読
取装置１に電源が供給される。

このように、読取装置１の摺動走査に拘らずイ
メージセンサ８の出力画像データは所定周期で繰
り返しRAM８２に書き込まれ、摺動走査が行な
われたときロータリエンコーダ１７等が検出信号
を生成したときコンピユータ本体がRAM８２を
アクセスしてRAM８２より読み出された１ライ
ン分の画像データがコンピユータ本体に入力され
る。従つて画像データを適正なタイミングでコン
ピユータ本体に入力することができる。

また、コンピユータ本体は検出信号生成時にの
みRAM８２をアクセスすれば良く、それ以外の
ときは他のジヨブを実行でき、コンピユータ本体
の処理効率が向上する。

なお、上記実施例においては画像データはモノ
クロームの情報であるが、イメージセンサがカラ
ーの画像信号を出力するものであれば、上記実施
例と同様にしてカラーの画像データをコンピユー
タ本体に入力することができることは勿論であ
る。

発明の効果 上述の如く、本発明になる画像情報読取装置の
インターフエース回路は、カウンタ回路とシフト
レジスタとメモリとよりなるため、画像情報読取
装置の摺動走査に応じて適正なタイミングでコン
ピユータ本体に入力することができ、かつコンピ
ユータ本の処理効率を向上する等の特長を有して
いる。

【図面の簡単な説明】

第１図は本発明回路の一実施例の回路図、第２
図は本発明回路の適用される画像情報入力装置の
一実施例の分解斜視図、第３図は第２図示の装置
の部分切截平面図、第４図は第２図示の装置の縦
断面図、第５図は第２図示の装置による入力処理
を説明するための斜視図、第６図は第２図示の装
置の回路部分の一実施例の回路図、第７図、第８
図夫々は第６図示の回路各部の信号波形図であ
る。 １…読取装置、８…イメージセンサ、１７…ロ
ータリエンコーダ、２３…発光ダイオード、２４
…フオトトランジスタ、４０…発振回路、４２…
タイミング信号発生回路、７７…カウンタ回路、
８２…RAM、８５…シフトレジスタ、８８…
Ｉ／Ｏポート。

Claims (1)

1. 【特許請求の範囲】 １ 原稿上を摺動走査され、該原稿の画像を一次
   元イメージセンサで繰り返し読取りシリアルの画
   像データを得ると共に、該摺動走査の所定の変位
   量毎に検出信号を発生する画像情報読取装置とコ
   ンピユータ本体との間に設けられ、該画像データ
   を該コンピユータ本体に入力するインターフエー
   ス回路であつて、 該イメージセンサの画像データ出力開始を指示
   する第１の信号を供給されてリセツトされ、該イ
   メージセンサの出力画像データの各ビツトの区切
   りを指示する第２の信号を供給されてカウント
   し、カウント値の上位複数ビツトをアドレスとし
   て出力するカウンタ回路と、 該イメージセンサから供給されるシリアルの画
   像データを該第２の信号に同期してシフトして複
   数ビツトパラレルに出力するシフトレジスタと、 該シフトレジスタより供給されるパラレルの画
   像データを該第２の信号に同期して該カウンタ回
   路より供給されるアドレスに順次書き込み、かつ
   該検出信号の発生により該コンピユータの本体に
   アクセスされ記憶されている画像データを順次パ
   ラレルに読み出して該コンピユータ本体に供給す
   るメモリとより構成したことを特徴とする画像情
   報読取装置のインターフエース回路。