JP3212200B2 - 光走査装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、レーザプリンタ、レー
ザファクス、デジタル複写機等に使用するレーザ光を使
用した光走査装置に関する。

【０００２】

【従来の技術】一般に電子写真式プリンタの露光光学系
はＬＥＤや液晶シャッタなどの固体デバイスを使用した
ものとレーザ光を走査する方式を使用したものとに大別
され、最近では後者のものが主流となっている。そして
レーザ光を走査する方式を使用するものでは、主走査・
副走査像面湾曲、走査線湾曲、ｆθ補正、面倒れ等の各
光学収差の補正を純光学的に行うことが一般的で、複数
枚のｆθレンズと面倒れ補正シリンダー状レンズを組合
わせる構造が知られている。また光学系を簡単にするた
め、ｆθレンズの１面をトーリック面にして面倒れ補正
までｆθレンズで行うものも知られている。

【０００３】しかしｆθレンズは大きく、またコストも
高く、このためｆθレンズを使用せずに楕円筒ポリゴン
ミラーと両面非球面補正レンズの組合わせで光学収差補
正を行うものも知られている。

【０００４】また光学収差のうち、ｆθ誤差については
電気的補正により行い、その他の収差を光学的に補正す
るものも知られている。

【０００５】例えば特開平２−１３１２１２号公報のも
のは、図１７に示すように、半導体レーザ１からの発散
レーザ光をコリメータレンズ２で収束又は平行光束に修
正し、その修正したレーザ光をシリンドリカルレンズ３
を介してポリゴンミラー４に照射して偏向走査し、その
偏向光をトロイダルレンズ５を介して折り返しミラー
６，７で反射して感光体ドラム８上に集光し、かつ主走
査ライン９上を走査するようになっている。

【０００６】そしてこのような主走査装置を使用した場
合に、主走査ライン９において、中心部から端部にわた
って走査速度に差が生じるため、すなわち中央部に比べ
て端部の走査速度が大きくなるため、等時的なタイミン
グで露光したのではドットピッチに端部で大きく、中央
部で小さくなるという問題がある。

【０００７】そこで主走査ライン９の全領域を中央で二
分し、それぞれの半分の領域をａ〜ｇの７ブロックに分
割し、図１８に示すように各ブロックａ〜ｇにおいて印
字クロックの１０倍の基準クロックの１０パルス分で１
ドットを構成する部分と９パルス分で１ドットを構成す
る部分との比率を変化させて、端部になるに従ってドッ
ト印字タイミングを早め、それにより巨視的に中央部か
ら端部にわたって印字間隔が均一になるようにし電気的
にｆθ誤差の補正を行うようにしている。

【０００８】

【発明が解決しようとする課題】しかしこのように１０
パルス分で１ドットを構成する部分と９パルス分で１ド
ットを構成する部分との比率を変化するものでは、１ド
ットの１／１０のパルス幅の誤差が生じることになる
が、このように単に比率を変化させるのみでは各ドット
ライン間で９パルスと１０パルスが一定周期で並ぶた
め、各ドットライン間に各ブロック毎に異なる縦線のモ
アレが発生するという問題があった。

【０００９】そこで本発明は、電気的にｆθ誤差の補正
を行うものにおいて、縦線のモアレ発生を極力防止でき
る光走査装置を提供しようとするものである。

【００１０】

【課題を解決するための手段】請求項１対応の発明は、
記録情報に基づいてオン、オフするレーザ光を偏向走査
し、結像面にその偏向走査したレーザ光を集光してドッ
ト単位で情報を記録する光走査装置において、レーザ光
の１走査中における走査速度の変化により発生するｆθ
誤差を補正するために、１走査における各ドットに対応
する駆動パルス幅を決めるデータを複数パータン記憶し
た記憶手段と、１走査毎に記憶手段から異なるパータン
のデータを読出してレーザ光をオン、オフ制御する制御
手段を設けたものである。

【００１１】請求項２対応の発明は、レーザ光の１走査
中における走査速度の変化により発生するｆθ誤差を補
正するために、各ドットに対応する駆動パルス幅を決め
るデータを１走査分以上の長さ記憶した記憶手段と、１
走査毎に記憶手段から１走査分の長さのデータを異なる
範囲パータンで読出してレーザ光をオン、オフ制御する
制御手段を設けたものである。

【００１２】請求項３対応の発明は、レーザ光の１走査
中における走査速度の変化により発生するｆθ誤差を補
正するために、各ドットに対応する駆動パルス幅を決め
るデータを１走査の印字範囲の一端から中央までの長さ
よりも所定ドット数長い長さ分記憶した記憶手段と、結
像面上の１ドットに対応した画素クロックにより、発生
するアドレスを順次可変し、そのアドレスにより記憶手
段のアドレス指定を行って対応するドットのデータを読
出すアドレス指定手段と、１走査の開始を検出する検出
手段と、この検出手段の１走査開始の検出に応動してア
ドレス指定手段が発生するアドレスの初期値をプリセッ
トするプリセット手段と、記憶手段から読出したデータ
に基づいて発生する画素クロックの周期を制御する画素
クロック発生手段と、この画素クロック発生手段からの
画素クロックの周期で記録情報に基づいてレーザ光をオ
ン、オフ制御するレーザ光出力手段からなり、プリセッ
ト手段はプリセットする初期値を１走査毎に可変し、ア
ドレス指定手段は１走査において記憶手段が記憶したデ
ータを印字範囲の一端から中央までの長さでアドレスを
順次増加又は減少させて読出した後、アドレスを順次減
少又は増加させて再度読出すことにある。

【００１３】請求項４対応の発明は、レーザ光の１走査
中における走査速度の変化により発生するｆθ誤差を補
正するために、各ドットに対応する駆動パルス幅を決め
るデータを１走査の印字範囲の一端から中央までの長さ
で複数パターン記憶した記憶手段と、結像面上の１ドッ
トに対応した画素クロックにより、発生するアドレスを
順次可変し、そのアドレスにより記憶手段のアドレス指
定を行って１走査毎に異なるパターンのデータから対応
するドットのデータを読出すアドレス指定手段と、１走
査の開始を検出する検出手段と、この検出手段の１走査
開始の検出に応動してアドレス指定手段が発生するアド
レスの初期値をプリセットするプリセット手段と、記憶
手段から読出したデータに基づいて発生する画素クロッ
クの周期を制御する画素クロック発生手段と、この画素
クロック発生手段からの画素クロックの周期で記録情報
に基づいてレーザ光をオン、オフ制御するレーザ光出力
手段からなり、アドレス指定手段は１走査において記憶
手段が記憶した複数パターンのデータから選択したパタ
ーンのデータをアドレスを順次増加又は減少させて読出
した後、アドレスを順次減少又は増加させて再度読出す
ことにある。

【００１４】

【作用】請求項１対応の発明においては、１走査毎に記
憶手段から異なるパータンの駆動パルス幅を決めるデー
タを読出してレーザ光をオン、オフ制御する。

【００１５】請求項２対応の発明においては、１走査毎
に記憶手段から１走査分の長さのデータを異なる範囲パ
ータンで読出してレーザ光をオン、オフ制御する。

【００１６】請求項３対応の発明においては、１走査の
開始を検出するとアドレス指定手段が発生するアドレス
の初期値をプリセットする。例えば最初に１走査の一端
のドットの駆動パルス幅を決めるデータを記憶手段から
読出すためのアドレス値をプリセットする。そしてアド
レス指定により１走査の一端のドットの駆動パルス幅を
決めるデータを記憶手段から読出すと、画素クロック発
生手段はこのデータに基づいて発生する画素クロックの
周期を制御する。そしてレーザ光出力手段は画素クロッ
クの周期で１走査の一端のドットに対するレーザ光のオ
ン、オフ制御を行う。

【００１７】アドレス指定手段は画素クロックによりア
ドレスを１つ減少させる。これにより次のドットに対す
るレーザ光のオン、オフ制御を行うとともにアドレス指
定手段は画素クロック発生手段からの画素クロックによ
りアドレスをさらに１つ減少させる。こうしてアドレス
指定手段からのアドレスを１つずつ減少させることによ
り記憶手段に記憶されているデータに基づいて印字範囲
の１走査の一端から中央までの各ドット毎の駆動パルス
幅が決められ、それに基づいてレーザ光がオン、オフ制
御する。

【００１８】印字範囲の一端から中央までの走査が終了
すると、アドレス指定手段は今度は画素クロックにより
アドレスを１つずつ増加するようになる。これにより記
憶装置から読み出されるデータの順序が逆になる。こう
して記憶装置から読み出される逆順序のデータに基づい
て中央から他端までの各ドット毎の駆動パルス幅が決め
られ、それに基づいてレーザ光がオン、オフ制御する。

【００１９】そしてアドレス指定手段のアドレスが最初
のプリセット値に戻ると中央から他端までの走査が終了
することになり、これにより１走査が終了する。そして
１走査が終了すると次の１走査を開始するが、そのとき
アドレス指定手段にプリセットするアドレスの初期値を
変更する。これにより次の１走査は前の１走査に対して
記憶手段から読み出されるデータがずれることになる。
すなわち、同じ位置のドットに対し、前の走査時と次の
走査時とで駆動パルス幅が異なる。

【００２０】請求項４対応の発明においては、１走査に
おいてアドレス指定手段は記憶手段からあるパータンの
１走査の印字範囲の一端から中央までの長さの駆動パル
ス幅を決めるデータをアドレスを順次増加又は減少させ
て読出して画素クロックの周期を制御する。そしてレー
ザ光出力手段は画素クロックの周期で１走査の半分の各
ドットに対するレーザ光のオン、オフ制御を行う。

【００２１】そして印字範囲の一端から中央までの長さ
の駆動パルス幅を決めるデータの読出しが終了すると今
度はアドレス指定手段はアドレスを順次減少又は増加さ
せて駆動パルス幅を決めるデータを再度読出して画素ク
ロックの周期を制御する。そしてレーザ光出力手段は画
素クロックの周期で１走査の残りの半分の各ドットに対
するレーザ光のオン、オフ制御を行う。

【００２２】そして１走査が終了すると次の１走査を行
うがこのときアドレス指定手段は記憶手段から別のパー
タンの１走査の印字範囲の一端から中央までの長さの駆
動パルス幅を決めるデータをアドレスを順次増加又は減
少させて読出して画素クロックの周期を制御する。そし
てレーザ光出力手段は画素クロックの周期で１走査の半
分の各ドットに対するレーザ光のオン、オフ制御を行
う。

【００２３】そして印字範囲の一端から中央までの長さ
の駆動パルス幅を決めるデータの読出しが終了すると今
度はアドレス指定手段はアドレスを順次減少又は増加さ
せて駆動パルス幅を決めるデータを再度読出して画素ク
ロックの周期を制御する。そしてレーザ光出力手段は画
素クロックの周期で１走査の残りの半分の各ドットに対
するレーザ光のオン、オフ制御を行う。

【００２４】このように各走査毎に記憶手段から異なる
パータンの１走査の印字範囲の一端から中央までの長さ
の駆動パルス幅を決めるデータをアドレスを順次増加又
は減少させて読出して印字範囲の半分に対するレーザ光
のオン、オフ制御を行うとともにアドレスを順次減少又
は増加させて同一の駆動パルス幅を決めるデータを記憶
手段から再度読出して１走査の残りの半分に対するレー
ザ光のオン、オフ制御を行う。

【００２５】

【実施例】以下、本発明の請求項１に対応する実施例を
図面を参照して説明する。

【００２６】図１及び図２は光走査装置の構成を示すも
ので、この光走査装置は、レーザダイオードを備えた半
導体レーザ発振器１１からのレーザ光を収束レンズ１２
で発散気味の光束に変換させた後、スリット１３で円形
のビームに成形し、そのビームを反射ミラー１４に反射
させて直角に光路を変更させた後、スキャナモータ１５
のロータ１５ａの回転軸１５ｂ上に配置されている直角
プリズム１６の２つの反射面に照射させるようにしてい
る。

【００２７】前記直角プリズム１６は、直角三角形状を
為す２つの側面を除いた３つの面のうち、互いに直交す
る２つの面を反射面とし、残りの１つの面の中心をスキ
ャナモータ１５の回転軸１５ｂに合わせて配置してい
る。

【００２８】前記反射ミラー１４からの反射光はスキャ
ナモータ１５の回転軸１５ｂから数mm程度離れてその回
転軸１５ｂに平行に入射し、前記直角プリズム１６の反
射面で反射する。

【００２９】前記スキャナモータ１５はロータ１５ａに
マグネット１５ｃを一体に取付けている。前記回転軸１
５ｂはステータ部材１５ｄにボールベアリング１５ｅを
介して回転自在に取付けている。前記ステータ部材１５
ｄはスペーサ１５ｆを介して回路基板１５ｇを固定し、
この回路基板１５ｇの前記マグネット１５ｃと対向した
部位の裏面側にコイル１５ｈを取付けている。

【００３０】前記反射ミラー１４からの反射光は前記ス
キャナモータ１５で回転駆動する直角プリズム１６の反
射面で反射してスキャナモータ１５の回転軸１５ｂに垂
直な平面方向に偏向走査する。そしてこの偏向光は前記
直角プリズム１６の近傍に配置した、入射面よりも出射
面の曲率半径が小さく、結像面側に向かって凸のメニス
カスレンズ１７に入射し、感光ドラムの感光面を結像面
として結像している。

【００３１】前記半導体レーザ発振器１１、収束レンズ
１２及びスリット１３は光出射ユニット１８として一体
化している。前記メニスカスレンズ１７はケース１９に
収納している。

【００３２】前記光出射ユニット１８は例えば合成樹脂
等からなる装置全体を包囲する筐体２０の上部後方に嵌
め込み、前記反射ミラー１４は前記筐体２０の上部前方
の傾斜部に埋設し、前記ケース１９は前記筐体２０の前
部開口部に嵌合してねじ止めしている。

【００３３】前記筐体２０はフランジ部を設け、そのフ
ランジ部を前記スキャナモータ１５のステータ部材１５
ｄの周縁部にねじ止めしている。

【００３４】前記光走査装置からの偏向光は、図３に示
すように結像面２１に結像するが、その結像面２１の印
字範囲の一端から若干外れた位置に反射ミラー２２を設
け、この反射ミラー２２で前記光走査装置からの偏向光
を反射して走査開始を検出する検出手段としての同期セ
ンサ２３に照射している。

【００３５】前記結像面２１での走査スピードは図４に
示すように中央部から端部へ行くに従って速くなる。

【００３６】例えば直角プリズム１６による偏向利用角
を９０°、メニスカスレンズ１７の厚みを７mm、入射面
の曲率半径を−６７．０mm、出射面の曲率半径を−２
５．８mm、スキャナモータ１５の回転軸１５ｂから結像
面２１までの距離を１６８．１mmとした場合に、印字範
囲に対応する偏向光の走査範囲は中央を０として略±１
１０mmとなる。

【００３７】そこで中央から１１０mm離れた位置で最大
画角となるようにクロックを決めると、走査位置６５mm
付近での速度が平均走査速度となり、これを基準走査速
度としてその速度を基準に印字クロックを決め、かつ中
央と端で正規位置に画素が重なるように光学系を設定す
ると、中央部近傍では正規ドット位置より中央に縮ま
り、走査位置６５mm付近で最大位置ずれが生じ、端部近
傍で徐々に正規位置に近付き１１０mmの位置で正規位置
と重なるようになる。すなわち走査位置と最大位置誤差
の関係は図４のグラフｇに示すようになる。

【００３８】そこでこのようなｆθ誤差をデジタル的に
補正するため、中央から端部までの走査距離１１０mmを
図５に示すようにｂ1 〜ｂ5 の５ブロックの領域に分割
する。そしてｂ1 ブロックを４０mm、ｂ2 ブロックを１
８mm、ｂ3 ブロックを１６mm、ｂ4 ブロックを１８mm、
ｂ5 ブロックを１８mmに設定する。

【００３９】例えば１走査幅を２２０mmとすると、解像
度が３００dpi では２５９８ドットとなる。従って、ｂ
1 ブロックは４７３ドット、ｂ2 ブロックは２１２ドッ
ト、ｂ3 ブロックは１８９ドット、ｂ4 ブロックは２１
３ドット、ｂ5 ブロックは２１２ドットとなる。

【００４０】そこで基準クロックとして画素クロックの
１６倍のクロックを使用した場合には、ｂ1 ブロックは
基準クロック１６個で１ドットを構成するものを１／１
８の割合にし、基準クロック１５個で１ドットを構成す
るものを１７／１８の割合にする。またｂ2 ブロックは
基準クロック１５個で１ドットを構成するものを１／２
の割合にし、基準クロック１４個で１ドットを構成する
ものを１／２の割合にする。またｂ3 ブロックは基準ク
ロック１４個で１ドットを構成する。またｂ4ブロック
は基準クロック１４個で１ドットを構成するものを１／
３の割合にし、基準クロック１３個で１ドットを構成す
るものを２／３の割合にする。さらにｂ5 ブロックは基
準クロック１３個で１ドットを構成するものを１／３の
割合にし、基準クロック１２個で１ドットを構成するも
のを２／３の割合にする。

【００４１】以上のような規則に従って画素クロック
幅、すなわち印字ドット幅を規定することにより解像度
３００dpi の場合のｆθ誤差をデジタル的に補正するこ
とが可能となる。

【００４２】前記同期センサ２３は光走査装置の１走査
毎に走査開始を検出して図６の(a)に示すような走査開
始位置を決める同期信号Ｓを出力し、この同期信号Ｓと
次の同期信号Ｓとの間において図６の(b) に示すよう
に、例えば用紙サイズがＡ４で、３００dpi であれば印
字範囲では２５９８ドットの印字が行われる。この１走
査において一端から中央まではｂ5 ブロック、ｂ4 ブロ
ック、ｂ3 ブロック、ｂ2 ブロック、ｂ1 ブロックのド
ット印字が順次行われ、中央から他端まではｂ1ブロッ
ク、ｂ2 ブロック、ｂ3 ブロック、ｂ4 ブロック、ｂ5
ブロックのドット印字が順次行われる。

【００４３】図７は制御部の構成を示すブロック図で、
３１は制御部本体を構成するＣＰＵ（中央処理装置）、
３２はＲＡＭ（ランダム・アクセス・メモリ）、３３は
ＲＯＭ（リード・オンリー・メモリ）、３４は前記スキ
ャナモータ１５等システム全体を制御する制御回路、３
５はバス切換回路である。

【００４４】前記ＲＡＭ３２は前記ＣＰＵ３１がプログ
ラム実行を行うためのワークエリア等を形成している。
前記ＲＯＭ３３には前記ＣＰＵ３１が各部を制御するた
めのプログラムデータやｆθ誤差を補正するためのパル
ス幅データを格納している。すなわち図８に示すように
アドレス「0000 h」〜「7FFF h」を前記ＲＯＭ３３に割
当て、そのうちアドレス「0000 h」〜「5FFF h」をプロ
グラム格納エリア３３ａとし、アドレス「6000 h」〜
「7FFF h」をｆθ補正パルス幅データ格納エリア３３ｂ
としている。またアドレス「8000 h」〜「8FFF h」を前
記ＲＡＭ３２に割当て、さらにアドレス「9000 h」〜
「9FFF h」を外部Ｉ／Ｏに割当てている。

【００４５】前記ＣＰＵ３１は前記ＲＡＭ３２、制御回
路３４及びバス切換回路３５とアドレスバスライン３６
及びデータバスライン３７を介して電気的に接続してい
る。

【００４６】前記バス切換回路３５にアドレスバスライ
ン３６及びデータバスライン３７を介して前記ＲＯＭ３
３を電気的に接続するとともに、アドレスバスライン３
６を介してアドレスカウンタ３８を電気的に接続し、ま
たデータバスライン３７を介してラッチ回路３９を電気
的に接続している。

【００４７】４０は前記同期センサ２３からの同期信号
Ｓに応動してカウント動作を開始するラインカウンタ
で、このラインカウンタ４０の出力を前記アドレスカウ
ンタ３８に供給するようになっている。

【００４８】前記ラッチ回路３９は前記ＲＯＭ３３から
読み出されたパルス幅データをラッチするもので、その
ラッチ出力をプログラマブルカウンタ４１に供給してい
る。前記プログラマブルカウンタ４１は前記ラッチ回路
３９からのデータに基づいて基準クロック発振器４２か
らの基準クロックをカウントし、そのカウント結果に応
じて入力する画像データを制御し、それによりパルス幅
データに基づいた長さの画像データを前記半導体レーザ
発振器１１のレーザダイオードを駆動するＬＤドライバ
ー４３に供給している。

【００４９】前記バス切換回路３５、アドレスカウンタ
３８、ラッチ回路３９、ラインカウンタ４０、プログラ
マブルカウンタ４１、基準クロック発振器４２及びＬＤ
ドライバー４３は、１走査毎に前記ＲＯＭ３３のｆθ補
正パルス幅データ格納エリア３３ｂから異なるパータン
のデータを読出してレーザ光をオン、オフ制御する制御
手段を構成している。

【００５０】前記バス切換回路３５は、図９に示すよう
に、制御部４４、切換器４５，４６からなり、前記制御
部４４は前記ＣＰＵ３１からのリード信号Ｒとアドレス
データに基づいて前記各切換器４５，４６を切換え制御
し、前記ＲＯＭ３３からのデータバスライン３７をＣＰ
Ｕ３１側のデータバスライン３７に接続するかラッチ回
路３９側のデータバスライン３７に接続するか切換える
と共に、前記ＲＯＭ３３からのアドレスバスライン３６
をＣＰＵ３１側のアドレスバスライン３６に接続するか
アドレスカウンタ３８側のアドレスバスライン３６に接
続するか切換えるようになっている。

【００５１】前記バス切換回路３５は、図１０に示すよ
うに、ＣＰＵ３１のアドレスバスがアドレス「0000 h」
〜「5FFF h」をアクセスし、ＣＰＵ３１からのリード信
号Ｒかローレベルのときだけアドレスバスライン３６と
データバスライン３７をＣＰＵ３１側に切換え、それ以
外のときにはＲＯＭ３３のｆθ補正パルス幅データ格納
エリア３３ｂからのデータを前記アドレスカウンタ３８
が示す値によって前記ラッチ回路３９に出力させるよう
になっている。

【００５２】前記ｆθ補正パルス幅データ格納エリア３
３ｂには例えば１走査における各ドットに対応する駆動
パルス幅を決めるパルス幅データが異なるパターンで２
走査分、すなわち２パータン記憶している。

【００５３】このような構成の実施例においては、半導
体レーザ発振器１１からのレーザ光は収束レンズ１２に
より発散気味の光束に変換した後スリット１３で円形の
ビームとなる。このビームは反射ミラー１４で反射して
直角に光路を変更し、スキャナモータ１５の回転軸１５
ｂ上に配置している直角プリズム１６の反射面に照射す
る。

【００５４】直角プリズム１６は回転により入射するレ
ーザ光を偏向走査する。この偏向光はメニスカスレンズ
１７を介して結像面２１に結像する。

【００５５】ラインカウンタ４０は図６の(a) に示す書
出し位置検出信号Ｓによりカウント動作を開始する。そ
してラインカウンタ４０が所定値になるとアドレスカウ
ンタ３８によりＲＯＭ３３のアドレス指定が行われ、ｆ
θ補正パルス幅データ格納エリア３３ｂからパルス幅デ
ータがラッチ回路３９に読出される。これによりプログ
ラマブルカウンタ４１は、ラッチ回路３９からのデータ
に基づいて基準クロック発振器４２からの基準クロック
をカウントした結果に応じた長さで１ドットの画像デー
タをドライバー３３に供給する。そしてドライバー３３
は画像データに基づいて半導体レーザ発振器１１のレー
ザダイオードをオンあるいはオフ制御する。

【００５６】こうした制御を各ドット毎に繰り返し行
い、１走査において図６の(b) に示すように３００dpi
で２５９８ドットのドット印字を行う。

【００５７】そして１走査においてｆθ補正パルス幅デ
ータ格納エリア３３ｂからラッチ回路３９に図１１の
(a) に示すパターンのｆθ補正パルス幅データか、図１
１の(b) に示すパターンのｆθ補正パルス幅データかの
どちらかを読出す。すなわちアドレスが１〜２５９８で
あれば図１１の(a) に示すパターンのデータを読出し、
アドレスが２５９９〜５１９６であれば図１１の(b) に
示すパターンのデータを読出すことになる。

【００５８】図１１の(a) に示すパターンのｆθ補正パ
ルス幅データのときは、ｂ5 ブロックにおいては最初に
基準クロック１３個で１ドットを構成する出力を１回行
い、続いて基準クロック１２個で１ドットを構成する出
力を２回行い、以降この出力制御を繰り返す。またｂ4
ブロックにおいては最初に基準クロック１４個で１ドッ
トを構成する出力を１回行い、続いて基準クロック１３
個で１ドットを構成する出力を２回行い、以降この出力
制御を繰り返す。またｂ3 ブロックにおいては基準クロ
ック１４個で１ドットを構成する出力のみを繰り返し行
う。またｂ2 ブロックにおいては基準クロック１５個で
１ドットを構成する出力と基準クロック１４個で１ドッ
トを構成する出力を交互に繰り返す。さらにｂ1 ブロッ
クにおいては最初に基準クロック１６個で１ドットを構
成する出力を１回行い、続いて基準クロック１５個で１
ドットを構成する出力を１７回行い、以降この出力制御
を繰り返す。

【００５９】そして１走査においては一方の端から中央
まではｂ5 、ｂ4 、ｂ3 、ｂ2 、ｂ1 の各ブロックの出
力制御を行い、中央から他方の端まではｂ1 、ｂ2 、ｂ
3 、ｂ4 、ｂ5 の各ブロックの出力制御を行う。

【００６０】こうして１ラインの走査が終了すると次の
１ラインの走査を行うが、次の１ラインではｆθ補正パ
ルス幅データ格納エリア３３ｂからは図１１の(b) に示
すパターンのｆθ補正パルス幅データが読み出され印字
制御が行われる。

【００６１】従って、この１ラインではｂ5 ブロックに
おいては最初が基準クロック１２個で１ドットを構成す
る出力を１回行い、続いて基準クロック１３個で１ドッ
トを構成する出力を１回行い、続いて基準クロック１２
個で１ドットを構成する出力を２回行い、以降基準クロ
ック１３個で１ドットを構成する出力１回と基準クロッ
ク１２個で１ドットを構成する出力２回を繰り返し行
う。

【００６２】同様に、ｂ4 ブロック〜ｂ1 ブロック、ｂ
1 ブロック〜ｂ5 ブロックについても図１１の(b) に示
すパターンに基づいて出力制御を行う。こうして今回の
１ラインの各ドットの印字パターンは前回の１ラインの
各ドットの印字パターンとは１ドットのずれが発生す
る。

【００６３】そして今回の１ラインの印字が終了すると
さらに次の１ラインの印字を行うがこのときは再び図１
１の(a) に示すパターンに基づいて出力制御を行う。

【００６４】このように各ライン毎にｆθ補正パルス幅
データの２つのパターンを交互に読み出して印字を行っ
ているので、隣り合うライン間で主走査方向の同じ位置
で各ドットが同じパルス幅となることはなく、従って上
下のドットが同じパルス幅で並ぶことにより発生する縦
筋を防止できる。すなわち、縦線のモアレ発生を防止す
ることができる。

【００６５】またｆθ補正パルス幅データを格納するメ
モリとして本体ＣＰＵ３１が各部を制御するためのプロ
グラムデータを格納するＲＯＭ３３を使用し、バス切換
回路３５によりＣＰＵ３１がＲＯＭ３３をアクセスする
ときのみバス切換えを行ってＣＰＵ３１によるプログラ
ムのアクセスを可能にし、それ以外はｆθ補正パルス幅
データの読出しを行うようにしているので、既存のＲＯ
Ｍを利用することができ低価格化を実現できる。

【００６６】なお、ＣＰＵ３１がＲＯＭ３３をアクセス
するときバス切換えが行われ、このときにアドレスカウ
ンタ３８の値が変化する場合も発生するが、アドレスカ
ウンタ３８の値が変化してもそれにより指定されるｆθ
補正パルス幅データはラッチ回路３９にラッチしてある
データに対して急激に値が変化するようなことはないの
で、ＣＰＵ３１によるＲＯＭ３３のアクセスが終了して
バスが元の状態に戻ってからアドレスカウンタ３８の値
が指定するｆθ補正パルス幅データを読出してラッチ回
路３９にラッチしても印字動作の上ではほとんど支障は
ない。

【００６７】なお、前記実施例ではＲＯＭ３３のｆθ補
正パルス幅データ格納エリア３３ｂに２種類のｆθ補正
パルス幅データパターンを格納したものについて述べた
が必ずしもこれに限定するものではなく、３種類以上の
ｆθ補正パルス幅データパターンを格納し、その各パタ
ーンを選択的に読出すものであってもよい。

【００６８】また、前記実施例ではＲＯＭ３３のｆθ補
正パルス幅データ格納エリア３３ｂに格納するｆθ補正
パルス幅データパターンを複数パターンとし、その複数
パターンからライン毎に１つのパターンを選択的に読出
して各印字ドットのパルス幅を制御したが、例えば図１
２に示すようにｆθ補正パルス幅データ格納エリア３３
ｂに１走査２５９８ドットに対して０番目から２５９８
番目のアドレスに１走査のドット数よりも１ドット多い
２５９９ドット分のｆθ補正パルス幅データを格納して
もよい。

【００６９】この実施例は請求項２に対応するもので、
アドレスカウンタ３８でアドレス指定を行ってｆθ補正
パルス幅データ格納エリア３３ｂから１走査分のｆθ補
正パルス幅データを読出すときには、０番目から２５９
７番目までのｆθ補正パルス幅データパターンと、１番
目から２５９８番目までのｆθ補正パルス幅データパタ
ーンとを各ライン毎に交互に読出して印字制御を行えば
よい。これにより上下のライン間でｆθ補正パルス幅デ
ータを１ドットずらすことができる。

【００７０】このようにしても上下のライン間でｆθ補
正パルス幅データのパターンを変えることができるの
で、上下のライン間で主走査方向の同じ位置で同じパル
ス幅となるようにことがなく、前記実施例と同様、縦線
のモアレ発生を防止することができる。

【００７１】しかもこの実施例の場合は、ｆθ補正パル
ス幅データ格納エリア３３ｂに格納するデータ量は１走
査分のｆθ補正パルス幅データよりも１ドット分だけ多
くすればよく、前記実施例の場合に比べてｆθ補正パル
ス幅データ格納エリア３３ｂの容量を小さくできる。

【００７２】また、図１２に示すｆθ補正パルス幅デー
タパターンの格納方式において、ｆθ補正パルス幅デー
タ格納エリア３３ｂに格納するｆθ補正パルス幅データ
の長さを１走査のドット数よりも２ドット以上長くして
読出し範囲のパターンを３種類以上設定し、それにより
各ライン毎に３種類以上のパターンを選択的に読出して
各ラインの印字ドットのパルス幅を制御してもよい。

【００７３】次に本発明の請求項３に対応する実施例を
図面を参照して説明する。

【００７４】この実施例の構成は図１及び図２と同様で
あり、制御ブロックとして図１３に示す制御ブロックを
使用している。

【００７５】図１３において、５１はプリセット値を発
生するプリセット手段としてのプリセット値発生回路
で、このプリセット値発生回路５１は図１４に示すよう
にクロックカウンタ５１ａからなり、同期センサ２３か
らの同期信号Ｓに応動してプリセット値をアドレス指定
手段としてのアドレス発生回路５２に供給するようにな
っている。

【００７６】前記アドレス発生回路５２は図１５に示す
ように、アップダウンカウンタからなるアドレスカウン
タ５２ａとＪＫフリップフロップ５２ｂからなり、同期
信号Ｓによりプリセット値発生回路５１からのプリセッ
ト値をロードするようになっている。そしてアドレスカ
ウンタ５２ａのカウント値をアドレスデータとしてアド
レスバス５３を介して記憶手段である補正情報メモリ５
４に供給しそのメモリ５４のアドレス指定を行うように
なっている。

【００７７】前記補正情報メモリ５４は前述したｂ5 ブ
ロックからｂ1 ブロックまでの各ドット毎の画素クロッ
ク周期を決めるデータよりも所定ドット、例えば１ドッ
ト長いデータを格納し、前記アドレスカウンタ５２ａの
カウント値によるアドレス指定により各データをデータ
バス５５に順次出力するようになっている。

【００７８】すなわち前記アドレスカウンタ５２ａは同
期信号Ｓにより１走査の最初のドットに対応する画素ク
ロック周期を決めるデータを指定するアドレスデータを
発生するためのアドレス値をプリセット値としてセット
するようになっている。

【００７９】前記アドレスカウンタ５２ａはプリセット
値をセットした当初はダウンカウンタとして動作し、後
述する画素クロック発生回路からの画素クロックにより
ダウンカウントし、カウンタ５２ａのカウント値がゼロ
になると出力端子ＲＣＯからキャリー出力を送出するよ
うになっている。

【００８０】前記アドレスカウンタ５２ａからのキャリ
ー出力は前記ＪＫフリップフロップ５２ｂにクロックと
して入力し、これによりＪＫフリップフロップ５２ｂは
出力端子Ｑからの出力を反転するようになっている。こ
のＪＫフリップフロップ５２ｂの出力端子Ｑからの出力
の反転により前記アドレスカウンタ５２ａは今度はアッ
プカウンタとして動作するようになっている。

【００８１】図１３に示すように前記補正情報メモリ５
４からのデータは画素クロック発生手段である画素クロ
ック発生回路５６に供給するようになっている。

【００８２】前記画素クロック発生回路５６は、結像面
２１上の１ドットに対応した画素クロックの１６倍の周
波数の基準クロックを入力し、前記補正情報メモリ５４
からのデータに基づいて前述したｂ1 〜ｂ5 ブロック毎
に決められた各ドット構成に対応する周期の画素クロッ
クを出力するようになっている。

【００８３】前記画素クロック発生回路５６からの画素
クロックを前記アドレス発生回路５２に供給すると共に
ラッチ回路５７に供給している。

【００８４】前記ラッチ回路５７は、前記画素クロック
発生回路５６からの画素クロックと１ドットの画像デー
タをラッチし、画素クロックの周期だけ画像データが
「１」であれば前記半導体レーザ発振器１１をオン動作
させ、また画像データが「０」であれば前記半導体レー
ザ発振器１１をオフ動作させるようになっている。

【００８５】このような構成の実施例においては、半導
体レーザ発振器１１からのレーザ光は収束レンズ１２で
発散気味の光束に変換した後、スリット１３で円形のビ
ームとなり、さらに反射ミラー１４に反射してスキャナ
モータ１５の回転軸１５ｂ上に配置している直角プリズ
ム１６の反射面に照射する。

【００８６】直角プリズム１６は回転により入射するレ
ーザ光を偏向走査する。この偏向光はメニスカスレンズ
１７を介して結像面２１に結像する。

【００８７】そして結像面２１での走査光を同期センサ
２３が検出して同期信号Ｓを発生する。この同期信号Ｓ
はプリセット値発生回路５１及びアドレス発生回路５２
に入力する。

【００８８】これによりプリセット値発生回路５１はプ
リセット値をアドレス発生回路５２に供給し、アドレス
発生回路５２はそのプリセット値をアドレスカウンタ５
２ａにセットする。

【００８９】そして走査光が印字範囲の一端に差し掛か
ると、アドレス発生回路５２はｂ5ブロックの最初のド
ットに対応する駆動パルス幅を決めるデータを補正情報
メモリ５４から読出すためのアドレスデータを出力す
る。

【００９０】これにより補正情報メモリ５４は例えば基
準クロック１２個で１ドットを構成するデータを画素ク
ロック発生回路５６に供給する。これにより画素クロッ
ク発生回路５６は基準クロック１２個分の周期の画素ク
ロックを出力する。

【００９１】例えば最初の１ドットの画像データが
「１」であればラッチ回路５７はこの画素クロックの周
期に基づいて半導体レーザ発振器１１をオン動作させ
る。

【００９２】こうして印字範囲の一端となるｂ5 ブロッ
クの最初のドットは基準クロック１２個分だけレーザ光
を照射されることになる。

【００９３】また画素クロック発生回路５６からの画素
クロックによりアドレス発生回路５２のアドレスカウン
タ５２ａはプリセット値を１つ減算する。すなわちアド
レスが１つ減少する。

【００９４】こうして今度はアドレス発生回路５２はｂ
5 ブロックの次のドットに対応する駆動パルス幅を決め
るデータを補正情報メモリ５４から読出すためのアドレ
スデータを出力する。

【００９５】これにより補正情報メモリ５４は今回も基
準クロック１２個で１ドットを構成するデータを画素ク
ロック発生回路５６に供給する。これにより画素クロッ
ク発生回路５６は基準クロック１２個分の周期の画素ク
ロックを出力する。

【００９６】例えば次の１ドットの画像データも「１」
であればラッチ回路５７はこの画素クロックの周期に基
づいて半導体レーザ発振器１１をオン動作させる。

【００９７】こうしてｂ5 ブロックの次のドットも基準
クロック１２個分だけレーザ光を照射されることにな
る。

【００９８】また画素クロック発生回路５６からの画素
クロックによりアドレス発生回路５２のアドレスカウン
タ５２ａは値をさらに１つ減算する。すなわちアドレス
がさらに１つ減少する。

【００９９】こうして今度はアドレス発生回路５２はｂ
5 ブロックの３つ目のドットに対応する駆動パルス幅を
決めるデータを補正情報メモリ５４から読出すためのア
ドレスデータを出力する。

【０１００】これにより補正情報メモリ５４は今度は基
準クロック１３個で１ドットを構成するデータを画素ク
ロック発生回路５６に供給する。これにより画素クロッ
ク発生回路５６は基準クロック１３個分の周期の画素ク
ロックを出力する。

【０１０１】例えば次の１ドットの画像データも「１」
であればラッチ回路５７はこの画素クロックの周期に基
づいて半導体レーザ発振器１１をオン動作させる。

【０１０２】こうしてｂ5 ブロックの３つ目のドットは
基準クロック１３個分だけレーザ光を照射されることに
なる。

【０１０３】また画素クロック発生回路５６からの画素
クロックによりアドレス発生回路５２のアドレスカウン
タ５２ａは値をさらに１つ減算する。すなわちアドレス
がさらに１つ減少する。

【０１０４】このようにしてｂ5 ブロックにおいては基
準クロック１２個で１ドットを構成するものが２／３、
基準クロック１３個で１ドットを構成するものが１／３
という割合でドット印字が行われることになる。

【０１０５】同様にしてｂ4 ブロックでは基準クロック
１４個で１ドットを構成するものが１／３、基準クロッ
ク１３個で１ドットを構成するものが２／３という割合
でドット印字が行われることになる。

【０１０６】同様にしてｂ3 ブロックでは基準クロック
１４個で１ドットを構成してドット印字が行われること
になる。

【０１０７】同様にしてｂ2 ブロックでは基準クロック
１５個で１ドットを構成するものが１／２、基準クロッ
ク１４個で１ドットを構成するものが１／２という割合
でドット印字が行われることになる。

【０１０８】同様にしてｂ1 ブロックでは基準クロック
１６個で１ドットを構成するものが１／１８、基準クロ
ック１５個で１ドットを構成するものが１７／１８の割
合でドット印字が行われることになる。

【０１０９】こうしてｂ1 ブロックまでの印字が行われ
ると走査が印字範囲の一端から中央まで終了する。この
ときアドレスカウンタ５２ａの出力端子ＲＣＯからキャ
リー出力が出力してＪＫフリップフロップ５２ｂにクロ
ックとして入力する。これによりＪＫフリップフロップ
５２ｂは反転し、その出力端子Ｑからの出力によりアド
レスカウンタ５２ａはダウンカウンタからアップカウン
タに変更する。

【０１１０】これにより今度はアドレスカウンタ５２ａ
が指定する補正情報メモリ５４のアドレスはｂ1 ブロッ
ク、ｂ2 ブロック、ｂ3 ブロック、ｂ4 ブロック、ｂ5
ブロックの順にデータを読出す順序となる。

【０１１１】こうして印字範囲の中央から他端までの走
査における各ドット印字幅が制御されることになる。

【０１１２】そしてｂ5 ブロックの最後のドットに対す
るデータが補正情報メモリ５４から読み出され、それに
より画素クロック発生回路５６から画素クロックが発生
し、その画素クロックの周期に基づいて半導体レーザ発
振器１１がオン又はオフ動作すると１走査が終了するこ
とになる。

【０１１３】こうして１走査が終了し、次の走査光が同
期センサ２３により検出されると、次の１走査が開始さ
れることになる。このときも同期信号Ｓによりプリセッ
ト値発生回路５１はプリセット値をアドレス発生回路５
２に供給するが、このときプリセット値を例えば１ドッ
ト分ずらす。

【０１１４】これにより次の１走査においては例えば前
の走査においては基準クロック１３個で１ドットを構成
したドットの位置に今度は基準クロック１２個で１ドッ
トを構成するドットが位置決めされることになる。すな
わち次の１ラインは前のラインとは異なる範囲のパター
ンで補正情報メモリ５４から１走査の半分の長さの各ド
ット毎の画素クロック周期を決めるデータが読み出され
ることになる。

【０１１５】こうして上下のライン間で同じ印字幅のド
ットが位置しないように１走査の半分の長さの画素クロ
ック周期を決めるデータの範囲パターンを交互に切換え
ることにより、ライン間で主走査方向の同じ位置で同じ
画素幅となるのを防止でき、これにより縦線のモアレ発
生を防止できる。

【０１１６】また１走査を中央で半分に分け、一端から
中央までと中央から他端までを補正情報メモリ５４に格
納している各ドット毎の画素クロック周期を決めるデー
タを共通に使用して各ドットの画素クロックを発生させ
ているので、補正情報メモリ５４に格納するデータは１
走査分必要無く、１走査の半分だけあればよい。

【０１１７】従って、データ量を半分にすることがで
き、補正情報メモリ５４のメモリ容量を小さくできる。

【０１１８】なお、前記実施例ではアドレス発生回路５
２をアドレスカウンタ５２ａとＪＫフリップフロップ５
２ｂで構成したものについて述べたが、図１６に示すよ
うにアドレスカウンタ５８ａと排他的オアゲートからな
る論理回路５８ｂからなるアドレス発生回路５８を使用
しても同様の制御ができる。

【０１１９】このアドレス発生回路５８のアドレスカウ
ンタ５８ａは補正情報メモリ５４のアドレスバスよりも
１本多いアドレスの出力端子Ｑ0 〜Ｑn を持ち、アドレ
スカウンタ５８ａの出力端子Ｑ0 〜Ｑn-1 からの出力と
最上位ビットの出力端子Ｑnからの出力との排他的論理
和をそれぞれとってその出力を補正情報メモリ５４への
アドレスバスに入力している。

【０１２０】このアドレス発生回路５８では同期信号Ｓ
の入力によってアドレスカウンタ５８ａにプリセット値
をセットするが、その値は走査が印字範囲の一端から中
央付近に到達したときに最上位ビットが「１」となる値
に設定する。

【０１２１】このようにすれば走査が印字範囲の一端か
ら中央に到達したときに出力端子Ｑn からの出力が
「１」となって各排他的オアゲートからの出力はそれま
での出力とは反対のレベルの出力となる。すなわちこれ
は１の補数をとることと等価となり、アドレスカウンタ
５８ａのカウント値が１つずつカウントアップしている
にもかかわらず補正情報メモリ５４に入力するアドレス
は１つずつ減算されることになる。

【０１２２】従ってこのようにしても補正情報メモリ５
４のデータを１回目と２回目で読出すアドレス方向を変
えて２回読出すことができるので、前記実施例同様の作
用効果が得られる。

【０１２３】なお、アドレス発生回路としては前記各実
施例のものに限定されるものではなく、ソフトウエアで
構成することも可能である。

【０１２４】また、この実施例では補正情報メモリ５４
にｂ5 ブロックからｂ1 ブロックまで、すなわち１走査
の半分の長さの各ドット毎の画素クロック周期を決める
データよりも１ドット長いデータを格納し、各ライン毎
に補正情報メモリ５４から１走査の半分の長さの画素ク
ロック周期を決めるデータを２つの異なる範囲パターン
から交互に読出すようにしたが必ずしもこれに限定する
ものではなく、補正情報メモリ５４に１走査の半分の長
さの各ドット毎の画素クロック周期を決めるデータより
も２ドット以上長いデータを格納し、３ライン以上の間
で各ドットの画素クロック周期がずれるように補正情報
メモリ５４から１走査の半分の長さの画素クロック周期
を決めるデータを３つ以上の異なる範囲パターンから選
択的に読出してもよい。

【０１２５】なお、前記実施例では補正情報メモリに１
走査の半分の長さの各ドット毎の画素クロック周期を決
めるデータよりも１ドット長いデータを格納し、各ライ
ン毎に補正情報メモリから１走査の半分の長さの画素ク
ロック周期を決めるデータをプリセット値を１ドッ分ず
らして２つの異なるパターンとして読出すようにしたが
必ずしもこれに限定するものではなく、補正情報メモリ
に１走査の半分の長さの各ドット毎の画素クロック周期
を決めるデータを複数パターン分格納し、複数ライン間
でプリセット値を例えば１走査の半分の長さのドット数
分ずつずらして各パターンを補正情報メモリから選択的
に読み出して各ラインの画素クロック周期を制御しても
よい。このようにすれば請求項４に対応する実施例が実
現できる。

【０１２６】

【発明の効果】以上、本発明によれば、電気的にｆθ誤
差の補正を行うものにおいて、縦線のモアレ発生を防止
できるものである。

【図面の簡単な説明】

【図１】本発明の一実施例を示す筐体を省いた状態の平
面図。

【図２】図１のＡ−Ａ線に沿った断面図。

【図３】同実施例の結像面での走査範囲を示す図。

【図４】同実施例の走査スピードの変化と最大位置誤差
との関係を示す図。

【図５】同実施例の走査位置と分割ブロック及び最大位
置誤差の関係を示す図。

【図６】同実施例の同期信号と印字走査範囲を示す図。

【図７】同実施例の制御回路構成を示すブロック図。

【図８】同実施例のメモリ部のアドレス関係を示す図。

【図９】同実施例のバス切換回路の構成を示す図。

【図１０】同実施例のバス切換回路のバス切換え制御を
示すタイミング図。

【図１１】同実施例のｆθ補正パルス幅データパターン
を示す図。

【図１２】ｆθ補正パルス幅データ格納エリアに格納す
るｆθ補正パルス幅データパターンの他の実施例を示す
図。

【図１３】制御回路の他の実施例を示すブロック図。

【図１４】同制御回路におけるプリセット値発生回路の
構成を示す回路図。

【図１５】同制御回路におけるアドレス発生回路の構成
を示す回路図。

【図１６】同制御回路におけるアドレス発生回路の他の
実施例を示す回路図。

【図１７】従来例を示す斜視図。

【図１８】同従来例における走査位置に対するレーザ制
御信号の周期を示す図。

【符号の説明】

１１…半導体レーザ発振器 １５…スキャナモータ １６…直角プリズム ２１…結像面 ２３…同期センサ ３１…ＣＰＵ（中央処理装置） ３３ｂ…ｆθ補正パルス幅データ格納エリア ３５…バス切換回路 ３８…アドレスカウンタ ４１…プログラマブルカウンタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中原 信彦 静岡県三島市南町６番78号 東京電気株 式会社技術研究所内 (72)発明者 加藤 宣之 静岡県三島市南町６番78号 東京電気株 式会社技術研究所内 (56)参考文献 特開 平６−191085（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02B 26/10

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 記録情報に基づいてオン、オフするレー
   ザ光を偏向走査し、結像面にその偏向走査したレーザ光
   を集光してドット単位で情報を記録する光走査装置にお
   いて、レーザ光の１走査中における走査速度の変化によ
   り発生するｆθ誤差を補正するために、１走査における
   各ドットに対応する駆動パルス幅を決めるデータを複数
   パータン記憶した記憶手段と、１走査毎に前記記憶手段
   から異なるパータンのデータを読出してレーザ光をオ
   ン、オフ制御する制御手段を設けたことを特徴とする光
   走査装置。
2. 【請求項２】 記録情報に基づいてオン、オフするレー
   ザ光を偏向走査し、結像面にその偏向走査したレーザ光
   を集光してドット単位で情報を記録する光走査装置にお
   いて、レーザ光の１走査中における走査速度の変化によ
   り発生するｆθ誤差を補正するために、各ドットに対応
   する駆動パルス幅を決めるデータを１走査分以上の長さ
   記憶した記憶手段と、１走査毎に前記記憶手段から１走
   査分の長さのデータを異なる範囲パータンで読出してレ
   ーザ光をオン、オフ制御する制御手段を設けたことを特
   徴とする光走査装置。
3. 【請求項３】 記録情報に基づいてオン、オフするレー
   ザ光を偏向走査し、結像面にその偏向走査したレーザ光
   を集光してドット単位で情報を記録する光走査装置にお
   いて、レーザ光の１走査中における走査速度の変化によ
   り発生するｆθ誤差を補正するために、各ドットに対応
   する駆動パルス幅を決めるデータを１走査の印字範囲の
   一端から中央までの長さよりも所定ドット数長い長さ分
   記憶した記憶手段と、結像面上の１ドットに対応した画
   素クロックにより、発生するアドレスを順次可変し、そ
   のアドレスにより前記記憶手段のアドレス指定を行って
   対応するドットのデータを読出すアドレス指定手段と、
   １走査の開始を検出する検出手段と、この検出手段の１
   走査開始の検出に応動して前記アドレス指定手段が発生
   するアドレスの初期値をプリセットするプリセット手段
   と、前記記憶手段から読出したデータに基づいて発生す
   る画素クロックの周期を制御する画素クロック発生手段
   と、この画素クロック発生手段からの画素クロックの周
   期で記録情報に基づいてレーザ光をオン、オフ制御する
   レーザ光出力手段からなり、前記プリセット手段はプリ
   セットする初期値を１走査毎に可変し、前記アドレス指
   定手段は１走査において前記記憶手段が記憶したデータ
   を印字範囲の一端から中央までの長さでアドレスを順次
   増加又は減少させて読出した後、アドレスを順次減少又
   は増加させて再度読出すことを特徴とする光走査装置。
4. 【請求項４】 記録情報に基づいてオン、オフするレー
   ザ光を偏向走査し、結像面にその偏向走査したレーザ光
   を集光してドット単位で情報を記録する光走査装置にお
   いて、レーザ光の１走査中における走査速度の変化によ
   り発生するｆθ誤差を補正するために、各ドットに対応
   する駆動パルス幅を決めるデータを１走査の印字範囲の
   一端から中央までの長さで複数パターン記憶した記憶手
   段と、結像面上の１ドットに対応した画素クロックによ
   り、発生するアドレスを順次可変し、そのアドレスによ
   り前記記憶手段のアドレス指定を行って１走査毎に異な
   るパターンのデータから対応するドットのデータを読出
   すアドレス指定手段と、１走査の開始を検出する検出手
   段と、この検出手段の１走査開始の検出に応動して前記
   アドレス指定手段が発生するアドレスの初期値をプリセ
   ットするプリセット手段と、前記記憶手段から読出した
   データに基づいて発生する画素クロックの周期を制御す
   る画素クロック発生手段と、この画素クロック発生手段
   からの画素クロックの周期で記録情報に基づいてレーザ
   光をオン、オフ制御するレーザ光出力手段からなり、前
   記アドレス指定手段は１走査において前記記憶手段が記
   憶した複数パターンのデータから選択したパターンのデ
   ータをアドレスを順次増加又は減少させて読出した後、
   アドレスを順次減少又は増加させて再度読出すことを特
   徴とする光走査装置。