JPH05197585A - データ比較装置及びエミュレータ - Google Patents

Abstract

(57)【要約】 【目的】データ比較装置に関し、基準データの設定の簡
易化を目的とする。 【構成】可変データと所定の固定データとを演算して演
算データを生成するデータ演算部と、この演算データを
含む比較基準データと入力される比較対象データとを比
較して比較結果を出力するデータ比較部と、この比較後
に比較対象データの少なくとも一部によって可変データ
の値を更新するデータ更新部とを組合せるように構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデータ比較装置及びエミ
ュレータに関し、特に本発明のデータ比較装置は、デー
タ書換え検出装置として或いはエミュレータ等のデバッ
ガにおけるブレーク信号発生部等として採用すると好適
である。

【０００２】近年、ＭＣＵのプログラム開発言語の高級
化に伴い、エミュレータにおいても高級言語対応が要求
されており、デバッグ用ユーザマシンにおける使用方法
が従来より複雑化していることから、エミュレータによ
ってデバッグを行うに際して、実行プログラムにおける
簡易な設定環境が要請されている。また、エミュレーシ
ョンＭＣＵの実行停止回数及び時間をできる限り最低限
にして、リアルタイム性を向上させる要請もある。

【０００３】オブジェクトプログラムのデバッグに際し
て、外部ブレークによるプログラムの実行停止（ブレー
ク）を発生させるためには、バスブレーク或いはトレー
ス完了ブレーク等の制御信号を発生させて、外部トリガ
ブレークを発生させることが行なわれている。例えば、
エミュレータでは、アドレスバス、データバス及び制御
バスから得られる各データを基本監視データとして監視
し、或いは更に他の有用な情報をも加えて監視して、外
部トリガブレークを得ている。

【０００４】監視は、通常比較器（コンパレータ）によ
って行なわれ、コンパレータは、アドレスバス及びデー
タバス等を常時監視しており、これらから、予め設定さ
れたブレーク条件（比較基準データ及びデータ比較条
件）と一致する信号データが得られたときに、必要なブ
レーク信号を発生させる。このブレーク中に、例えば操
作者によって行なわれる画面上の表示データの視覚検査
等を介してバグの発見が行なわれる。

【０００５】

【従来の技術】コンパレータには、予め比較対象データ
と比較するための比較基準データ（以下単に基準データ
と呼ぶ）がプログラムを介して設定されており、コンパ
レータは、この基準データと比較対象データとの比較を
介して、設定されたブレーク条件を成すデータが比較対
象データ中に得られたときに、ブレーク信号を発生させ
る。

【０００６】図６には、比較対象データを成す各バスの
データを監視する従来のコンパレータに与えられる基準
データの例（例１〜例３）が示されている。例１に示し
たものは、ＣＰＵのプログラムの実行が或るサブルーチ
ンsub( )に移ったときにブレーク信号を発生させるバス
ブレークの例であり、この場合、コンパレータに与えら
れる設定基準データは、アドレス部のデータがサブルー
チンのアドレスsub( )、データ部のデータは任意、アク
セスタイプ部のデータがPR（プログラムアクセス）であ
り、データ比較条件は“一致”である。

【０００７】監視対象であるアドレスバスにsub( )、制
御バスにPRが夫々出力されると、これらを監視している
コンパレータは、比較対象データが基準データと一致し
たことを検出して一致信号を出力し、これによって、プ
ログラムの実行がサブルーチンsub( )に移ったことが検
出されて、予定されたバスブレークが発生する。

【０００８】例２に示したものは、変数varに数値100が
書き込まれたときにブレーク信号を発生させる設定であ
り、この場合には、コンパレータにおける基準データの
アドレス部が変数のアドレスvar、データ部が100、アク
セスタイプ部がDW（データ書込み）とされ、データ比較
条件は“一致”である。アドレスバス、データバス及び
制御バスに、これら設定された基準データと同じ値の比
較対象データが出力されると、コンパレータからブレー
ク信号が発生する。

【０００９】例３に示したものは、変数varの内容が変
更されたときにブレークするための設定であり、この場
合には、基準データとして、アドレス部が変数のアドレ
スvar、データ部は現在値、アクセスタイプ部はDW、デ
ータ比較条件はデータ部の“不一致”である。データ部
における現在値は、プログラムの実行直前に与えられ
る。双方のデータにおけるアドレス部及びアクセスタイ
プ部が一致し、且つデータ部の不一致が発生したとき
に、設定されたブレーク条件が満たされてバスブレーク
が発生する。

【００１０】上記各例は、全て単独のブレーク条件が設
定される例であるが、かかる設定によると、ブレーク条
件が比較的簡単なため不必要なブレークが頻繁に発生す
ることから、デバッグにおいてリアルタイム性が損われ
ると共にそのブレーク発生後のデータ設定或いはプログ
ラム再開等の操作が煩雑になる。このため、以下に述べ
るように、二種類以上の条件を組合せたシーケンシャル
ブレークが用いられることが多い。

【００１１】図７はシーケンシャルブレークの例を示す
ものである。同図において、前記例１と対応させて示し
た例１’の基準データでは、一のサブルーチンを成す特
定のファンクションfunc( )から別のサブルーチンsub
( )が呼ばれたときにブレークする条件が示されてお
り、この場合、第一及び第二のコンパレータがシーケン
サを介して直列（シーケンシャル）に結合される。

【００１２】第一のコンパレータ（１）では、基準デー
タは、アドレス部がファンクションの先頭アドレスfunc
( )、データ部は任意、アクセスタイプ部がPRとして設
定され、また、データ比較条件としては“一致”が設定
されている。第二のコンパレータ（２）では、基準デー
タは、アドレス部がサブルーチンの先頭アドレスsu
b()、データ部は任意、アクセスタイプがPRとして設定
され、また、データ比較条件としては“一致”が設定さ
れる。シーケンサの設定は、コンパレータ１が先行の第
一順位でコンパレータ２が次の第二順位である。

【００１３】上記により、コンパレータ１の出力で一致
が検出された後に、更にコンパレータ２で一致が検出さ
れると、シーケンシャルのブレーク条件が満たされる結
果、設定された基準データ、比較条件及びシーケンシャ
ル条件に従うブレークが発生する。このため、前記例１
に比してブレーク回数が少くなり、所望の条件における
ブレークのみを選定してリアルタイム性を向上させるこ
とができる。

【００１４】図６の例２に対応して示した図７の例２’
では、変数varがクリアされた後に数値100が書き込まれ
たときにブレークする設定である。この場合には、コン
パレータ１においては、基準データは、アドレス部が変
数のアドレスvar、データ部が０、アクセスタイプ部がD
W（データライト）として設定され、また、データ比較
条件としては“一致”が設定される。コンパレータ２で
は、基準データは、アドレス部が変数のアドレスvar、
データ部が100、アクセスタイプ部がDWとして設定さ
れ、また、データ比較条件としては“一致”が設定され
る。シーケンサにおける設定は、コンパレータ１が第一
順位、コンパレータ２が第二順位である。

【００１５】例２’においても、例１’と同様に、コン
パレータ１の出力で一致が検出された後に、更にコンパ
レータ２で一致が検出されると、シーケンシャルのブレ
ーク条件が満たされる結果、設定された基準データ、比
較条件及びシーケンシャル条件に従うブレークが発生す
ることとなる。

【００１６】

【発明が解決しようとする課題】従来のコンパレータを
採用し且つ上記の如くシーケンシャルのブレーク条件を
設定することにより、従来のコンパレータを備えるエミ
ュレータにおいても、不必要なブレークを省いて真に必
要なブレーク条件の設定が容易となるが、これらコンパ
レータに設定される各基準データは、通常、エミュレー
タにおける実行開始前に予め設定する必要がある。

【００１７】ところが、エミュレーションＭＣＵにおい
ては、例えば、プログラムを実行して始めて確定する事
柄をブレーク条件の事象として設定したい場合がある。
例えば、図６の例３の設定の場合には、基準データのデ
ータ部の現在値は、変数の値をデータ比較の直前に設定
する必要があり、この変数は関数から取り出される前に
はアドレスが特定されない場合もあり、かかる場合に
は、基準データの値をプログラムを介して事前に設定す
ることができなく、シーケンシャル条件の設定が不可能
である。

【００１８】即ち、従来のコンパレータの場合には、例
えばブレーク条件として設定したい基準データが、エミ
ュレータにおけるＣＰＵのプログラムの進行を介して定
まるときには、この基準データをプログラムによって事
前に設定することができないため、比較が行なわれる前
にマニュアル等を介してブレーク及びデータ設定する必
要があり、操作が煩雑であったり、リアルタイム性が損
われたりするという問題があった。

【００１９】本発明は、上記エミュレーションＭＣＵ等
の問題に鑑み、基準データの設定が簡略化されたデータ
比較装置及びこれを備えるエミュレータを提供し、もっ
て、ブレーク条件の検出等のためにデータ比較装置を採
用するエミュレーションＭＣＵ等におけるブレーク操作
の煩雑性の解消及びリアルタイム性の向上を図ること等
を目的とする。

【００２０】

【課題を解決するための手段】図１は、本発明の原理図
を成すデータ比較装置のブロック図の例示である。同図
において、ａは比較対象データ、ｂは可変データ、ｃは
固定データ、ｄは基準データ、１〜４は夫々図示の如く
各データを格納するためのレジスタ、５はデータ演算
部、６はデータ比較部、７はデータ更新部である。な
お、データ演算部５が加算装置から成る場合を例示し
た。

【００２１】前記目的を達成するため、本発明のデータ
比較装置は、可変データ（ｂ）と所定の固定データ
（ｃ）とを演算して演算データ（ｄ１）を生成するデー
タ演算部（５）と、前記演算データ（ｄ１）を少なくと
も一部として含む比較基準データ（ｄ）と、入力される
比較対象データ（ａ）とを比較して、比較結果を出力す
るデータ比較部（６）と、前記比較後において前記比較
対象データ（ａ）の少なくとも一部（ａ１）によって前
記可変データ（ｂ）の値を更新するデータ更新部（７）
とを組合せて成ることを特徴とするものである。

【００２２】

【作用】本発明のデータ比較装置によると、図１におい
て、データ比較部６における基準データｄと比較対象デ
ータａとの比較に後続して、可変データｂが比較対象デ
ータａの少なくとも一部のデータａ１によって更新され
るので、この可変データｂと固定データｃとの演算デー
タｄ１が更新される結果、基準データｄをプログラムの
進行に従って比較対象データ及び固定データ等から定め
ることができるため、プログラムの停止等を介して基準
データを設定することを要しないで、真に必要なブレー
ク信号等を得ることが容易となり、エミュレータ等の操
作の煩雑性を除き且つリアルタイム性の向上を可能とす
る。

【００２３】データ演算部５を図１に示したように加算
装置とし、且つ、固定データｃを零データとすれば、基
準データｄの少なくとも一部のデータｄ１が、比較対象
データａの少なくとも一部のデータａ１によって置換さ
れる。この場合、比較対象データａの一部データａ１の
書換えの有無の検出が可能となる。

【００２４】

【実施例】図面を参照して本発明を更に説明する。図１
のデータ比較装置１０では、データ更新部７には、特別
な更新条件が入力されておらず、比較対象データａの一
部のビットパターンａ１によって可変データｂが自動的
に更新される例である。

【００２５】データ演算部５は、同図に示した加算装置
として構成する他、例えば減算装置或いは論理演算装置
として構成することもでき、バス等から読み出されてレ
ジスタ１に格納されると共にデータ比較部６に入力され
る比較対象データａの部分データａ１と、予め設定され
た固定データｃとから、所定の演算によって得られる演
算データｄを出力し、データ比較部６に出力するもので
ある。

【００２６】データ比較部６は、双方のデータの一致或
いは不一致を検知して、一致又は不一致信号を出力す
る。また、例えば、比較対象データが基準データよりも
大きい或いは小さいことを検出してもよい。

【００２７】なお、データ更新部７を介して、比較対象
データａから送られるデータ部分ａ１は、比較対象デー
タａの少なくとも一部としてあり、データ部分ａ１が比
較対象データａの全体であってもよい。

【００２８】固定データｃは、全てのビットパターンを
零とする零データとできる他、データ演算部が加算装置
として構成される場合には、一定のオフセットとして、
比較対象データから所定値だけ大きなデータをデータ演
算部５の出力として得ることもできる。

【００２９】図２は、本発明の第一の実施例のデータ比
較装置を成すデータ書換え検出装置１０’のブロック図
である。なお、図１と同様な部分は同じ符号を付してあ
る。比較対象データａは、アドレス部ａ０、データ部ａ
１及びアクセスタイプ部ａ２から構成されており、デー
タ更新部７を介して可変データｂを更新するのは、その
内データ部ａ１の値である。

【００３０】データ比較部６は、比較対象データａと基
準データｄとを比較し、双方のアドレス部ａ０、ｄ０が
一致したとき、アドレス一致信号を成す更新信号ｆをデ
ータ更新部７に出力すると共に、更にアクセスタイプ部
のデータがデータ書込みDWであるときに、双方のデータ
部ａ１、ｄ１が不一致であると、このデータ書換え検出
装置の出力としてデータ書換え信号を出力するものであ
る。

【００３１】データ更新部７には、更に、外部信号を成
す更新許可／禁止信号ｅが入力されており、データ更新
部７は、この更新許可／禁止信号ｅと、データ比較部６
の一部出力を成す前記内部更新信号ｆとのＡＮＤ条件の
成立を介して導通するスイッチング手段として構成され
る。比較対象データのデータ部ａ１は、これら更新条件
の成立によって同じビット数のデータを成す可変データ
ｂの更新のために出力される。

【００３２】また、固定データｃは、可変データｂと同
じビット数のデータで、且つ全てのビットパターンが零
のデータである。従って、データ加算部５の出力を成す
加算データｄ１は可変データｂそのものである。また、
レジスタ３の固定データｃ以外のビットの内アドレス部
は、注目アドレスの数値が格納されている。

【００３３】図２において、外部更新信号ｅを更新許可
としておき、また、可変データｂに監視対象のデータａ
１の初期値を与えた上で、このデータ書換え検出装置１
０’を介してバスを監視する。比較対象データａの内ア
ドレスバスから読み出されたアドレス部ａ０が、基準デ
ータｄのアドレス部の値ｄ０と一致すると、データ比較
部６を介してアドレス一致信号ｆが出力され、データ更
新部７における更新が許可になる。これにより、データ
更新部７を介して比較対象データａの内、データ部ａ１
のデータによって可変データｂが置換される。

【００３４】上記において、読み出されたデータ部ａ１
と、直前に読み出されたこのデータ部の値（可変データ
ｂ）とが異なる値であったときには、データ比較部６を
介して不一致信号が出力されてデータ書換えが有ったこ
とが検出される。また、これと共に、そのデータ部ａ１
を介して可変データｂが再び更新されるので、データ部
ａ１のデータが更に書き換えられたときには、再び、デ
ータ書換え信号が出力される。本データ書換え検出装置
１０’により、データ部ａ１のデータ書換えの検出が繰
り返し可能である。

【００３５】上記の如く、本装置によると、或る特定の
アドレスのデータ部ａ１が書き換えられると、その都度
データ書換え信号が出力されるため、このデータ比較装
置は、特定のアドレスの信号のデータ部の値が書き換え
られたことを検出するデータ書換え検出装置を成すもの
である。

【００３６】なお、図２の実施例であるデータ書換え検
出装置の場合、外部からの更新許可／禁止信号ｅを更新
禁止としておけば、比較対象データａと基準データｄと
を通常のコンパレータのように比較するデータ比較装置
としても動作させることができる。

【００３７】図３は、本発明の第二の実施例のデータ比
較装置のブロック図で、自動変数の如くエミュレーショ
ンＭＣＵにおいてプログラムの実行開始までメモリ領域
の確定しない変数のアドレスを確定し、その後データ比
較を行う装置の一部を示している。

【００３８】データ更新部７を介して可変データｂを更
新するデータは、基準データａの内アドレス部ａ１であ
る。固定データｃは読み出されたアドレス部ａ１のアド
レスからのオフセットを規定するデータである。エミュ
レーションＭＣＵの動作開始に先立って、固定データｃ
は、注目する自動変数を生成する関数Ａ内でのフレーム
ポイントからのオフセット値としてレジスタ３内に格納
されている。データ演算部５は、第一の実施例と同様に
加算装置として構成されている。

【００３９】データ比較部６は、比較する双方のデータ
の内アクセスタイプ部ａ２、ｂ２の出力を比較して、双
方のデータが一致すると、データ更新部７に対して更新
信号ｆを出力する。また、データ更新部７に外部から入
力される更新許可／禁止信号ｅは、初期設定として更新
許可、更新が一旦行なわれると自動的に更新禁止に切り
換わるようにしてある。

【００４０】動作に当り、エミュレーションＭＣＵの制
御が関数Ａの先頭行に移ったときに本データ比較装置１
０を動作させる。データ比較部６は、比較対象データａ
のアクセスタイプ部ａ２がデータアクセスであることを
検知して、データ更新部７に更新信号ｆを送出する。前
記の如く更新許可／禁止信号ｅが自動更新許可としてあ
るので、関数Ａの最初のフレームポイントの更新で可変
データｂの更新を行なう。その後は、更新許可／禁止信
号ｅが更新禁止となるので、可変データｂの自動更新が
禁止される。これによって、自動変数のアドレスが確定
する。

【００４１】図４は、エミュレータで採用される、本発
明の実施例のコンパレータ１及び２をシーケンサを介し
て結合した形式のブレーク信号発生部における各部の設
定の説明図で、双方のコンパレータにおける基準データ
及び比較条件並びにシーケンサによる順位設定を示して
いる。

【００４２】なお、コンパレータ１は、データ更新部に
入力される外部信号が更新禁止としてあるので、通常の
コンパレータと同様な作用を行なう。このエミュレータ
においては、動作が開始され、コンピュータの初期化が
終了した後になって変数varのデータ内容が変更された
ときにブレークする。

【００４３】コンパレータ１の基準データの設定は、ア
ドレス部がinti end、即ち初期化ルーチンの最終アドレ
ス、データ部は任意、アクセスタイプ部がPRとしてあ
り、基準データ及び比較対象データの双方のアドレス部
及びアクセスタイプ部を比較する。この場合、データ比
較条件は“一致”としてある。

【００４４】コンパレータ２の基準データの設定は、ア
ドレス部が変数のアドレスvar、アクセスタイプ部がデ
ータ書込みDWであり、双方のデータ部の比較の際のデー
タ比較条件は“不一致”としてある。基準データのデー
タ部は、比較対象データのデータ部によって自動的に置
換されており、その結果、変数varの現在値を与えられ
ている。シーケンサにおけるレベル設定は、コンパレー
タ１が先行の第一順位、コンパレータ２が後続の第二順
位である。

【００４５】上記の構成により、このブレーク信号発生
部では、シーケンサによる順位がレベル１であるコンパ
レータ１における条件が成立するまで、変数varのデー
タが何回書き換えられても、その都度、変数varのデー
タに合わせてコンパレータ２の基準データのデータ部が
書き換えられるので、最新の変数varのデータが基準デ
ータとして設定される。

【００４６】一方、コンパレータ１における条件が成立
するまでは、コンパレータ２における条件が満足されて
も、シーケンサの作用によりブレーク信号の発生は行な
われないので、不必要なブレークが何度も発生すること
はない。コンパレータ１における条件が成立した後にお
いて変数varの書換えが発生すると、レベル２の条件成
立によりブレーク信号が発生する。これにより、エミュ
レータのバスブレークが行なわれる。

【００４７】上記により、プログラム開始時点ではアド
レスもデータも予測不可能な変数varのデータが、デー
タ比較装置における基準データのデータ部に逐次設定可
能となるので、従来のデータ比較装置とは異なり、予測
不可能な数値を基準データとするコンパレータ相互につ
いて任意のシーケンシャル条件の設定が可能となる。

【００４８】図５は、本発明の実施例のコンパレータを
多数備え、これらをシーケンサを介してレベル設定の上
組み合せたエミュレータのブレーク信号発生部の構成を
示す。同図において、このブレーク信号発生部は、８台
のコンパレータ１１〜１８と、シーケンサ２０とから構
成されており、シーケンサ２０は、レベル割当て信号ｇ
が入力されるレベル設定部２０Ａと、ブレーク条件設定
信号ｈが入力されるブレーク条件設定部２０Ｂとから成
る。

【００４９】各コンパレータ１１〜１８は、バス線等か
ら夫々監視データを入力として受け、レベル割当信号ｇ
を介して、ゲート回路２１〜２４から成るレベル設定部
２０Ａにおいて、対応する夫々のゲート回路が選定され
ている。

【００５０】ゲート回路２１〜２４の各出力信号は、ブ
レーク条件設定部２０Ｂの当該レベルの入力部（レベル
１〜レベル４）に夫々与えられると共に、次の順位のゲ
ート回路の制御信号として与えられ、その制御信号が
“１”でない場合には、当該次の順位のゲート回路の出
力を阻止するように作用する。この構成により、各コン
パレータ１１〜１８は、第一のゲート回路２１に入力さ
れるコンパレータが第一順位、ゲート回路２４に入力さ
れるコンパレータが最終順位というように、夫々レベル
１からレベル４までの順位が定めらている。

【００５１】ブレーク条件設定部２０Ｂでは、外部から
入力されるブレーク条件設定信号ｈを介して、各ゲート
回路２１〜２４からどのレベルの比較出力が入力された
ときにブレーク信号を発生するかを定める。

【００５２】各コンパレータ１１〜１８は、外部からの
更新許可／禁止信号を介して、通常のコンパレータとし
て或いは本発明の作用を行なうコンパレータとして夫々
設定されている。後者の設定の場合には、プログラムの
進行を介してそのアドレス及びデータが定まる変数等の
値を基準データとして採用できる。これら更新許可及び
禁止の選択は全て外部から与えることができるので、ブ
レーク信号発生部としての汎用性が高いというメリット
を有する。

【００５３】なお、上記各実施例では、データ演算部を
何れも加算装置とした例を示したが、データ演算部の構
成は、他に減算装置或いは論理演算装置等として構成す
ることができる。

【００５４】また、本発明のデータ比較装置は、エミュ
レータのブレーク信号発生部に採用することが好適であ
るが、特にエミュレータへの採用に限定されるものでは
なく、例えば、プログラムの実行前にはアドレスが確定
せず、プログラムの進行に従って値が種々に書き換えら
れる変数のためのデータ書換え検出装置として採用する
ことができる。

【００５５】

【発明の効果】以上説明したように、本発明のデータ比
較装置によると、プログラムの進行を介して定まるデー
タをデータ比較部の基準データとして採用できるので、
例えばデータ書換えが有ったことを検出するデータ書換
え検出装置として採用でき、また、エミュレータ等のデ
バッガに採用することにより、不必要なブレークを除き
真に必要なブレークのみの発生が可能になり、デバッガ
におけるリアルタイム性の向上及び操作性の向上が図ら
れるという顕著な効果を奏する。

【図面の簡単な説明】

【図１】本発明の原理図を成すデータ比較装置のブロッ
ク図の例示である。

【図２】本発明の第一の実施例のブロック図である。

【図３】本発明の第二の実施例のブロック図である。

【図４】本発明の実施例の二つのコンパレータをシーケ
ンサを介して結合したブレーク信号発生部における各部
の設定例の説明図である。

【図５】本発明の実施例のコンパレータを多数採用した
エミュレータにおけるブレーク信号発生部のブロック図
である。

【図６】従来の比較装置における基準データの設定例の
説明図である。

【図７】シーケンサを採用した従来のブレーク信号発生
部における設定例の説明図である。

【符号の説明】

１〜４：レジスタ ５：データ演算部（データ加算部） ６：データ比較部 ７：データ更新部 １０：データ比較装置（コンパレータ） ａ：比較対象データ ｂ：可変データ ｃ：固定データ ｄ：基準データ

Claims (7)

【特許請求の範囲】
1. 【請求項１】可変データ（ｂ）と所定の固定データ
   （ｃ）とを演算して演算データ（ｄ１）を生成するデー
   タ演算部（５）と、 前記演算データ（ｄ１）を少なくとも一部として含む比
   較基準データ（ｄ）と、入力される比較対象データ
   （ａ）とを比較して、比較結果を出力するデータ比較部
   （６）と、 前記比較後において前記比較対象データ（ａ）の少なく
   とも一部（ａ１）によって前記可変データ（ｂ）の値を
   更新するデータ更新部（７）とを組合せて成ることを特
   徴とするデータ比較装置。
2. 【請求項２】前記データ演算部（５）が加算装置として
   構成されることを特徴とする請求項１記載のデータ比較
   装置。
3. 【請求項３】前記固定データ（ｃ）が零データから成
   り、前記比較対象データにおけるデータ書換えを検出す
   るためのデータ書換え検出装置として構成されることを
   特徴とする請求項２記載のデータ比較装置。
4. 【請求項４】前記データ更新部（７）には、前記データ
   の更新の可否を定める更新条件が入力されることを特徴
   とする請求項１乃至３の一に記載のデータ比較装置。
5. 【請求項５】前記更新条件が、前記データ比較部（６）
   における少なくとも一部のビットパターンの比較結果を
   含むことを特徴とする請求項４記載のデータ比較装置。
6. 【請求項６】前記更新条件が、データ比較装置外部から
   入力される信号を含むことを特徴とする請求項４又は５
   記載のデータ比較装置。
7. 【請求項７】請求項１乃至６の一に記載の複数の前記デ
   ータ比較装置と該各データ比較装置の順位を指定するシ
   ーケンサとを備え、一の前記データ比較装置の比較出力
   が、順次、次の順位の前記データ比較装置の比較出力の
   出力条件を構成することを特徴とするブレーク信号発生
   部を有するエミュレータ。