JPS6182237A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、割込み要求に対する禁止／許可の制御１１
機能を有するデータ処理装置に関する。

［発明の技術的背景］ マイクロプログラム制御方式のデータ処理装置において
、例えばブレーク／］〜レース割込み、特定命令実行割
込み等の、ラフ１〜ウエアのデバッグのための機能を実
現しようとすると、上記した割込みに対して禁止／許可
の制御を行なう手段が要求される。これは、上記した割
込み機能が、ソフトウェアのデバッグ以外では必要どさ
れないことによる。

従来、この種の制御は、ＰＳＷ（プログラム・ステータ
ス・ワード／ロケーションカウンタを含む）に制御Ｉヒ
ツトを設（−Ｊ、これを操作覆ること（こより行なって
いた。周知の」、うに、′１１−量アプログラムとシス
テムプログラムの間の処理の受渡しＩよ、割込みへフタ
に従って１−’　Ｓ　Ｗを交換Ｊ−ることにより行なわ
れる。したがって、ユーザプロクラムのみを対象として
デバッグを行なう場合には、割込みベクタ内の新ＰＳＷ
の制御ピッ］〜を全てＯＦＦしておき、ニー１１プログ
ラム中のＰ　Ｓ　Ｗの制御ビットをＯＮしておけばよい
。一方、コーザブログラムおよびシステムプログラムを
含めた全体を対象としてデバッグを行なう必要が生じた
場合には、割込みベクタ内の新ＰＳ〜Ｉの制御ヒラ１〜
を全てＯＮすれはよい。

［背景技術の問題点１ しかし、割込みペクタは割込み要因の数だけ用意されて
おり、この全てに対して前記した操作を行なうのは極め
て煩雑てあり、効率が悪かった。

［発明の目的］ この発明は上記事情に鑑みてなされたものでその目的は
、デパック対象プログラム範囲の切替え指定が極めて簡
単に行なえ、もってラフ１〜ウエアのデバッグが効率よ
く行なえるデータ処理装置を提供することにある。

この発明の他の目的は、主記憶の特定領域での異常発生
要因となるプログラムが、対象プログラム範囲の切替え
指定と特定領域アクセス割込みとにより、簡単に調査で
きるデータ処理装置を提供することにある。

［発明の概要］ この発明では、システムプログラムによってのみ操作さ
れる第１制御ビットを保持する手段と、第２制御ヒツ１
へを有するＰＳＷと、論理和手段と、割込み制御手段と
が設（プられる。論理和手段は、第１および第２制御ピ
ツ１〜の論理和をとり、その論理和出力を割込み制御手
段に供給する。論理和手段からの出力は、割込みを禁止
するか或は許可するかを示す。割込み制御手段は、論理
和手段からの出力に応じて割込み要求に対する禁止／許
可を制御する。したがって、この発明では、上記第１お
よび第２制御ヒツトを操作することにより、割込みが禁
止、′許可されるプログラム範囲が指定される。

「発明の実施例］ 第１図Ｉはこの発明の一実施例に係るデータ処理装置の
偶成を示づ一０同図において、１１）まア１へレスレジ
スタ（Ａ　Ｒ）　、　１２−１．４２−２、・・・１２
−　ｎは領域指定部である。アドレスレジスタ１１は第
２図に示す主記１１　Ｍ　Ｍ内のアクセス対象となるア
ドレスを指定する。また、領域指定部１２−１．１２−
２．・・・１２−ｎは、主記憶Ｍ　Ｍ内の特定領１或１
，２．・・・１］（第２図参照）を指定する。領域指定
部１２−１．１２−２．・・・１２−ｎは、領域１，２
．・・・ｎの開始アドレスを指定するレジスタ（Ｓ　Ｒ
）　１３−１．１３−２．・・・１３−１’ｌ、および
終了アドレスを指定するレジスタ（Ｅ　Ｒ）　１４−１
．１４−２．・・・１４−１１からなる。１５−１．１
５−２．・・・１５−ｎは、レジスタ１３−１．４３−
２．・・・１３−ｎの内容と、アドレスレジスタ１１の
内容どの大小を比較する比較器（Ｃ０Ｎ４Ｐ　）　、　
１６−１．１６−２．・・・１６−　ｎ　１．ｔ、レジ
スタ１４−１゜１４−２．・・・１４−　Ｉ）の内容と
、アドレスレジスタ１１の内容との大小を比較づる比較
器（ＣＯＭ’　ｌ〕）である。

比較器１５−１．１５−２．−１５−ｎは、アドレスレ
ジスタ１１の内容がレジスタ１３−１．１３−２．・・
・１’３−ｎの内容以上である場合に真価を出力する。

また、比較器１６−１．１６−２．・・・１６−ｎは、
アドレスレジスタ１１の内容がレジスタ１４−１．１４
−２．・・・１４−ｎの内容以下である場合に真値を出
力する。１７−１．１７−２．・・・１７−ｎは、比較
器１５−１．１５−２．・・・１５−ｎからの出力信号
と、比較器１６−１．１６−２．・・・１６−〇からの
出力信号との論理積をとるアンドゲート（ＡＮＤ）、１
８はアンドゲート１７−１．１７−２．・・・１７−ｎ
からの各出力信号の論理和をとるオアゲート（ＯＲ）で
ある。１９はオアゲート１８からの出力信号のレベルを
反転するインバータ（ＩＮＶ）、２０はアンドゲート（
ＡＮＤ）である。アンドゲート２０は、第２図の主記憶
Ｍ　Ｍに対するメモリアクセス要求を示すメモリアクセ
ス要求信号２１と、インバータ１９からの出力信号との
論理積をとり、条件成立時に特定領域アクセス割込み要
求信号２２を出力する。

３１はデータ処理装置（ＣＰ　ＩＪ　）内の各種状態（
状態情報）を保持する制御レジスタ、３２は制御＝６＝ レジスタ３１内に保持されるマスタ制御ピッ１−（第１
制御ヒツ１へ）である。マスク制御ピッ１〜３２は、シ
ステムプログラムにより操作可能で、且つシステムプロ
グラムにより操作される１７外（」不変である。３３は
ＰＳＷを保持するＰ　Ｓ　Ｗレジスタ、３４はＰＳＷに
含まれる制御ピッ１〜（第２制御ビット）、３５は制御
レジスタ３１内のマスク制御ピッｌ−３２どＰＳ　Ｗレ
ジスタ３３内の制御ピッ］・３４との論理和をとるオア
ゲート（ＯＲ）である。３６−１はアンドゲート２０か
らの特定領域アクセス割込み要求信号２２とオアゲー１
〜３５からの出力（Ｓ号との論理積をとるアントゲ−ｈ
　（ＡＮＤ）　、　３Ｂ−２〜３６−　Ｉｌｌは、割込
み要求信号３７−２〜３７〜ｍとオアゲー１〜３５か・
うの出力信号との論理積をとるアントゲ−１−（ＡＮＤ
）である。

特定領域アクゼス割込み要求信号２２および割込み要求
信号３７−２〜３７−■は、ソノ１〜ウエアのデバッグ
のための割込み（以下、デバッキング割込み）要求信号
の一種である。４１は各種マイクロプログラムがス］・
アされている制御Ｉ　Ｍｉ２憶、４２はアントゲ−１〜
３６−１〜３６−　ｎｌからの出力信号に応じて制御記
憶４１に対するアドレスを生成するアドレス生成回路で
ある。

次に、この発明の一実施例の動作を説明する。

今、レジスタ１３−１〜１３−ｎに、第２図に示す主記
憶ＭＭの領域１〜ｎの開始アドレスが保持され、レジス
タ１４−１〜１４−ｎに、同領域１〜ｎの終了アト用ノ
スが保持されているものとする。しかして、レジスタ１
３−１．１４−１　（からなる領域指定部１２−１　）
により、領域１が定義され、レジスタ１３−２．１４−
２　（からなる領域指定部１２−２）により、領域２が
定義され、・・・レジスタ１３−ｎ、　ｌ４−ｎ（から
なる領域指定部ｌ２−ｎ）により、領域ｎが定義される
。これら領域１〜ｎを除く残り領域が、ソフトウェアの
デバッグ時におけるチェック対象領域となる。即ち、こ
の実施例では、領域１〜ｎが、チェック対象外領域とな
る。

上記の状態で、アドレスレジスタ１１により指定される
、主記憶ＭＭのアドレスに対し、メモリアクセス要求が
発生したものとする。もし、アドレスレジスタ１１で指
定されるアドレスが、レジスタ１３−１．１４−１によ
り定義される領域１に含まれないならば、比較器１５−
１．１６−１からの出力信号のいずれかは偽となり、ア
ントゲ−１〜１７〜１からの出力信号は偽どなる。この
ことから類推されるように、アドレスレジスタ１１の示
すアドレスが、定義された複数のチェック対象外領域で
ある、領域１〜ｎのいずれにも含まれない場合、アンド
グーｉ〜１７−１〜１７−ｎからの各出力信号は全て偽
となる。アントゲ−１〜１７−１〜１７−ｎからの出力
信号が全て為の場合、オアゲート１８からの出力信号は
偽となり、したがってインバータ１９からの出力信号は
真となる。このとき、メモリアクセス要求信号は当然真
であり、したがってインバータ１９がらの出力信号とメ
モリアクセス要求信号どの論理積をとるアンドゲート２
０からの出力信号、即ち特定領域アクセス割込み要求信
号２２は、真どなる。

このように、この実施例では、主記憶ＭＭの特定領域（
領１ｉｉ１ｉ　１〜ｎを除く領域）に対するアクセス要
求を検出し、特定領域アクセス割込み要求信＠２２を発
生することができる。なお、アドレスレジスタ１１の示
すアドレスが、領域１〜ｎのいずれかに含まれる場合、
アントゲ−１−１７−１〜１７−ｎからの出力信号の１
つは真となる。例えば、アドレスレジスタ１１の示すア
ドレスが、領域１に含まれるならば、アントゲ−１−１
７−１からの出力信号が真となる。この場合、オアゲー
ト１８からの出力信号は真、したがってインバータ１９
からの出力信号は偽となり、アンドゲート２０からの出
力信号である特定領域アクセス割込み要求信号２２は偽
となる。即ち、主記憶ＭＭの領域１〜ｎのいずれかに対
するアクセス要求の場合には、割込み要求信号２２の発
生は禁止される。

次に、上記した特定領域アクセス割込み要求信号２２な
と、各種デバッギング割込み要求に対する禁止／許可の
制御について説明する。

一般に、ソフトウェアのデバッグは、コーザプログラム
のみを対象として行なわれる。このためには、以下の説
明で明らかにされるように、マスク制御ビット３２をＯ
ＦＦ、（ユーザプログラム中のＰＳＷの）制御ビット３
４をＯＮ、そして全ての割込みベクタ内のＩｌ’ｉ　Ｐ
　Ｓ　Ｗの制御コ１１ビット（３４）をＯＦＦにしてお
けばよい。今、ユーザプログラム実行中であるものとす
ると、ＰＳＷレジスタ３３内の制御ピッｌ−３４ｉｉｔ
　ＯＮであり、したがってオアゲ−１−３５からの出力
信号は（制御レジスタ３１内のマスタ制御ピッ１へ３２
がＯＦＦであるにも拘らず）真となる。したがって、ユ
ーザプログラム実行中に、例えばアントゲ−１・２０に
よりデバツギング割込み要求の１つである特定領域アク
セス割込み要求信号２２が発生された場合には、アント
ゲ−ｈ３６−１からの出力信号は真となる。同様に、デ
バッキング割込み要求を示す他の割込み要求信号３７−
２〜３７−ｍのいずれかが発生した場合には、アンドゲ
ート３６−２〜３６−ｍのうちの対応するアン１〜ゲー
トからの出力信号が真どなる。即ち、ユーザプログラム
実行中になんらかのデバッギング割込みが発生すると、
アントゲ−１−３６−１〜３６−ｍからの出力信号のい
ずれかが真となる。アドレス生成回路４２は、アンドグ
ー１〜３６−１〜３６−ｍからの各出力信号の状態に応
じて、制御記憶４１に対する特定アドレス（具体的には
対応する割込み処理のためのマイクロプログラムの先頭
アドレス）を指定する。これにより、デバッギング割込
み要求が受付（ｌられる。

一方、ユーザプログラム実行中に、デバッ千ング割込み
以外の割込みが発生したものとすると、割込みベクタに
従ってＰＳＷレジスタ３３内のＰＳＷが交換され、処理
がシステムプログラムに移る。

この場合、ＰＳＷレジスタ３３内の制御ビット３４は、
ＰＳＷの交換によりＯＦＦとなる。また、制御レジスタ
３１内のマスタ制御ビット３２は不変であるからＯＦＦ
のままである。したがって、システムプログラムに処理
が移っている間は、オアグー１へ３５からの出力信号は
偽となる。この場合、アンドゲート３６−１からの出力
信号は、特定領域アクセス割込み要求信号２２の真偽に
無関係に偽となる。同様に、アントゲ−ｈ３６−２〜３
６−　ＩＩＩからの出力信号も、割込み要求信号３７−
２〜３７−ｍの真偽に無関係に偽どなる。したがって、
デバッキング割込み要求は受付けられない。

上記したように、この実施例では、ユーザプログラム実
行中の場合だ（ジデバツギング割込み要求が受付（］ら
れ、システムプログラムに処理が移っている間は、デバ
ツギング割込み要求は受付（ｊられない。即ち、この実
施例によれは、マスタ制御ピッｌ〜３２をＯＦＦ、ユー
ザプログラム中のＰＳＷの制御ピッ１〜（３４）をＯＮ
、そして全ての割込みベクタ内の新ＰＳＷの制御ヒツト
（３４）をＯＦＦにしておくことにより、ユーザプログ
ラムのみを対象どしてデバッグを行なうことができる。

さて、なんらかの理由で、システムプログラムまで含め
てデバッグ対象としたい場合には、システムプロゲラＩ
＼の操作によりマスク制御１１ビット３２をＯＮする。

マスタ制御ビット３２は、ユーザプログラムおよびシス
テムプログラムを通じて不変であり、オアゲート３５か
らの出力信号は、ＰＳＷレジスタ３３内の＜　ｐ　ｓ　
ｗの）制御ビット３４の状態に無関係に常に真となる。

したがって、この状態で、デバッギング割込みが発生ず
れば、即ち割込み要求信号２２、割込み要求信号３７−
２〜３７−ｍのいずれかが真となれば、アンドゲート３
６−１〜３６−ｍからの出力信号のいずれかが真となり
、割込み要求は常に受付けられる。

上記したように、この実施例によれば、マスク制御ビッ
ト３２をＣＡＮにしておくことにより、ユーザプログラ
ムおよびシステムプログラム全体を対象としたデバッグ
を行なうことができる。

また、マスク制御ビット３２およびユーザプログラム中
のＰＳＷの制御ビット３４を共にＯＦＦにした場合には
、オアグー１へ３５からの出力信号は、常に偽となる。

この場合には、アントゲ−１−３６−１〜３６−ｍから
の出力信号は、デバッギング割込み要求の有無に無関係
に偽となり、したがって割込み要求は常に受付られない
。

このように、この実施例によれば、上記した３通りの場
合の切替えが、マスク制御ビット３２およびユーザプロ
グラム中のＰＳＷの制御ピッ１〜３４の２ビットを操作
するだけで容易に行なえる。即ち、ユーザプログラムの
みを対象としてデバッグを行なう場合には、マスク制御
ビット３２を０ＦＦＬ、ユーザプログラム中のＰＳＷの
制御ビット３４を〇Ｎすれはよ（ぐ。また、ユーザプロ
グラム、システムプログラム全体を含めてデバッグを行
なう場合には、マスタ制御ピッ１〜３２をＯＮすればよ
く、ユーザプログラムおよびシステムプログラム全体を
含めてデバッグを禁止する場合には、マスタ制御ピッ］
〜３２およびユーザプログラム中のＰＳＷの制御ピッ１
へ３４をＯＦＦすればよい。なお、割込み要因の数た１
プ用意されている割込みベクタ内の新ＰＳＷの制御ヒラ
１−（３４）は、常にＯＦ　Ｆであれはよく、いずれの
場合にも操作は不要である。

ところで、主記憶ＭＭの特定領域の内容が破壊され、し
かもぞの要因がコーザプログラムまたはシステムプログ
ラムのいずれにあるのか判明しない場合、更には、ユー
ザプログラム中でも、どのプログラムにより破壊される
のか明らかでない場合がある。しかし、この実施例では
、マスク制御ビット３２およびコーザプログラム中のＰ
ＳＷの制御ピッｌ〜３４の操作によるテ゛バッグ対象プ
ログラム範囲の切替えと、前記した特定領域アクセス割
込みとにより、容易に調査可能となる。

［発明の醜果１ゴ 以上詳述したようにこの発明によれば、デバッグ対象プ
ログラム範囲の切替え指定が極めて簡単に行なえるので
、ソフトウェアのデバッグが効率よく行なえる。また、
主記憶の特定領域での異常発生要因となるプログラムが
、対象プログラム範囲の切替え指定と特定領域アクセス
割込みとにより、簡単に調査できる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るデータ処理装置のブ
ロック構成図、第２図は第１図に示す領域指定部１２−
１〜１２−ｎによって定義される主記憶ＭＭ内の領域を
示す図である。 １１・・・アドレスレジスタ（ＡＲ）、１２−１〜１２
−〇・・・領域指定部、１５−１〜１５−ｎ、　１６−
１〜１６−ｎ・・・比較器（ＧＯＭＰ　）　、１８．３
５・ｔ７ケート（ＯＲ）、３１・・・制御レジスタ、３
２・・・マスク制御ビット、３３・・・ＰＳＷレジスタ
、３４・・・制御ビット、４１・・・制御記憶、４２・
・・アドレス生成回路。

Claims (2)

【特許請求の範囲】
1. （１）システムプログラムによってのみ操作される第１
   制御ビットを保持する手段と、第２制御ビットを有する
   ＰＳＷと、上記第１および第２制御ビットの論理和をと
   る論理和手段と、この論理和手段からの出力に応じて割
   込み要求に対する禁止／許可を制御する手段とを具備す
   ることを特徴とするデータ処理装置。
2. （２）主記憶の特定領域を定義する領域定義手段と、上
   記主記憶に対するアクセス先が上記領域定義手段で定義
   された上記特定領域に含まれるか否かを検出する検出手
   段と、この検出手段の検出結果およびメモリアクセス要
   求信号に応じて特定領域アクセス割込み要求を発生する
   割込み要求発生手段と、システムプログラムによっての
   み操作される第１制御ビットを保持する手段と、第２制
   御ビットを有するＰＳＷと、上記第１および第２制御ビ
   ットの論理和をとる論理和手段と、この論理和手段から
   の出力に応じ、少なくとも上記割込み要求信号発生手段
   からの上記特定領域アクセス割込み要求に対する禁止／
   許可を制御する手段とを具備することを特徴とするデー
   タ処理装置。