KR200264006Y1 - 테스트회로를 구비한 마이크로컴퓨터 - Google Patents
테스트회로를 구비한 마이크로컴퓨터 Download PDFInfo
- Publication number
- KR200264006Y1 KR200264006Y1 KR2019970031518U KR19970031518U KR200264006Y1 KR 200264006 Y1 KR200264006 Y1 KR 200264006Y1 KR 2019970031518 U KR2019970031518 U KR 2019970031518U KR 19970031518 U KR19970031518 U KR 19970031518U KR 200264006 Y1 KR200264006 Y1 KR 200264006Y1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- microcomputer
- address
- memory
- program
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
본 고안은 마이크로컴퓨터에 관한 것으로, 마이크로컴퓨터의 동작에 필요한 프로그램과, 상기 프로그램을 실행하는데 필요한 데이타 또는 상기 프로그램의 실행과정에서 발생하는 데이타를 저장하는 제 1 메모리와; 소정의 어드레스와 데이타가 입력되고, 상기 제 1 메모리의 어드레스의 일부범위 또는 전체범위에 걸쳐서 어드레스 값을 순차적으로 증가시키는 카운터와, 상기 제 1 메모리를 테스트하기 위한 소정의 테스트 벡터를 저장하는 제 2 메모리를 포함하여 이루어진 테스트 회로와; 상기 제 1 메모리에 저장된 프로그램과 데이타를 이용하여 소정의 연산동작 또는 제어동작을 수행하고, 상기 카운터에 의해 순차적으로 증가하는 어드레스를 대상으로 하여 상기 제 2 메모리에 저장된 테스트 벡터에 따라 상기 제 1 메모리의 테스트를 수행하는 중앙처리장치를 포함하여 이루어져서, 마이크로컴퓨터의 이피롬 테스트 시에 이피롬의 어드레스에 대응하는 테스트 벡터의 공급이 순차적으로 이루어지도록 하는 별도의 테스트 회로를 구비함으로써 테스트에 소요되는 시간과 인력을 크게 절감하는 효과가 있다.
Description
본 고안은 테스트 회로를 구비한 마이크로컴퓨터에 관한 것으로, 특히 마이크로컴퓨터의 이피롬 테스트 시에 이피롬의 어드레스에 대응하는 테스트 벡터의 공급이 순차적으로 이루어지도록 하는 별도의 테스트 회로를 구비함으로써 테스트에 소요되는 시간과 인력을 크게 줄인 마이크로컴퓨터에 관한 것이다.
일반적으로 마이크로컴퓨터는 동작에 필요한 프로그램과 각종 데이타를 저장하기 위한 저장수단으로 이피롬을 많이 사용한다. 이 이피롬은 일반적으로 사용되는 저장수단인 램과는 다소 다른 용도로 사용된다. 즉 램은 휘발성이어서 전원이 공급되지 않는 동안에는 데이타의 저장이 불가능하기 때문에 프로그램 및 프로그램을 수행하는데 필요한 데이타 등은 이피롬에 저장해두어 전원이 공급되지 않는 동안에도 프로그램을 유지할 수 있도록 하는 것이다.
이와 같은 이피롬을 구비한 종래의 마이크로컴퓨터의 구성을 도 1에 블록도로 나타내었다. 도 1에서 알 수 있듯이, 마이크로컴퓨터(1)는 이피롬(2)과 중앙처리장치(3), 기타 주변회로(4) 등으로 구성되어 있다.
이피롬(2)은 상술하였듯이 마이크로컴퓨터(1)의 동작에 필요한 프로그램과 데이타를 저장한다. 중앙처리장치(3)는 이피롬(2)에 저장된 프로그램과 데이타를 통해 마이크로컴퓨터(1)의 제반동작을 수행한다. 주변회로(4)는 입출력 인터페이스나 기타 수치연산 보조프로세서 등이 될 수 있으며, 중앙처리장치(3)의 동작에 긴밀하게 관여하여 마이크로컴퓨터(1)가 정상 동작할 수 있도록 한다.
이와 같은 마이크로컴퓨터(1)의 제조 공정이 완료되면 정상적으로 동작하는지를 확인하기 위하여 소정의 테스트를 수행한다. 도 1에 나타낸 바와 같이 n비트의 어드레스 버스와 m비트의 데이타 버스가 이피롬(2)과 중앙처리장치(3)에 연결되어 있다. 이피롬(2)의 테스트 시에는 이 n비트의 어드레스 버스를 통하여 이피롬(2)에 부여된 어드레스 값을 순차적으로 입력한다. 이와 함께 m비트의 데이타 버스를 통하여 이피롬의 테스트에 필요한 소정의 테스트 벡터를 공급한다. 따라서 어드레스버스를 통하여 입력된 어드레스에 해당하는 이피롬(2)의 부분을 대상으로 하고 데이타 버스를 통하여 입력된 테스트 벡터에 따른 테스트가 수행되는 것이다.
그러나 저장용량이 매우 큰 이피롬을 테스트하기 위해서는 매 어드레스마다 해당 테스트벡터를 입력하여 테스트를 진행하게 되어 테스트에 소요되는 시간이 매우 길어지는 문제가 있다.
따라서 본 고안은 마이크로컴퓨터의 이피롬 테스트 시에 이피롬의 어드레스에 대응하는 테스트 벡터의 공급이 순차적으로 이루어지도록 하는 별도의 테스트 회로를 구비함으로써 테스트에 소요되는 시간과 인력을 크게 줄이는데 그 목적이 있다.
도 1은 종래의 마이크로컴퓨터의 구성을 나타낸 블록도.
도 2는 본 고안에 따른 테스트회로를 구비한 마이크로컴퓨터의 구성을 나타낸 블록도.
도 3은 도 2에 나타낸 본 고안에 따른 테스트회로의 구성을 나타낸 블록도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 마이크로컴퓨터 2 : 이피롬
3 : 중앙처리장치 4 : 주변회로
5 : 테스트회로 6 : 메모리
7 : 카운터
이와 같은 목적의 본 고안은 마이크로컴퓨터의 동작에 필요한 프로그램과, 상기 프로그램을 실행하는데 필요한 데이타 또는 상기 프로그램의 실행과정에서 발생하는 데이타를 저장하는 제 1 메모리와; 소정의 어드레스와 데이타가 입력되고, 상기 제 1 메모리의 어드레스의 일부범위 또는 전체범위에 걸쳐서 어드레스 값을 순차적으로 증가시키는 카운터와, 상기 제 1 메모리를 테스트하기 위한 소정의 테스트 벡터를 저장하는 제 2 메모리를 포함하여 이루어진 테스트 회로와; 상기 제 1 메모리에 저장된 프로그램과 데이타를 이용하여 소정의 연산동작 또는 제어동작을 수행하고, 상기 카운터에 의해 순차적으로 증가하는 어드레스를 대상으로 하여 상기 제 2 메모리에 저장된 테스트 벡터에 따라 상기 제 1 메모리의 테스트를 수행하는 중앙처리장치를 포함하여 이루어진다.
이와 같이 이루어진 본 고안의 바람직한 실시예를 도 2와 도 3을 참조하여 설명하면 다음과 같다. 도 2는 본 고안에 따른 테스트회로를 구비한 마이크로컴퓨터의 구성을 나타낸 블록도이며, 도 3은 도 2에 나타낸 본 고안에 따른 테스트회로의 구성을 나타낸 블록도이다.
도 2에 나타낸 바와 같이 본 고안에 따른 마이크로컴퓨터(1)에는 이피롬(2)과 중앙처리장치(3), 주변회로(4) 그리고 테스트 회로(5)가 포함된다. 테스트 회로(5)에는 n비트의 어드레스 버스와 m비트의 데이타 버스를 통하여 각각 어드레스와 데이타가 입력된다.
테스트 회로(5)에 입력된 어드레스와 데이타는 이피롬(2)과 중앙처리장치(3)에 전달된다. 이피롬(2)은 마이크로컴퓨터(1)의 동작에 필요한 프로그램과 데이타를 저장한다. 중앙처리장치(3)는 이피롬(2)에 저장된 프로그램과 데이타를 통해 마이크로컴퓨터(1)의 제반동작을 수행한다. 주변회로(4)는 입출력 인터페이스나 기타 수치연산 보조프로세서 등이 될 수 있으며, 중앙처리장치(3)의 동작에 긴밀하게 관여하여 마이크로컴퓨터(1)가 정상 동작할 수 있도록 한다.
이와 같은 마이크로컴퓨터(1)의 테스트 시에는 테스트 회로(5)의 구성을 도 3을 참조하여 설명하면 다음과 같다. 도 3에 나타낸 바와 같이 본 고안에 따른 테스트 회로(5)는 메모리(6)와 카운터(7)로 구성된다. 특히 메모리(6)는 이피롬을 테스트하는데 필요한 소정의 테스트 벡터가 저장된다.
마이크로컴퓨터를 테스트하기 위해서는 테스트 회로(5)에 연결된 어드레스 버스를 통하여 이피롬의 어드레스 범위를 입력한다. 즉 이피롬의 어드레스의 처음 값과 마지막 값을 입력하는 것이다. 카운터(7)에서는 어드레스 버스를 통하여 입력된 이피롬의 어드레스의 처음 값을 초기 값으로 하여 어드레스를 순차적으로 증가시키며, 그 값이 이피롬 어드레스의 마지막 값이 되면 카운트 동작을 종료한다.
이와 같은 카운터(7)의 어드레스 증가동작과 함께 메모리(6)에서는 소정의 테스트벡터들이 출력되어 중앙처리장치로 공급된다. 중앙처리장치에서는 카운터(7)에서 출력되는 어드레스 값에 대응하는 이피롬의 부분을 대상으로 하고 메모리(7)에서 출력되는 테스트 벡터에 따라 소정의 테스트를 수행한다. 결과적으로 이피롬을 테스트하기 위하여 사용자는 테스트 대상의 이피롬의 어드레스 범위만 지정하여 주면 되므로, 테스트에 소요되는 시간과 인력이 크게 절감되는 것이다.
따라서 본 고안은 마이크로컴퓨터의 이피롬 테스트 시에 이피롬의 어드레스에 대응하는 테스트 벡터의 공급이 순차적으로 이루어지도록 하는 별도의 테스트 회로를 구비함으로써 테스트에 소요되는 시간과 인력을 크게 절감하는 효과가 있다.
Claims (1)
- 마이크로컴퓨터(1)의 동작에 필요한 프로그램과 데이타를 저장하는 이피롬(2)과, 상기 이피롬(2)에 저장된 프로그램과 데이터를 통해 마이크로컴퓨터(1)의 제반동작을 수행하는 중앙처리장치(3)와, 입출력 인터페이스 또는 기타 수치연산 보조프로세서 등인 주변회로(4)가 구비된 마이크로컴퓨터에 있어서,소정의 어드레스와 데이타가 입력되고, 상기 이피롬(2)의 어드레스의 일부범위 또는 전체범위에 걸쳐 어드레스 값을 순차적으로 증가시키는 카운터(7)와, 상기 이피롬(2)을 테스트하기 위한 소정의 테스트 벡터를 저장하는 메모리(6)를 포함하여 구성된 테스트회로를 부가설치하여 마이크로컴퓨터의 이피롬 테스트 시에 이피롬의 어드레스에 대응하는 테스트 벡터의 공급이 순차적으로 이루어지도록 한 것이 특징인 테스트회로를 구비한 마이크로컴퓨터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970031518U KR200264006Y1 (ko) | 1997-11-10 | 1997-11-10 | 테스트회로를 구비한 마이크로컴퓨터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019970031518U KR200264006Y1 (ko) | 1997-11-10 | 1997-11-10 | 테스트회로를 구비한 마이크로컴퓨터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990018271U KR19990018271U (ko) | 1999-06-05 |
| KR200264006Y1 true KR200264006Y1 (ko) | 2002-05-13 |
Family
ID=53898099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019970031518U KR200264006Y1 (ko) | 1997-11-10 | 1997-11-10 | 테스트회로를 구비한 마이크로컴퓨터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200264006Y1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415086B1 (ko) * | 2001-06-28 | 2004-01-13 | 주식회사 하이닉스반도체 | 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법 |
-
1997
- 1997-11-10 KR KR2019970031518U patent/KR200264006Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990018271U (ko) | 1999-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542453A (en) | Program patching in microcomputer | |
| EP0766169B1 (en) | Processor and control method for performing proper saturation operation | |
| EP0127440B1 (en) | Integrated circuit device incorporating a data processing unit and a rom storing applications program therein | |
| US7010672B2 (en) | Digital processor with programmable breakpoint/watchpoint trigger generation circuit | |
| US5701506A (en) | Microcomputer having ROM program which can be altered | |
| JPH08263282A (ja) | Ｒｏｍプログラム処理装置のための分岐制御システム | |
| US3940744A (en) | Self contained program loading apparatus | |
| US5479342A (en) | Microcomputer | |
| KR200264006Y1 (ko) | 테스트회로를 구비한 마이크로컴퓨터 | |
| JPH04302341A (ja) | アドレス発生装置 | |
| US5048019A (en) | Method of testing a read-only memory and device for performing the method | |
| US7028294B2 (en) | Linking of applications into devices having overlays and shadow memories | |
| US6003141A (en) | Single chip processor with externally executed test function | |
| JPS63193237A (ja) | 半導体集積回路装置 | |
| KR100542699B1 (ko) | 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치 | |
| JP2004038586A (ja) | データ処理システム、データ処理装置及びデータ処理方法 | |
| JPS6220960Y2 (ko) | ||
| JP3453068B2 (ja) | 半導体集積回路およびテストパターン作成方法 | |
| JPS6118045A (ja) | プログラムの暴走検出方式 | |
| JPH05282133A (ja) | 演算方式 | |
| KR0126106B1 (ko) | 퍼지연산장치 | |
| JP2604203B2 (ja) | ワンチップデジタル信号処理装置のデバック装置 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPH05197585A (ja) | データ比較装置及びエミュレータ | |
| KR19990047011A (ko) | 마이크로컴퓨터의 테스트장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision |
Free format text: TRIAL NUMBER: 2000101001774; TRIAL AGAINST DECISION OF REJECTION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL Free format text: TRIAL AGAINST DECISION OF REJECTION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| J301 | Trial decision |
Free format text: TRIAL NUMBER: 2000101001774; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20000802 Effective date: 20010928 Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20000802 Effective date: 20010928 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| N231 | Notification of change of applicant | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20060124 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |