JPH051943B2 - - Google Patents

Info

Publication number
JPH051943B2
JPH051943B2 JP59202101A JP20210184A JPH051943B2 JP H051943 B2 JPH051943 B2 JP H051943B2 JP 59202101 A JP59202101 A JP 59202101A JP 20210184 A JP20210184 A JP 20210184A JP H051943 B2 JPH051943 B2 JP H051943B2
Authority
JP
Japan
Prior art keywords
signal
field
circuit
deflection
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59202101A
Other languages
English (en)
Other versions
JPS6093483A (ja
Inventor
Rojaa Guransamuuhiru Teimoshii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS6093483A publication Critical patent/JPS6093483A/ja
Publication of JPH051943B2 publication Critical patent/JPH051943B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/04Deflection circuits ; Constructional details not otherwise provided for
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Synchronizing For Television (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】 本発明は画像表示装置のフイールド偏向用制御
信号を発生するための回路にあつて、インターレ
ース画像を表示させるための入同期信号源と、該
同期信号源に接続され、第1フイールドの受信時
に第1フイールド信号を、つぎの第2フイールド
の受信時に第2フイールド信号をそれぞれ発生す
るフイールド識別回路とを具えており、前記第2
フイールド信号が前記第1フイールド信号からず
れており、これらの第1及び第2フイールド信号
が前記制御信号を成し、さらにフイールド偏向用
の制御信号の伝達を制御するためのアドレス・ジ
エネレータも具えているフイールド偏向用制御信
号発生回路に関するものである。
斯種の回路については欧州特許願第81627号に
記載されている。デイジタル的に生成される画像
及び/又はテキスト情報信号の表示時における厄
介なジツター現像を低減させるために、斯かる従
来回路ではインターレースを行なつていない。そ
の理由は、この場合には一方のフイールドを他方
のフイールドに重畳して表示スクリーン上に書込
んでいるからである。これがため、上記制御信号
発生回路にはフイールド識別回路を設け、この識
別回路を用いて1画像を成す2つのフイールド間
の区別をし得るようにしている。
しかし、所定の情況下ではインターレースを行
わないことによりジツターが低減される代りに、
実際には表示画像のジツターが増大することを確
めた。
本発明の目的は上述した欠点を除去し得るよう
に適切に接続配置した上述した種類のフイールド
偏向用制御信号発生回路を提供することにある。
本発明は冒頭に述べた種類のフイールド偏向用
制御信号発生回路において、該回路に信号選択回
路も設け、該信号選択回路を前記フイールド識別
回路に接続すると共に該信号選択回路を、前記ア
ドレス・ジエネレータによつて制御せしめて、前
記第1及び第2フイールド信号が発生する順序を
整定するようにしたことを特徴とするフイールド
偏向用制御信号発生回路にある。
本発明は、他方のフイールドに対してシフトさ
れるフイールドを適当な方法で選定すれば、あら
ゆる情況下にてジツターが実質上除去されると云
う認識に基ずいて成したものである。即ち、一方
のフイールドを表示スクリーン上にて上か、又は
下にシフトさせる必要があるか否かは画像、従つ
て画像源(ピクチヤーソース)のコーデイングに
依存する。斯かる画像源が例えばコンピユータシ
ステムのようなものである場合には、一方のフイ
ールドを上か、又は下のいずれにシフトさせる必
要があるのか前もつて知らされない。これがた
め、本発明では従来回路では達成できない上述し
たフイールドの整定機能も提供することにある。
そこで本発明の好適例では、前記信号選択回路
が、第1フイールド信号受信用の第1入力端子
と、第2フイールド信号受信用の第2入力端子
と、アドレス・ジエネレータから到来する信号を
受信するための選択入力端子と、フイールド偏向
用のシーケンス回路の出力信号を伝達するための
出力端子とを有しているシーケンス回路を具える
ようにする。
さらに本発明の他の好適例では、第1フイール
ド信号を、位相が入同期信号に対してほぼ固定さ
れるフイールド周波数の信号とし、第2フイール
ド信号も第1フイールド信号に対して1/2ライン
期間だけ遅延されるフイールド周波数の信号と
し、アドレス・ジエネレータから到来する信号を
2つのアドレス信号によつて形成し、第1フイー
ルド信号は第1アドレス信号の発生時に伝達させ
るのに対し、第2フイールド信号は第2アドレス
信号の発生時に伝達せしめ、第1及び第2アドレ
ス信号の発生順序を随意調整し得るようにする。
アドレス・ジエネレータを双安定素子とし、該
素子にフイールド周波数の信号を供給するように
したフイールド偏向用制御信号発生回路では、信
号選択回路に、双安定素子のセツト又はリセツト
入力端子にフイールド周波数の信号を随意供給す
るための第1切換えスイツチを設け、前記双安定
素子の出力信号が画像周波数を有し、且つ第1及
び第2アドレス信号となるようにするのが有利で
ある。
本発明のさらに他の好適例によれば、信号選択
回路に第2切換えスイツチを設けて、フイールド
偏向用の第1フイールド信号又はシーケンス回路
の出力信号をそれぞれ随意伝達するようにする。
このようにすれば、インターレースを行わない
2つのモードの選択をし得るだけでなく、インタ
ーレース又は非インターレースの選択をすること
もできる。
以下図面につき本発明を説明する。
画像表示装置の一部を成す本発明によるフイー
ルド偏向用制御信号発生回路を示す第1図におい
て、符号1はこの回路の入力端子を示す。この入
力端子1には合成同期信号が現われ、この同期信
号は入ビデオ信号から同期分離段(図示せず)に
て取出される。端子1に現われる斯かる合成同期
信号は、例えば欧州テレビジヨン標準規格に対応
するものとする。合成同期信号はライン同期パル
ス、等化パルス及びフイールド同期パルスを含ん
でおり、これらのパルスは上記標準規格にて規定
されるような持続時間を有しており、しかも斯か
る標準規格にて規定されるような時間差にて発生
する。或るフイールドの終了時点と、つぎのフイ
ールドの開始時における特に表示すべき画像のラ
イン310〜320に対する前記合成同期信号を第2a
図に示してある。他のテレビジヨン標準規格によ
る同期信号は第2a図に示す信号とは細部の点で
多少異なるが、このことは本発明にとつては重要
なことではない。
第1図の回路が一部を形成する画像表示装置に
おける垂直偏向が入力端子に到来する信号と同期
する場合に、表示スクリーン上に表示される画像
の各フイールドが第1フイールド同期パルスの前
縁に対して一定の時間関係にある瞬時に開始する
ようにする。第1図の回路を斯様に構成するには
次の3通りのいずれかを選択することができる。
最初の例は、前記第1フイールド同期パルスの前
縁が先のフイールドの対応する前縁の後の1フイ
ールド期間、即ち3121/2ライン期間に発生する (インターレース画像となる)ようにする。この
場合、所定フイールドの或るライン、例えばライ
ン7はつぎのフイールドの2つのライン間、本例
ではライン319と320との間にて表示される。第2
の例は、先のフイールドに対して1/2ライン期間
だけフイールドを時間的に前方へとシフトさせ
て、或るフイールドのラインがつぎのフイールド
のラインと一致し、そのライン番号が313だけ相
違して、例えばライン7がライン320と一致する
ようにする。第3の例は、或るフイールドを先の
フイールドに対して1/2ライン期間だけ時間的に
後方にシフトさせる方法であり、この場合にはラ
イン7がライン319と一致する。
入力端子1に到来する信号は、再トリガ可能単
安定マルチバイブレータ2、反転段3、第1フリ
ツプ−フロツプ4のJ−入力端子、第2フリツプ
−フロツプ5のJ−入力端子及び単安定マルチバ
イブレータ6に供給される。反転段3の出力端子
はフリツプ−フロツプ4のK−入力端子とフリツ
プ−フロツプ5のK−入力端子とに接続する。マ
ルチバイブレータ2の時定数は32μsより大きく、
64μsよりも小さく、例えば42μsとする。マルチバ
イブレータ2の−出力端子に現われる信号を第
2b図に示してあり、この信号はフリツプ−フロ
ツプ4にクロツク信号として供給される。マルチ
バイブレータ6の時定数は約16μsとする。このマ
ルチバイブレータ6の−出力端子に現われる信
号を第2c図に示してあり、この信号はフリツプ
−フロツプ5及びフリツプ−フロツプ7にクロツ
ク信号として供給される。フリツプ−フロツプ5
のQ−出力端子はフリツプ−フロツプ7のJ−入
力端子に接続し、フリツプ−フロツプ5の−出
力端子はフリツプ−フロツプ7のK−入力端子に
接続する。各フリツプ−フロツプ4,5及び7の
セツト及びリセツト入力端子は接地する。マルチ
バイブレータ2のQ−出力端子に現われる信号は
時定数が約4.8μsの再トリガ可能マルチバイブレ
ータ8に供給される。フリツプ−フロツプ4の
−出力端子に現われる信号を第2d図に示してあ
り、この信号はNAND−ゲート9に供給される。
このNAND−ゲート9にはフリツプ−フロツプ
5のQ−出力端子に現われる信号(第2e図)及
びフリツプ−フロツプ7の−出力端子に現われ
る信号(第2f図)も供給される。
第2b図に示す信号はライン同期パルスと同じ
繰返し速度で発生するパルスで構成する。従つ
て、マルチバイブレータ8の出力信号は再生ライ
ン同期信号であり、この信号はライン同期回路
(図示せず)に供給されて、画像表示管における
水平偏向用のライン周波数の局部信号を既知の方
法にて発生させる。第2c図に示す信号は、その
信号の負に向う縁部が第2a図に示すパルスの前
縁と一致するパルスで構成する。従つて第2c図
に示すパルスはライン同期パルス、等化パルス並
びにフイールドセレーシヨンパルスの位置を指定
し、等化パルス及びフイールド同期パルスが発生
する区間(インターバル)内では第2c図に示す
パルスの周波数はライン周波数の2倍となる。こ
れらの情況下では第2d図に示す信号は、フイー
ルド同期区間の開始後に第2b図のクロツク信号
の最初に正に向う縁部が発生する瞬時まで高レベ
ルにあり、斯かる瞬時にて第2d図に示す信号は
低レベルとなる。第2d図の信号のつぎの低レベ
ルから高レベルへの転換部はフイールド同期区間
の終了後におけるクロツク信号の最初に正に向う
縁部と一致する。同様に、第2e図に示す信号は
フイールドブランキングの区間中で、フイールド
同期区間の開始及び終了の各時点の後に第2c図
のクロツク信号の最初に正に向う縁部の発生時に
転換部を有する。
フリツプ−フロツプ7に対する入力信号中に転
換部が発生した後、このフリツプ−フロツプの出
力端子に発生する第2f図に示す信号の転換部
は、第2c図に示すクロツク信号におけるフイー
ルド同期区間の開始及び終了の各時点から2番目
に発生する正に向うクロツク信号の縁部の発生時
に生ずる。従つて、第2f図の信号は第2e図の
信号と比較するに、32μsだけシフトされ、特にマ
ルチバイブレータ6によつて発生される遅延量の
2倍だけ第2e図の信号よりも遅延され、また第
2e図の信号そのものの前縁は、特にマルチバイ
ブレータ6のために、第2a図の第1フイールド
同期パルスの前縁に対して16μsだけシフトされ
る。このことからして、フリツプ−フロツプ5及
び7がシフトレジスタを構成することが判る。第
2図の波形図から明らかなように、ゲート9の3
つの入力信号は同時には高レベル状態ならないた
め、ゲート9の出力信号は高レベルとなる。
第2図につき上述したこと及びそれに対応する
波形は第2a図に示した入力信号に対するもので
ある。1フイールド期間の後にはライン622〜625
及びライン1〜7が発生する。ライン313の中央
における第1フイールド同期パルスの前縁が、ラ
イン625とライン1との間の第1フイールド同期
パルスの前縁に対応する場合には一方のフイール
ドのライン同期パルスが他方のフイールドのライ
ン期間の中央に対応する。従つて、ラインパルス
は例えばライン319の中央のライン6と7との間
に位置する。全ライン、即ちライン310は一方の
フイールドの最後ラインパルスと、つぎの第1プ
レ(事前)等化パルスとの間に位置するのに対
し、ライン623の最初の半分は、次のフイールド
の最終ライン同期パルスとつぎの第1プレ等化パ
ルスとの間に位置する。フイールド同期区間内で
はフリツプ−フロツプ4の第1クロツクパルスの
正に向う前縁が、ライン313の終了以前、従つて、
第1フイールドセレーシヨンパルスの前か、又は
ライン1の終了する前、従つて第2フイールドセ
レーシヨンパルスの前にそれぞれ発生する。斯か
るフイールド同期区間の終了時には同様な第1ク
ロツクパルスの正に向う前縁が、ライン316の終
了以前、従つて第3ポスト(事後)等化パルスの
前か、又はライン3の終了以前、従って第2ポス
ト等化パルスの前に発生する。前述した所から明
らかなように、フリツプ−フロツプ4の出力端子
に現われる信号の第1転換部は第2a図の信号の
1フイールド期間後に対応し、その対応瞬時は第
2d図の第1転換部よりも32μs、即ち1/2ライン
期間遅れて位置し、また、フリツプ−フロツプ4
の出力端子に現われる信号の第2転換部は第2a
図に示す信号の1フイールド期間後に対応し、そ
の瞬時は第2d図における第2転換部の32μs前に
位置する。このことを第2d図に破線にて示して
ある。
フリツプ−フロツプ5及び7のクロツクパルス
の周波数は、等化及びフイールド同期区間の期間
中はライン周波数の2倍であるので、これらのフ
リツプ−フロツプの出力端子に現われるパルスの
縁部は、先のフイールドにおける対応するパルス
の縁部に対してシフトされない。第2g図に示す
ように、ゲート9の出力信号は第2a図に示す信
号の場合には高レベル状態にあり、斯かる出力信
号は特にライン1の部分の期間中は1フイールド
期間遅れたパルスを有する。このパルスを第2g
図に破線にて示してあり、これは画像周波数、即
ち25Hzで繰返し、しかも斯かるパルスは第1ライ
ンが第1フイールド同期パルスの前縁で開始する
フイールドを表わす。米国の標準規格による入同
期信号の場合には、画像周波数、ここでは30Hzの
周波数の同様なパルスが生成されることを確め
た。
ゲート9の出力信号は反転段10を介して切換
えスイツチ11のマスター接点に供給される。フ
リツプ−フロツプ12のセツト入力端子Sは切換
えスイツチ11の第1選択接点と約22kΩの抵抗
値の抵抗13に接続し、また、フリツプ−フロツ
プ12のリセツト入力端子Rは切換えスイツチ1
1の第2選択接点と抵抗値が同じく22kΩの抵抗
14とに接続する。なお、上記両抵抗13及び1
4の他端は接地する。フリツプ−フロツプ5のQ
−出力端子はフリツプ−フロツプ12のクロツク
入力端子CLに接続する。フリツプ−フロツプ5
の−出力端子はマルチプレクサ15の第1入力
端子Aに接続するが、フリツプ−フロツプ7の
−出力端子はマルチプレクサ15の第2入力端子
Bに接続する。フリツプ−フロツプ12のJ−入
力端子及びK−入力端子には論理1の信号が供給
される。フリツプ−フロツプ12の−出力端子
はマルチプレクサ15の第1選択入力SAに接続
するが、フリツプ−フロツプ12のQ−出力端子
はマルチプレクサ15の第2選択入力端子SBに
接続する。マルチプレクサ15は、それに供給さ
れる入力信号を予定した順序で伝達するための回
路である。入力端子SAに到来する信号が高レベ
ルのものである場合には、入力端子Aからの信号
が伝達されるが、入力端子SBに到来する信号が
高レベルのものである場合には、入力端子Bから
の信号が伝達される。
フリツプ−フロツプ12はマルチプレクサ15
に対するアドレス・ジエネレータとして用いられ
る。スイツチ11のマスタ接点が第2選択接点に
接続される場合には、ゲート9及び反転段10に
よつて供給される第1フイールド識別パルスによ
りフリツプ−フロツプ12がリセツトされる。こ
の場合には、フリツプ−フロツプ12のQ−出力
が低レベル状態となり、このフリツプ−フロツプ
12の−出力が高レベル状態となる。従つて、
ライン1で開始するフイールドの期間中にはマル
チプレクサ15が入力端子Aに到来する信号を伝
達、即ち、第2e図に示す信号が反転極性でマル
チプレクサ15の出力端子Zに現われ、この信号
は非遅延フイールド制御パルスである。つぎのフ
イールドの期間中にはフイールド識別パルスは生
成されない。フリツプ−フロツプ12の状態は第
2e図に示す信号の前縁が発生する時点に変化
し、これに応答して、マルチプレクサ15の入力
SBは高レベル状態に調整される。この際、マル
チプレクサ15の出力端子Zには第2f図に示す
遅延フイールド制御パルスが現われる。出力端子
Zは切換えスイツチ16の第1選択接点に接続す
る。スイツチ16のマスター接点はバツフア段1
7に接続する。このバツフア段17は制御信号を
既知のタイプののこぎり波発生器18に伝達す
る。のこぎり波発生器18は画像表示管の垂直偏
向用フイールド偏向回路に適用するのが好適なの
こぎり波状信号を発生する。のこぎり波発生器1
8は制御信号がない場合にはその固有周波数にて
発振する。上記制御信号がある場合には、のこぎ
り波発生器18は自由に発振せず、この発生器に
よつて発生されるのこぎり波形は制御信号により
決定される瞬時にそれぞれ開始したり、又は終了
したりする。当面の場合、ライン313に沿う途中
で開始するフイールドは1/2ライン期間遅れて始
まるが、次のフイールドは遅延されない。従つ
て、ライン1はライン313と一致する。
これに対し、スイツチ11のマスター接点が第
1選択接点に接続される場合には、第2g図のつ
ぎのフイールド識別パルスによつてフリツプ−フ
ロツプ12がセツトされる。この場合には、フリ
ツプ−フロツプ12の出力信号の位相が上述した
場合とは反対となり、これによりマルチプレクサ
15の出力端子に現われる信号列も反転される。
これにより、のこぎり波発生器18に対する制御
信号は、ライン1でライン期間の1/2遅れて開始
するフイールド期間中に始まるが、つぎのフイー
ルド期間中は遅延されない。スイツチ16が図示
の位置にある場合には表示画像でのインターレー
スは行われず、切換えスイツチ11を用いて対現
象(ペアリング)の方向を選択することができ
る。切換えスイツチ16の第2選択接点はフリツ
プ−フロツプ5の−出力端子に接続する。切換
えスイツチ16のマスター接点が斯かる第2選択
接点に接続される場合には、第2e図に示す信号
が制御信号としてバツフア段17に反転極性で供
給される。従つて、フイールド偏向は常に遅延な
しで開始されるため、表示スクリーン上に表示さ
れる画像はインターレース画像となる。それ故、
切換えスイツチ16によつてインターレースをな
くしたり、残したりする選択をすることができ
る。スイツチ11及び16は、関連するセツテイ
ングに対して手動で作動する機械的スイツチ形態
のものとすることができる。なお、スイツチ11
及び16は他の所望構造のものとすることがで
き、例えばそれらのスイツチは電気回路のような
ものとすることもできる。それらスイツチの最も
簡単な形態のものは一片の電線で形成し、これを
回路の適当な位置に設けることができる。
第1図に示す回路は再トリガ可能単安定マルチ
バイブレータ19も具えており、これにはマルチ
バイブレータ5のQ−出力端子から受信される第
2e図に示す信号が供給される。マルチバイブレ
ータ19の時定数の値は、米国の標準規格(60
Hz)による16.7msのフイールド期間と、欧州標
準規格(50Hz)による20msのフイールド期間と
の間の値とする。のこぎり波発生器18は、それ
により発生されるのこぎり波状信号の振幅が60Hz
の場合でも50Hzの場合でもほぼ同じとなるように
する既知の方法にて配置する。
上述した回路はデイジタルスイツチング素子を
用いて作製されるため、その回路は特にコンパク
トで、しかも信頼度の高いものとなる。
第1図の回路素子としてはフイリツプスタイプ
のつぎの素子を用いた。
マルチバイブレータ2及び8 :HEF4528 マルチバイブレータ6及び19 :HEF4528 フリツプ−フロツプ4及び5 :HEF4027 フリツプ−フロツプ7及び12 :HEF4027 ゲート3,9及び10 :HEF4023 マルチプレクサ15 :HEF4019 なお、第1図の回路の各素子は、同様な機能を
する他の素子と置き換えることができることは明
らかである。従つて、例えば時定数をRC−回路
網によつて制定する必要のある種々の単安定マル
チバイブレータの代りに、多数のクロツクパルス
を計数するカウンタを用いることができる。或い
は又、素子12及び15の構成を、マルチプレク
サ15が1個のアドレス信号だけで制御されるよ
うな構成とすることができる。上述した各素子
は、それらが分周回路と相俟つて、フイールド同
期用の集積回路の一部を成すようにすることもで
き、上記分周回路によりライン周波数が分周され
て、フイールド周波数が得られる。最後に、本発
明による回路は、如何なるタイプの画像表示装
置、モニタ又はテレビジヨン受信機に使用して好
適である。テレビジヨン受信機に使用する場合に
は、テレテキスト信号を表示する場合にインター
レースを行わないようにするのが望ましい。
【図面の簡単な説明】
第1図はモニタ又はテレビジヨン受信機のよう
な画像表示装置の一部を成す本発明によるフイー
ルド偏向用制御信号発生回路の一例を示すブロツ
ク線図、第2図は第1図に示す回路の各部に発生
する信号の波形図である。 1……合成同期信号入力端子、2……再トリガ
不能単安定マルチバイブレータ、3……反転段、
4……第1フリツプ−フロツプ、5……第2フリ
ツプ−フロツプ、6……単安定マルチバイブレー
タ、7……フリツプ−フロツプ、8……再トリガ
可能マルチバイブレータ、9……ゲート、10…
…反転段、11……切換えスイツチ、12……フ
リツプ−フロツプ(アドレス・ジエネレータ)、
13,14……抵抗、15……マルチプレクサ、
16……切換えスイツチ、17……バツフア段、
18……のこぎり波発生器、19……再トリガ可
能単安定マルチバイブレータ。

Claims (1)

  1. 【特許請求の範囲】 1 画像表示装置のフイールド偏向用制御信号を
    発生するための回路にあつて、インターレース画
    像を表示させるための入同期信号源と、該同期信
    号源に接続され、第1フイールドの受信時に第1
    フイールド信号を、つぎの第2フイールドの受信
    時に第2フイールド信号をそれぞれ発生するフイ
    ールド識別回路とを具えており、前記第2フイー
    ルド信号が前記第1フイールド信号からずれてお
    り、これらの第1及び第2フイールド信号が前記
    制御信号を成し、さらにフイールド偏向用の制御
    信号の伝達を制御するためのアドレス・ジエネレ
    ータも具えているフイールド偏向用制御信号発生
    回路において、該回路に信号選択回路も設け、該
    信号選択回路を前記フイールド識別回路に接続す
    ると共に該信号選択回路を前記アドレス・ジエネ
    レータによつて制御せしめて、前記第1及び第2
    フイールド信号が発生する順序を整定するように
    したことを特徴とするフイールド偏向用制御信号
    発生回路。 2 特許請求の範囲1記載の回路において、前記
    信号選択回路が、第1フイールド信号受信用の第
    1入力端子と、第2フイールド信号受信用の第2
    入力端子と、アドレス・ジエネレータから到来す
    る信号を受信するための選択入力端子と、フイー
    ルド偏向用のシーケンス回路の出力信号を伝達す
    るための出力端子とを有しているシーケンス回路
    を具えるようにしたことを特徴とするフイールド
    偏向用制御信号発生回路。 3 特許請求の範囲2記載の回路において、第1
    フイールド信号を、位相が入同期信号に対してほ
    ぼ固定されるフイールド周波数の信号とし、第2
    フイールド信号も第1フイールド信号に対して1/
    2ライン期間だけ遅延されるフイールド周波数の
    信号とし、アドレス・ジエネレータから到来する
    信号を2つのアドレス信号によつて形成し、第1
    フイールド信号は第1アドレス信号の発生時に伝
    達させるのに対し、第2フイールド信号は第2ア
    ドレス信号の発生時に伝達せしめ、第1及び第2
    アドレス信号の発生順序を随意調整し得るように
    したことを特徴とするフイールド偏向用制御信号
    発生回路。 4 アドレス・ジエネレータを双安定素子とし、
    該素子にフイールド周波数の信号を供給するよう
    にした特許請求の範囲3記載の回路において、信
    号選択回路に、双安定素子のセツト又はリセツト
    入力端子にフイールド周波数の信号を随意供給す
    るための第1切換えスイツチを設け、前記双安定
    素子の出力信号が画像周波数を有し、且つ第1及
    び第2アドレス信号となるようにしたことを特徴
    とするフイールド偏向用制御信号発生回路。 5 特許請求の範囲3記載の回路において、信号
    選択回路に第2切換えスイツチを設けて、フイー
    ルド偏向用の第1フイールド信号又はシーケンス
    回路の出力信号をそれぞれ随意伝達するようにし
    たことを特徴とするフイールド偏向用制御信号発
    生回路。
JP59202101A 1983-09-30 1984-09-28 フイールド偏向用制御信号発生回路 Granted JPS6093483A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8303347 1983-09-30
NL8303347A NL8303347A (nl) 1983-09-30 1983-09-30 Schakeling voor het opwekken van een stuursignaal voor de rasterafbuiging in een beeldweergeefinrichting.

Publications (2)

Publication Number Publication Date
JPS6093483A JPS6093483A (ja) 1985-05-25
JPH051943B2 true JPH051943B2 (ja) 1993-01-11

Family

ID=19842474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59202101A Granted JPS6093483A (ja) 1983-09-30 1984-09-28 フイールド偏向用制御信号発生回路

Country Status (6)

Country Link
US (1) US4608602A (ja)
EP (1) EP0136758B1 (ja)
JP (1) JPS6093483A (ja)
KR (1) KR920002839B1 (ja)
DE (1) DE3468298D1 (ja)
NL (1) NL8303347A (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3443925C1 (de) * 1984-12-01 1986-01-30 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zum Unterscheiden der beiden Halbbilder in einem Fernsehsignal
JPS6219890A (ja) * 1985-07-19 1987-01-28 株式会社東芝 表示制御装置
US4792853A (en) * 1985-05-15 1988-12-20 Canon Kabushiki Kaisha Video signal processing devices
FR2592259B1 (fr) * 1985-12-24 1988-11-04 Thomson Csf Procede et circuits de fourniture d'un signal de balayage vertical pour televiseur
US4803476A (en) * 1986-10-24 1989-02-07 Visual Technology Incorporated Video terminal for use in graphics and alphanumeric applications
DE3744470A1 (de) * 1986-12-30 1988-07-14 Gold Star Co Modusdiskriminator fuer monitoren
US5025496A (en) * 1990-05-07 1991-06-18 Rca Licensing Corporation Odd/even field detector for video signals
JPH0453365A (ja) * 1990-06-21 1992-02-20 Matsushita Electric Ind Co Ltd フィールド判定補正装置
JP2977104B2 (ja) * 1991-07-26 1999-11-10 ソニー株式会社 動画像データエンコード方法および装置、並びに動画像データデコード方法および装置
US5502501A (en) * 1994-03-31 1996-03-26 Thomson Consumer Electronics, Inc. Field type detector for video signal
EP1176810A1 (en) * 2000-07-28 2002-01-30 THOMSON multimedia Display device, synchronisation circuit and process for generating a synchronisation signal in a display device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1044873A (en) * 1964-01-31 1966-10-05 Rank Bush Murphy Ltd Circuit arrangement for field recognition in television systems
NL8002410A (nl) * 1979-10-15 1981-04-21 Philips Nv Beeldweergeefinrichting ingericht voor het als een geinterlinieerd televisie-beeld weergeven van een gemengd beeldsignaal.
DE2949020C2 (de) * 1979-12-06 1986-10-23 Loewe Opta Gmbh, 8640 Kronach Verfahren zur Beseitigung des Zwischenzeilenflimmerns bei der Darstellung von alphanumerischen Zeichen und graphischen Symbolen auf einem Monitor im Halbbildverfahren durch Vertikalversatz und Schaltungsanordnung zur Durchführung des Verfahrens
JPS56156872A (en) * 1980-05-08 1981-12-03 Hitachi Ltd Character display unit

Also Published As

Publication number Publication date
DE3468298D1 (en) 1988-02-04
EP0136758B1 (en) 1987-12-23
EP0136758A1 (en) 1985-04-10
KR850002363A (ko) 1985-05-10
US4608602A (en) 1986-08-26
KR920002839B1 (ko) 1992-04-04
JPS6093483A (ja) 1985-05-25
NL8303347A (nl) 1985-04-16

Similar Documents

Publication Publication Date Title
KR870000050B1 (ko) 샘플링펄스 생성회로
JPH051943B2 (ja)
US4068265A (en) Method and apparatus for sampling and reproducing television information
JPH0334792A (ja) ビデオ信号伝送システム
JPH0522556A (ja) 複数の表示装置における同報表示方法
US4417275A (en) Selectable rate sync generator system
US5140420A (en) Information in vertical blanking interval of video sync signal
KR0147851B1 (ko) 위상 고정 부반송파 재생기
JPH031760A (ja) 受信テレビジョン信号再生装置
KR100246401B1 (ko) 영상신호처리장치 및 방법
JPS6313396B2 (ja)
US4390899A (en) Television signal processing system
JP2584689B2 (ja) 端末機の制御装置
US4952952A (en) Method and apparatus for video signal transmission using modulation
JPH0354781Y2 (ja)
JP3114990B2 (ja) 映像信号処理方法
JPS59193680A (ja) テレビ放送方式の自動判別方式
JPH0131831B2 (ja)
JPS6362144B2 (ja)
JPS6123913B2 (ja)
JPH08237514A (ja) 表示装置
JPS6154776A (ja) フイ−ルド識別方法
JPS63109677A (ja) 文字放送信号処理回路
JPH0379193A (ja) ハイビジョン受信機の時間軸伸長装置
JPH10145630A (ja) 垂直パルス生成回路