JPS6313396B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、通常のカラーテレビ信号を通常の走
査線数よりも多い走査線を有するテレビジヨン受
像機で受信して、見かけ上垂直解像度を上げるよ
うにしたテレビジヨン受像機に関するものであ
る。

従来、通常のカラーテレビ信号を受像するテレ
ビジヨン受像機では走査線数は、例えばNTSC方
式の場合525本と決められ、特に大画面を有する
テレビジヨン受像機では、走査線が目につきやす
いという欠点があつた。

また、走査線数を増加し解像度を上げる方法も
提案されているが、それらは信号自身を現在の方
式と変えるものであつて、現状では適用できな
い。

本発明は以上の点に鑑みなされたもので、通常
のNTSC方式等のテレビ信号を受像し、受像機内
部で疑似的に走査線数を２倍にした信号を再構成
して、見かけ上走査線数が倍の高精細度テレビジ
ヨン受像機を提供しようとするものである。

以下本発明をその一実施例を示す添付図面を用
いて説明する。第１図は本発明の一実施例を示す
ブロツク図、第２図はその動作を説明するための
波形図、第３図は画面の走査線の状態を示すもの
である。

入力された映像信号３０は、まず同期分離回路
１により同期分離されて同期信号３９を発生し、
この同期信号は自動周波数制御回路２に加えられ
る。前記同期信号３９は周期Ｈ／２（ここで、Ｈ
は標準テレビ信号での１水平走査期間）を有する
水平出力パルス３８と位相比較され、平滑され
て、周期Ｈ／２で発振する水平発振回路３に加え
られ発振周波数を制御している。この発振出力パ
ルスは水平ドライブ回路４を経て水平出力回路５
をドライブしている。前記水平出力回路５により
偏向コイル１０にＨ／２周期ののこぎり波電流が
流れ、ビームを偏向するとともに、高圧その他の
電圧を発生する。この水平出力回路５から前記水
平出力パルス３８が得られ自動周波数制御回路
２、および可変遅延線制御回路１３に加えられて
いる。

一方、同期信号３９により垂直発振回路６が同
期され、のこぎり波電圧発生回路７によりのこぎ
り波電圧を発生する。こののこぎり波電圧は垂直
ドライブ回路８に加えられ、垂直出力回路９をド
ライブし、垂直偏向電流を流す。この電流は抵抗
によつて検出され、垂直ドライブ回路９に帰還さ
れ、垂直偏向電流波形を制御している。

フイールド検出回路１１と電流スイツチ１２は
インターレース改善を行なう。NTSC方式では第
３図ａに示すように、525本で１フレームを構成
し1/2インターレースを行なつているため、奇数
フイールド（実線）と偶数フイールド（破数）の
走査線は重ならない。本発明のように走査線を倍
にして1050本にすると、第３図ｂのように奇数フ
イールドと偶数フイールドの走査線が同じ場所を
走査して重なつてしまう。そのためフイールド検
出回路１１により、例えば偶数フイールドを検出
して電流スイツチ１２により、該期間のみ偏向コ
イルに直流電流を重畳して第３図ｃのように1/4
Ｈに相当する幅40だけ下方向にずらし、奇数フイ
ールドの525本と偶数フイールドの525本の走査線
が重ならないようにしている。1/4Ｈはわずかな
量なので方向はどちらでも大きな違いはなく、フ
イールド検出回路１１は簡単にはフイールド周波
数を1/2に分周する分周回路でもよい。また1/4Ｈ
ずらす方法としても本実施例のように垂直偏向電
流に直流電流を重畳する方法をとらなくても、入
力のこぎり波電圧の直流レベルを変化する方法で
もよい。あるいはまた、垂直同期信号を１フイー
ルドおきに1/4Ｈずらせる方法でもよい。

可変遅延線制御回路１３は、一般にはカラーサ
ブキヤリアに同期した連続パルス（周波数c）で
動作し、可変遅延線１４を制御するためのパルス
を発生する。ただし、制御回路の構成によつて
は、あるいは白黒テレビジヨンの場合には、前記
連続パルスは必ずしもカラーサブキヤリアと同期
する必要はない。映像信号３０は可変遅延線１４
で適当な時間遅延され時間軸圧縮されて出てく
る。その信号をアナログスイツチ１５で順番に選
択して時間軸圧縮された信号３７が再構成され
る。この動作を第２図により説明する。映像信号
３０をゲート期間パルス３１がハイレベルの期間
のみ２つの可変遅延（図示せず）に同時に記録す
る。次にゲート期間パルス３２により一方の可変
遅延線を２倍のクロツク周波数によつて読み出
し、ゲート期間パルス３３により他方の可変遅延
線を同じく２倍のクロツク周波数2cで読み出す。
一方、別の２つの可変遅延線（図示せず）にゲー
ト期間パルス３４により同時に記録し、それぞれ
ゲート期間パルス３５および３６により２倍のク
ロツク周波数2cで読み出す。

可変遅延線１４から読み出された信号をアナロ
グスイツチ１５によりゲート期間パルス３２，３
３，３５，３６で切換えれば、映像信号３７が得
られる。これらゲート期間パルス３２，３３，３
５，３６は水平同期信号３９と水平出力パルス３
８により作ることができる。

このようにして再構成された映像信号３７の輝
度信号成分は遅延線１６を通り、映像増幅回路１
７により増幅されてマトリクス回路１８に加えら
れる。

一方、映像信号３７の色信号成分は帯域増幅回
路１９により取り出され、色信号復調回路２０に
より色復調される。この色信号はマトリクス回路
１８に加えられて、ブラウン管２１を駆動する。

色信号復調のためのサブキヤリアは、バースト
増幅回路２２により取り出されたバースト信号を
自動位相制御回路２３に加え、サブキヤリア発振
回路２４の出力を1/2分周回路２５により分周し
た発振出力と前記バースト信号を位相比較して、
色信号復調回路２０に与えるサブキヤリアの位相
を制御している。また、可変遅延線制御回路１３
に与える連続パルスもサブキヤリアと同期させる
時には、位相検波回路２６、連続パルス発振回路
２７、分周器２８によりフエイズロツクループを
構成すればよい。

次に可変遅延線制御回路１３および可変遅延線
１４の周辺回路構成についてさらに詳しく説明す
る。

第４図は第１図で示した可変遅延線１４、制御
回路１３、アナログスイツチ１５の一構成例を示
すブロツク図である。図中、ブロツク４１〜４４
はN_Hビツトの電荷転送素子である。ブロツク４
５は水平同期パルス３９（以下Ｈパルスと称す）、
水平出力パルス３８を波形整形したパルス４７
（以下Ｈ／２パルスと称す）、周波数cの連続パル
ス４８、および周波数c／２の連続パルス４９を
入力として受け、並列に配置された電荷転送素子
４１〜４４をおのおの駆動するための制御ブロツ
クパルス５０〜５３および電荷転送素子４１〜４
４の出力端子５４〜５７に出力される信号を必要
とする期間のみ抜き出すアナログスイツチ回路５
８を制御する前記ゲート期間パルス３２，３３，
３５，３６を発生するための制御回路である。映
像入力信号３０はおのおの電荷転送素子４１〜４
４に加えられ、制御クロツクパルス５０〜５３の
動作によつて、以下にのべる方法で適時、書き込
み、読み出し動作を行いうる。

第４図に示す構成において、電荷転送素子４１
〜４４に印加すべき制御クロツクパルス５０〜５
３のタイムチヤートを第５図に示す。このタイム
チヤートを実現すれば、第２図に説明した本発明
の効果が実現できる。パルス列６２〜６５はそれ
ぞれ第４図における制御クロツクパルス５０〜５
３の一部（時間的に）を、水平同期パルス（Ｈパ
ルス）３９に対して示したものである。パルス列
６６はＨ／２周期を有するＨ／２パルス４７であ
る。

前記パルス列６２〜６５の中で、記号Ｗで示し
た部分は、周波数c／２で、数N_Hビツトのパレ
ス６７よりなり、記号Ｒで示した部分は、周波数
cで、数N_Hビツトのパルス６８よりなることが
構成条件である。ゲート期間パルス３１に対応す
る書き込みは、パルス列６２において記号Ｗ６
９，７０で示した部分およびパルス列６３におい
て記号Ｗ７１，７２で示した部分である。記号Ｗ
６９，７０が電荷転送素子４１への書き込み、記
号７１，７２が電荷転送素子４２への書き込みを
示す。すなわち、電荷転送素子４１と４２には同
時に書き込みが行なわれる。同じく、ゲート期間
パルス３４に対応する書き込みはパルス列６４に
おいて記号Ｗ７３，７４示した部分およびパルス
列６５において、記号Ｗ７５，７６で示した部分
である。記号Ｗ７３，７４が電荷転送素子４３へ
の書き込み、記号Ｗ７５，７６が電荷転送素子４
４への書き込みを示す。すなわち、電荷転送素子
４３と４４には同時に書き込みが行なわれる。

次にゲート期間パルス３２に対応する読み出し
は、パルス列６２におい記号Ｒ７７，７８で示し
た部分で、これが電荷転送素子４１からの読み出
しに対応し出力信号列９３をうる。ゲート期間パ
ルス３３に対応する読み出しはパルス列６３にお
いて記号Ｒ７９，８０で示した部分で、これが電
荷転送素子４２からの読み出しに対応し出力信号
列９４をうる。ゲート期間パルス３５に対応する
読み出しはパルス列６４において記号Ｒ８１，８
３で示した部分で、これが電荷転送素子４３から
の読み出しに対応し出力信号列９５をうる。そし
てゲート期間パルス３６に対応する読み出しはパ
ルス列６５において記号Ｒ８４，８５で示した部
分で、これが電荷転送素子４４からの読み出しに
対応し出力信号列９６をうる。

このようにして、電荷転送素子４１〜４４から
の読み出しはそれぞれ、時間的に重なり合わない
で、しかも同じ出力がＨ期間に２回ずつ発生する
ように読み出すことができることがわかる。

なお各矢印８６〜９２は一つの書き込み状態か
ら一つの読み出し状態にいたる様子を記したもの
で、この矢印で示される期間が、被書き込み信号
がそれぞれの電荷転送素子中に静止蓄積される時
間に対応することは前の説明より明白である。ま
た、電荷転送素子の動作原理より、パルス列６２
〜６５なるクロツクパルスで駆動するとき、書き
込み期間Ｗ６９〜７６にも、逆に読み出し期間Ｒ
に書き込まれた信号が出力されるが、説明上、出
力信号列９３〜９６の上では省略している。さら
に、この読み出し期間Ｒに電荷転送素子４１〜４
４の入力端子には一定レベルの信号を注入するよ
うなゲート操作をスイツチ６０を介して入力信号
３０に行えば、矢印８６〜９２で示した本来の書
き込み、読み出し動作をより安定化しうる。

以上のようにして得られる出力信号列９３〜９
６をゲート期間パルス３２，３３，３５，３６で
制御されるアナログスイツチ回路５８で合成すれ
ば、端子６１に出力信号３７をうることができ
る。

第６図は第５図に示したクロツクパルス列６２
〜６５を構成するためのタイムチヤートを示すも
のであり、第７図はこのタイムチヤートを実現し
クロツクパルス列６２〜６５とゲート期間パルス
３２，３３，３５，３６を出力する制御回路４５
の一構成例を示すものである。

以下、この第６図、第７図を用いてその詳細を
説明する。第７図で、端子１２０，１２１，１２
２，１２３にそれぞれＨパルス３９、Ｈ／２パル
ス４７、周波数cの連続パルス４８および周波数
c／２の連続パルス４９が加えられる。通常、周
波数c／２は周波数cを分周してうる。ブロツク
RS１２４〜１２７は、パルスの立ち下りを検出
し、短いシヨツトパルスを発生するロジツク回路
である。ブロツクDL１２８はＨパルス３９の立
ち下り１０１を検出し、遅延時間幅１０３を実現
するモノマルチロジツク回路である。ブロツク
DL１２９はＨ／２パルス４７の立ち下り１０２
を検出し、遅延時間幅１１０を実現するモノマル
チロジツク回路である。ブロツクRG１３０はブ
ロツクRS１２４とRS１２５により得られるシヨ
ツトパルスを合成し、カウンタ１３２をリセツト
制御するロツジク回路である。ブロツクRG１３
１はブロツクRS１２６とRS１２７により得られ
るシヨツトパルスを合成し、カウンタ１３３をリ
セツト制御するロジツク回路である。カウンタ１
３２および１３３はN_Hビツトのカウンタである。

このようなロジツク構成によれば、端子１２０
を介してブロツクDL１２８に加えられたＨパル
ス３９によつて遅延時間１０３が実現され、端子
１２２を介してカウンタ１３２に加えられた周波
数c／２のパルス４９はタイミング１０４でカウ
ントを開始し、N_H回カウントした後タイミング
１０５で前記ブロツクRG１３０によりリセツト
制御される。このようにして端子１３４に生じる
リセツトパルスと周波数c／２の連続パルスの論
理合成をAND回路１３５で行えば、くり返し周
期Ｈで連続するパルス列１００を端子１３６に発
生できる。同様な動作原理により、端子１２１を
介してブロツクDL１２９に加えられたＨ／２パ
ルス４７によつて、遅延時間１１０が実現され、
端子１２３を介してカウンタ１３３に加えられた
周波数cの連続パルス４８はタイミング１１１で
カウントを開始し、N_H回カウントした後、タイ
ミング１１２でリセツト制御される。このように
して端子１３７に生じるリセツトパルスと周波数
cの連続パルス４８の論理合成をAND回路１３
８で行えば、くり返し周期Ｈ／２で連続するパル
ス列１１３を端子１３９に発生できる。

一方、フリツプフロツプ１４０には端子１２０
を介してＨパルス３９が加えられるのでそれぞれ
端子１４１，１４２に判定パルス１０６〜１０７
を発生でき、他のフリツプフロツプ１４３には端
子１２１を介してＨ／２パルス４７が加えられる
のでそれぞれ端子１４４，１４５に判定パルス１
０８〜１０９を発生できる。第６図に示すタイム
チヤートより明らかなように、判定パルス１０６
と１０７の内の一つとパルス列１００を第７図に
示す結線によつて、二端子入力のAND回路１４
６および１４７で論理合成すれば、それぞれ端子
１４８〜１４９にパルス列１１４，１１５を発生
させることができる。同様な考え方により、判定
パルス１０６，１０７の内の一つと、判定パルス
１０８，１０９の内の一つと前記パルス列１１３
を第７図に示す結線によつて、三端子入力の
AND回路１５０，１５１，１５２，１５３で論
理合成すれば、それぞれ端子１５４，１５５，１
５６，１５７にパルス列１１６，１１７，１１
８，１１９を発生させることができる。こして発
生された上記パルス列１１４，１１５の内の一つ
と上記パルス列１１６〜１１９の内の一つを第７
図に示す結線のようにしてOR回路１５８〜１６
１で論理合成すれば端子１６２，１６３，１６
４，１６５に第５図に示したパルス列６２，６
３，６４，６５と相以形のパルス列を構成するこ
とができる。

このようにして構成されたパルス列はパルス増
幅器１６６でパルス増幅され、端子１６７，１６
８，１６９，１７０に電荷転送素子を駆動しうる
制御クロツクパルス５０，５１，５２，５３を発
生できる。さらに前記アナログスイツチ回路５８
をゲート制御するためのゲートパルス期間３２，
３３，３５，３６は前記判定パルス列１０６，１
０７の内の一つと前記判定パルス列１０８，１０
９の内の一つを第７図に示す結線によつて、２端
子入力のAND回路１７１，１７２，１７３，１
７４で論理合成すれば、それぞれ端子１７５，１
７６，１７７，１７８に発生させることができ
る。

なお、第４図に示した電荷転送素子は説明上
N_H（整数）ビツトの遅延線としたが、第５図に示
すタイムチヤートより明らかなように、N_Hは必
ずしも整数ビツトである必要はないものである。
また第４図、第５図を用いた本発明の説明では電
荷転送素子４１〜４４は一相のクロツクで駆動さ
れる場合を考えて、その制御方法を示したが、多
相クロツクで動作する電荷転送素子を用いる場合
においても基本的には第４図に示す構成ブロツク
および第５図に示す制御パルス列６２〜６５が構
成上の基本となることには変りがないものであ
る。

以上の説明したように、本発明は、映像信号の
水平同期信号の２倍に同期して動作する水平偏向
手段と、前記映像信号の垂直同期信号に同期して
動作する垂直偏向手段と、前記映像信号をアナロ
グ的に遅延する可変遅延手段を具備し、かつ前記
可変遅延手段を前記水平偏向手段によつて制御す
ることにより、１水平期間の映像信号を圧縮して
次の１水平期間内に続けて２回出力し、前記水平
同期信号の２倍の水平周波数で偏向するようにし
たもので、その効果として従来のテレビジヨン受
像機に対して、１フレーム当りの水平走査線を２
倍にできることになり高解像度を伴つたテレビジ
ヨン受像機を簡単な回路構成かつ低コストで得る
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるテレビジヨ
ン受像機の全体を示す基本構成ブロツク図、第２
図は本発明の基本動作を説明するために、第１図
の要部ブロツク部に発生される波形を示す図、第
３図ａ，ｂ，ｃは画面の走査線の状態を示す図、
第４図は可変遅延手段の一構成例を示すブロツク
図、第５図は第４図に示す制御回路に発生される
制御クロツクパルスのタイムチヤート、第６図は
第５図に示す制御クロツクパルスを構成する方法
を説明するのに用いるタイムチヤート、第７図は
第４図に示す制御回路の一構成例を示す回路図で
ある。 １……同期分離回路、５……水平出力回路、９
……垂直出力回路、１３……可変遅延線制御回
路、１４……可変遅延線、１５……アナログスイ
ツチ。

Claims (1)

1. 【特許請求の範囲】 １ 映像信号の水平同期信号の２倍に同期して動
   作する水平偏向手段と、前記映像信号の垂直同期
   信号に同期して動作する垂直偏向手段と、前記映
   像信号をアナログ的に遅延する可変遅延手段とを
   具備し、前記可変遅延手段を前記水平偏向手段に
   よつて制御することにより、１水平期間の映像信
   号を圧縮して次の１水平期間内に水平同期信号の
   ２倍に同期して２回出力し、前記水平同期信号の
   ２倍の水平周波数で偏向するテレビジヨン受像機
   であつて、前記垂直偏向手段によつて、２つの連
   続したフイールドのうち一方のフイールドの水平
   走査線を他方のフイールドの水平走査線に対して
   走査線間隔の半分だけずらせたことを特徴とする
   テレビジヨン受像機。 ２ 可変遅延線を経過した映像信号と可変遅延線
   を経過する前の映像信号から取出したバースト信
   号を用いて色復調を行なうことを特徴とする特許
   請求の範囲第１項記載のテレビジヨン受像機。 ３ 可変遅延手段は、４個の電荷転送素子と、電
   荷転送素子を制御する制御回路と、前記電荷転送
   素子からの出力を合成するアナログスイツチ回路
   により構成され、１水平期間内の映像信号を交互
   に前記４個の電荷転送素子の内の２個ずつの電荷
   転送素子に同時に書き込み、記憶し、おのおの前
   記のように記憶された２個ずつの電荷転送素子か
   ら書き込み記憶に要した水平期間の次の水平期間
   内に交互に時間軸圧縮して読み出すことを特徴と
   する特許請求の範囲第１項記載のテレビジヨン受
   像機。 ４ 制御回路は２個のN_Hビツトのカウンタを具
   備し、前記カウンタの一方に、入力として水平同
   期期間に同期したパルス、周波数c／２の連続パ
   ルスを供給することにより、前記水平同期期間毎
   に周波数c／２でN_H回くり返す書き込みパルス
   列を発生し、前記カウンタの他方に、入力とし
   て、水平同期期間の1/2期間に同期したパルス、
   周波数cの連続パルスを入力として供給すること
   により、前記水平同期期間の1/2期間毎に、周波
   数cでN_H回くり返す読み出しパルス列を発生し、
   かつ前記水平同期期間に同期したパルスと前記水
   平同期期間の1/2期間に同期したパルスを基にし
   て書き込み読み出し条件を判定しうる判定パルス
   列を発生し、前記書き込みパルス列と前記読み出
   しパルス列を前記判定パルスで論理合成すること
   により４個の電荷転送素子を駆動する４種のクロ
   ツクパルスを発生することを特徴とする特許請求
   の範囲第３項記載のテレビジヨン受像機。 ５ 判定パルスを実現するロジツク回路が、フリ
   ツプフロツプとANDロジツク回路で構成される
   ことを特徴とする特許請求の範囲第４項記載のテ
   レビジヨン受像機。