JPH05190726A - リードフレームおよびその製造方法 - Google Patents

リードフレームおよびその製造方法

Info

Publication number
JPH05190726A
JPH05190726A JP312692A JP312692A JPH05190726A JP H05190726 A JPH05190726 A JP H05190726A JP 312692 A JP312692 A JP 312692A JP 312692 A JP312692 A JP 312692A JP H05190726 A JPH05190726 A JP H05190726A
Authority
JP
Japan
Prior art keywords
lead frame
plating
plated
lead
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP312692A
Other languages
English (en)
Inventor
Chikao Ikenaga
知加雄 池永
Hiroshi Yagi
▲ひろし▼ 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP312692A priority Critical patent/JPH05190726A/ja
Publication of JPH05190726A publication Critical patent/JPH05190726A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【目的】めっき面に安定な酸化膜を生成してこのめっき
面を安定化させるとともに、めっき面の濡れ性を良くす
ることにより、めっき面に結露が生じたとしても、リー
ドフレームがめっき面上を均一に乾燥するようにして変
色を防止する。 【構成】リードフレームAにおけるインナーリード2a
の銀めっき面6に陽極酸化処理9が施されている。この
ように構成された本発明のリードフレームAは、従来と
同様のリードフレーム製造方法で製造されるが、その製
造工程におけるめっきラインの銀めっき後、最終洗浄工
程の水洗→陽極酸化処理9→水洗→乾燥の各プロセスを
経ることにより、陽極酸化処理9の施されたリードフレ
ームAが作製される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば半導体装置等の
電子機器の組立用部材であるリードフレームおよびその
製造方法に関する。
【0002】
【従来の技術】半導体装置の組立用部材として、従来よ
り、リードフレームが用いられている。例えば図4およ
び図5に示すように、このリードフレームAは平面形状
を有しており、例えば半導体素子を搭載するためのダイ
パッド部1と、その周辺に配設され、搭載する半導体素
子との結線を行うためのインナーリード部2と、このイ
ンナーリード部2に連続して形成され、外部回路に結線
されるアウターリード部3とを備えている。
【0003】このようなリードフレームAは、通常、コ
バール、42合金、銅系合金等の、導電性に優れかつ強
度の大きい金属板を、フォトエッチング法やスタンピン
グ法等によりダイパッド部1、インナーリード部2及び
アウターリード部3を有する形状に加工して製造される
ものである。
【0004】図6に示すように、このリードフレームA
は、ダイパッド部1に半導体素子(以下、単に素子とも
いう)4をダイボンディングすると同時に、この素子4
のボンディングパッド(図示せず)とインナーリード部
2とを金等からなる金属ワイヤ5により電気的に接続し
て用いられる、従って、通常、インナーリード部2のボ
ンディング位置に金や銀等の貴金属をめっきすることに
より、ワイヤボンディングを確実に行うことができるよ
うにされている。
【0005】また、半導体素子は年々高集積化され、入
出力(I/O)端子の数が増加する傾向にあるが、これ
に伴い、半導体素子4のサイズが増大している。しか
し、その一方では半導体装置等の電子機器の小型・軽量
化が強く求められており、そのために半導体パッケージ
のより一層の小型化および同一サイズ内での多ピン化が
進行している。したがって、リードフレームに対しても
加工サイズの微細化が強く求められているが、加工サイ
ズの微細化にあたり、製造上多くの困難が生じている。
【0006】例えば従来のリードフレームAにおいて
は、フォトエッチング法及びスタンピング法によってこ
のリードフレームAを製造する場合、インナーリード部
2の各インナーリード2aがダイパッド部1の方へ大き
く突出するように形成されているので、これらのインナ
ーリード2aが互いに他のインナーリード2aと接触す
ることがないようにして形成しなければならない。しか
しながら、インナーリード部2をこのように形成するの
は極めて困難であり、このためインナーリードを所定の
寸法内に無制限に形成することができなく、その加工に
限界が生じている。
【0007】その上、前述の多ピン化の要求に応えよう
とすると、各インナーリード2aの線も細かくしなけれ
ばならない。このため、リードフレームAの製造がより
一層難しくなる。また、仮により多くのインナーリード
2aを製造することができたとしても、まだその他の多
くの困難が生じている。
【0008】例えば、リードフレームAを輸送したり、
取り扱ったりしているうちにインナーリード2aが曲が
って互いに接触してしまい、信頼性が損なわれる。そこ
でこの接触を防止するために、従来は図7に示すように
テーピング7を行って各インナーリード2aを固定し、
その強度を上げるようにしている。
【0009】また、このような輸送時や取扱い時におけ
るリードフレームAの変形を防止できたとしても、更に
リードフレームAの製造後の保存状態が問題となる。す
なわち、保存時に湿気等によりリードフレームAが変形
したり、錆が発生したりするという問題がある。そこで
現在は、リードフレームAの各検査の終了後の出荷前
は、50R程度を1ロットとしてOPP袋等の無塵性袋
に1ロットを梱包し、更に数十ロットをひとまとめにし
て防湿性の箱に乾燥剤とともに封入して保存しておき、
その後適宜リードフレームAを出荷することにより、リ
ードフレームAの変形および錆の発生を防止している。
【0010】
【発明が解決しようとする課題】しかしながら、前述の
従来の梱包方法では、銀めっき表面が非常に活性なた
め、多少の水分やほこりに反応してしまい、航空便等の
温度変化の過酷な場所の保存や梅雨時期の高湿度中の保
存においては、図8に示すようにリードフレームAが変
色8してしまうことがある。また、このような過酷な場
所の保存においては、上記テーピングのためのテープ7
の厚さにより各リードフレーム2a,2a間に該テープ
7の厚み分の隙間が開いてしまい、それが原因で目視で
は確認することができない程度の結露が生じる。この結
露部に不純物およびバクテリア等の異物が集中したり、
あるいは保存雰囲気中の汚物が結露中に溶け込んだり
し、それが乾燥時に濃縮されることにより、同様にリー
ドフレームAが変色8してしまうという問題が生じる。
特に、各インナーリード2aのワイヤーボンディング領
域にこれらのような変色8が生じると、ワイヤボンダビ
リティに悪影響を及ぼしてしまう。
【0011】本発明は、このような事情に鑑みてなされ
たものであり、その目的は、めっき面に安定な酸化膜を
生成してこのめっき面を安定化させるとともに、めっき
面の濡れ性を良くすることにより、めっき面に結露が生
じたとしても、リードフレームがめっき面上を均一に乾
燥するようにして変色を防止することのできるリードフ
レームを提供することである。
【0012】
【課題を解決するための手段】前述の課題を解決するた
めに、請求項1の発明は、電子回路素子を搭載するダイ
パッドと、前記電子回路素子のボンディングパッドとワ
イヤボンディングされるインナーリードと、このインナ
ーリードに一体に形成されたアウターリードとを備え、
少なくとも前記インナーリードの必要部分に、銀及び金
等の金属めっきが施されたリードフレームにおいて、少
なくとも前記金属めっき部に陽極酸化処理が施されてい
ることを特徴としている。
【0013】また請求項2の発明は、前記金属めっき
が、前記必要な部分の全面にめっきを施した全面めっき
であることを特徴としている。更に請求項3の発明は、
前記金属めっきが、前記必要な部分の一部の面にめっき
を施した部分めっきであることを特徴としている。更に
請求項4の発明は、前記金属めっきが、前記必要な部分
の先端にめっきを施した先端めっきであることを特徴と
している。
【0014】更に請求項5の発明は、前記金属めっき
が、前記必要な部分の面にめっきをリング状に施したリ
ングめっきであることを特徴としている。更に請求項6
の発明は、前記金属めっきが、前記必要な部分の先端に
めっきをリング状に施したリング先端めっきであること
を特徴としている。更に請求項7の発明は、前記金属め
っきが銀めっきであることを特徴としている。
【0015】更に請求項8の発明は、請求項1ないし7
のいずれか1記載のリードフレームを製造する方法であ
って、前記陽極酸化処理が金属めっき工程における最終
洗浄工程中で行われることを特徴としている。
【0016】
【作用】このような構成をした本発明のリードフレーム
およびその製造方法によれば、リードフレーム上の金属
めっき面に陽極酸化処理が施されているので、急激な温
度変化や多湿雰囲気中においても、金属めっき面の表面
が不活性で安定となり、水分やほこり等で反応が起こり
にくく、めっき面の変色が発生しにくい。また、めっき
面に結露が生じたとしても、そのめっき面は均一に乾燥
するようになるため、めっき面に変色が生じなくなる。
したがって、めっき面の変色によるワイヤボンディング
時のボンディング不良が防止されるようになり、電子回
路装置の組立コストが低減する。
【0017】なお、金属めっきとして銀めっきを用いた
場合、陽極酸化により生成された酸化銀(II)面が電子
回路素子のダイボンディング時にすでに熱分解により良
好な金属面に還元されるため、ワイヤボンディングが酸
化銀(II)により悪影響を及ぼされることはない。
【0018】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図1は本発明に係るリードフレームの一実施例を部
分的に示す断面図、図2は陽極酸化処理の原理を説明す
る図、図3はこの実施例のリードフレームの製造方法の
一例を説明する図である。なお、前述の従来のリードフ
レームの構成要素と同じ構成要素には同じ符号を付すこ
とにより、その詳細な説明は省略する。
【0019】図1に示すように、リードフレームAにお
けるインナーリード2aの先端部分に銀めっき6が施さ
れているとともに、この銀めっき6の面に陽極酸化処理
9が施されている。銀めっき6は、図示以外のリードフ
レームAの必要な部分の全面または部分的に施すことも
できる。更に、銀めっき6はリードフレームAの必要な
部分にリング状に施すこともできる。
【0020】また図2に示すように、この陽極酸化処理
9は、銀めっき面6を有するリードフレームAを導線1
1により直流電流発生器13の陽極に接続することによ
り陽極電極とするとともに、白金10を他の導線11に
より直流電流発生器13の陰極に接続することにより陰
極電極とし、これらリードフレームAおよび白金10を
1Nの水酸化カリウムや炭酸ナトリウム等のアルカリ物
質からなる電解質の水溶液12に浸した状態で、電圧
1.5Vとして20sec間水の電気分解を行う処理であ
る。
【0021】この陽極酸化処理9においては、次のよう
な反応が行われる。
【0022】
【数1】
【0023】
【数2】
【0024】この陽極酸化処理9により、銀めっき面6
に黒色の良好な酸化銀(II)が生成する。
【0025】この酸化銀(II)の面は、良好な銀めっき
面と比較して、急激な温度変化や多湿雰囲気中において
も不活性で安定化しているため、水分やほこり等で反応
が起こりにくく、銀めっき面6の変色等の不良が著しく
低減する。また、濡れ性は接触角で平均88゜から処理
後平均70゜と著しく向上するようになるので、前述し
た結露による変色も著しく低減する。
【0026】更に、ダイボンディング温度が約150℃
であるため、ワイヤボンディングの際には、陽極酸化に
より生成された酸化銀(II)面が熱分解により元の良好
な銀めっき面に還元されている。このため、良好なワイ
ヤボンダビリティが得られ、不良が著しく低減する。
【0027】このように構成された本実施例のリードフ
レームAは、従来とほぼ同様のリードフレーム製造方法
で製造されるが、具体的には図3に示すようにその製造
工程におけるめっきラインの銀めっき後、最終洗浄工程
の水洗→陽極酸化処理9→水洗→乾燥の各プロセスを経
ることにより、陽極酸化処理9の施されたリードフレー
ムAが作製される。
【0028】次に、このような陽極酸化処理9が施され
たリードフレームAを用いて、保存時の温度変化に対す
る銀めっき面6の挙動について説明する。航空便など
の、急激な温度変化の存在するリードフレームの保存状
態では、たとえ乾燥剤とともに梱包しても目に見えない
ほどの結露が生じるが、本実施例のリードフレームAに
よれば、結露したとしても銀めっき面6の漏れ性がよい
ので、局部的に濃縮乾燥されることがなく、図8で示す
ような局部的な変色を防止できる。
【0029】したがって、本実施例のリードフレームA
は良好なワイヤボンダビリティを有するようになり、こ
のリードフレームAを使用して半導体装置等の電子回路
装置の組立を行えば、ボンディング不良が低減する。
【0030】なお、前述の実施例ではリードフレームA
の必要な部分に銀めっきを施すものとしているが、金等
の他の金属めっきを施すようにしてもよい。また、金属
めっきをリードフレームAの必要な部分の全面に施すよ
うにしてもよいし、リードフレームAの必要な部分の一
部の面に施すようにしてもよい。更に、金属めっきをリ
ードフレームAの必要な部分の全面または一部の面にリ
ング状に施すようにしてもよい。
【0031】
【発明の効果】以上の説明から明らかなように、本発明
のリードフレームおよびその製造方法によれば、少なく
とも金属めっき面に陽極酸化処理が施されているので、
急激な温度変化や多湿雰囲気中においても、水分やほこ
り等による反応が起こりにくいばかりでなく、汚れの付
着が著しく減少する。その上、結露による濃縮乾燥がな
くなり、リードフレームの変色を防止できるため、めっ
き面の変色による電子回路装置の組立時におけるワイヤ
ボンダビリティの低下を防止できる。
【0032】また、金属めっきとして銀めっきを用いた
場合、陽極酸化により酸化銀(II)が生成されるが、こ
の酸化銀(II)が電子回路素子のダイボンディング時に
すでに熱分解により良好な金属面に還元される。このた
め、ワイヤボンディングが酸化銀(II)により悪影響を
及ぼされることは確実に阻止される。このようにして、
本発明のリードフレームを用いれば、電子機器の組立コ
ストを著しく低減することができる。
【図面の簡単な説明】
【図1】 本発明に係るリードフレームの一実施例を部
分的に示す断面図である。
【図2】 この実施例における陽極酸化処理の原理を説
明する図である。
【図3】 この実施例のリードフレームの製造方法の一
実施例を説明する図である。
【図4】 従来のQFP用リードフレームの平面図であ
る。
【図5】 DIP用のリードフレームの平面図である。
【図6】 組立後の半導体装置の要部を示す概略説明図
である。
【図7】 従来のテーピングされているリードフレーム
を示し、(A)はその平面図、(B)は(A)における
VIIB−VIIBによる断面図である。
【図8】 (A)は従来のリードフレームにおけるダイ
パッド部とめっきされたインナーリード部とを部分的に
示す平面図、(B)はそのインナーリード部のめっき面
の変色部を示す拡大図である。
【符号の説明】
A…リードフレーム、1…ダイパッド部、2…インナー
リード部、2a…インナーリード、3…アウターリード
部、4…半導体素子、5…ボンディングワイヤ、6…銀
めっき面、7…インナーリード固定テープ、8…銀めっ
き面上の変色部、9…陽極酸化処理部、10…白金(陰
極電極)、11…導線、12…アルカリ物質からなる電
解質の水溶液、13…直流電流発生器

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 電子回路素子を搭載するダイパッドと、
    前記電子回路素子のボンディングパッドとワイヤボンデ
    ィングされるインナーリードと、このインナーリードに
    一体に形成されたアウターリードとを備え、少なくとも
    前記インナーリードの必要部分に、銀及び金等の金属め
    っきが施されたリードフレームにおいて、 少なくとも前記金属めっき部に陽極酸化処理が施されて
    いることを特徴とするリードフレーム。
  2. 【請求項2】 前記金属めっきが、前記必要な部分の全
    面にめっきを施した全面めっきであることを特徴とする
    請求項1記載のリードフレーム。
  3. 【請求項3】 前記金属めっきが、前記必要な部分の一
    部の面にめっきを施した部分めっきであることを特徴と
    する請求項1記載のリードフレーム。
  4. 【請求項4】 前記金属めっきが、前記必要な部分の先
    端にめっきを施した先端めっきであることを特徴とする
    請求項1記載のリードフレーム。
  5. 【請求項5】 前記金属めっきが、前記必要な部分の面
    にめっきをリング状に施したリングめっきであることを
    特徴とする請求項1記載のリードフレーム。
  6. 【請求項6】 前記金属めっきが、前記必要な部分の先
    端にめっきをリング状に施したリング先端めっきである
    ことを特徴とする請求項1記載のリードフレーム。
  7. 【請求項7】 前記金属めっきが銀めっきであることを
    特徴とする請求項1ないし6のいずれか1記載のリード
    フレーム。
  8. 【請求項8】 請求項1ないし7のいずれか1記載のリ
    ードフレームを製造する方法であって、前記陽極酸化処
    理が金属めっき工程における最終洗浄工程中で行われる
    ことを特徴とするリードフレームの製造方法。
JP312692A 1992-01-10 1992-01-10 リードフレームおよびその製造方法 Pending JPH05190726A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP312692A JPH05190726A (ja) 1992-01-10 1992-01-10 リードフレームおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP312692A JPH05190726A (ja) 1992-01-10 1992-01-10 リードフレームおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH05190726A true JPH05190726A (ja) 1993-07-30

Family

ID=11548674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP312692A Pending JPH05190726A (ja) 1992-01-10 1992-01-10 リードフレームおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH05190726A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780931A (en) * 1995-06-09 1998-07-14 Mitsubishi Denki Kabushiki Kaisha Surface mounting semiconductor device and semiconductor mounting component
JP2010177481A (ja) * 2009-01-30 2010-08-12 Hitachi Ltd 電子部材ならびに電子部品とその製造方法
WO2011145647A1 (ja) * 2010-05-20 2011-11-24 Jx金属商事株式会社 表面に酸化層を有する電気銀めっき及び/又は電気銀合金めっき物
US9653385B1 (en) * 2016-05-26 2017-05-16 Sdi Corporation Lead frame
EP3971958A1 (en) * 2020-09-16 2022-03-23 Nexperia B.V. A semiconductor package and a method for manufacturing of a semiconductor package

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780931A (en) * 1995-06-09 1998-07-14 Mitsubishi Denki Kabushiki Kaisha Surface mounting semiconductor device and semiconductor mounting component
JP2010177481A (ja) * 2009-01-30 2010-08-12 Hitachi Ltd 電子部材ならびに電子部品とその製造方法
US8400777B2 (en) 2009-01-30 2013-03-19 Hitachi, Ltd. Electronic member, electronic part and manufacturing method therefor
WO2011145647A1 (ja) * 2010-05-20 2011-11-24 Jx金属商事株式会社 表面に酸化層を有する電気銀めっき及び/又は電気銀合金めっき物
EP2573208A1 (en) * 2010-05-20 2013-03-27 JX Metals Trading Co., Ltd. Electrolytically silver plated and/or electrolytically silver alloy plated article having oxide layer on surface
JP5382888B2 (ja) * 2010-05-20 2014-01-08 Jx金属商事株式会社 表面に酸化層を有する電気銀めっき及び/又は電気銀合金めっき物
EP2573208A4 (en) * 2010-05-20 2014-05-21 Jx Metals Trading Co Ltd ELECTROLYTIC SILVER PLATED AND / OR ELECTROLYTIC SILVER ALLOY PLATED ARTICLES WITH AN OXID SURFACE LAYER
US9653385B1 (en) * 2016-05-26 2017-05-16 Sdi Corporation Lead frame
EP3971958A1 (en) * 2020-09-16 2022-03-23 Nexperia B.V. A semiconductor package and a method for manufacturing of a semiconductor package

Similar Documents

Publication Publication Date Title
JP4091050B2 (ja) 半導体装置の製造方法
US6664136B2 (en) Semiconductor device and manufacturing method thereof
JP2000188353A (ja) ボールグリッドアレイ型半導体装置及びその製造方法
JPH11233683A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材および樹脂封止型半導体装置の製造方法
JPH1168006A (ja) リードフレーム及びこれを用いた半導体装置及びこれらの製造方法
JPH05283600A (ja) 半導体装置およびその製法
JPH05190726A (ja) リードフレームおよびその製造方法
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
US6853056B2 (en) Semiconductor device having a base metal lead frame
JP3983930B2 (ja) 回路部材の製造方法
KR20060050200A (ko) 반도체패키지, 그 제조방법 및 반도체디바이스
JP2000133763A (ja) 樹脂封止型半導体装置用の回路部材およびその製造方法
JPH0590465A (ja) 半導体装置
JP2634341B2 (ja) 圧力センサ用リードフレームおよびその製造方法
JP2001210776A (ja) 半導体装置とその製造方法及びリードフレームとその製造方法
JPH0653380A (ja) リードフレームおよびその製造方法
JPH04316897A (ja) Icカード
JPH11135546A (ja) 樹脂封止型半導体装置及びその製造方法
JP4068729B2 (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
KR100593890B1 (ko) 리드프레임을 갖는 led 패키지 제조방법
JPH0521695A (ja) リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法
JPH1174411A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JPH04215465A (ja) 半導体装置
JPH10163410A (ja) 半導体装置およびその製造方法
JPH08288427A (ja) 半導体装置