JPH05189520A - マスクパターン検証方法 - Google Patents
マスクパターン検証方法Info
- Publication number
- JPH05189520A JPH05189520A JP384392A JP384392A JPH05189520A JP H05189520 A JPH05189520 A JP H05189520A JP 384392 A JP384392 A JP 384392A JP 384392 A JP384392 A JP 384392A JP H05189520 A JPH05189520 A JP H05189520A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- drawing data
- data
- mask
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】本発明は、マスクパターン検証方法に関し、デ
バイスパターンとプロセスパターンとの間の配置関係
を、マスクパターン製作前に容易に検証することを目的
とする。 【構成】（１）デバイスパターンａのＣＡＤデータＡに
基づいて、デバイスパターンａの全構成要素が含まれる
最小の矩形領域ｃを求め、（２）プロセスパターンｂの
ＣＡＤデータＢに基づいて、プロセスパターンｂを表す
図面データを生成し、（３）プロセスパターンｂの図面
データに矩形領域ｃを表す図面データを付加して合成図
面データを生成し、（４）合成図面データに基づいて合
成パターン図ｂｃを作成する。
バイスパターンとプロセスパターンとの間の配置関係
を、マスクパターン製作前に容易に検証することを目的
とする。 【構成】（１）デバイスパターンａのＣＡＤデータＡに
基づいて、デバイスパターンａの全構成要素が含まれる
最小の矩形領域ｃを求め、（２）プロセスパターンｂの
ＣＡＤデータＢに基づいて、プロセスパターンｂを表す
図面データを生成し、（３）プロセスパターンｂの図面
データに矩形領域ｃを表す図面データを付加して合成図
面データを生成し、（４）合成図面データに基づいて合
成パターン図ｂｃを作成する。
Description
【０００１】
【産業上の利用分野】本発明は、レチクル等のマスクパ
ターンを製作前に検証するマスクパターン検証方法に関
する。
ターンを製作前に検証するマスクパターン検証方法に関
する。
【０００２】
【従来の技術】図８に示す如く、レチクル１０は、デバ
イス部のデバイスパターン１１とデバイス部周辺のプロ
セスパターン１２とに分けられる。このプロセスパター
ン１２は、ウエーハを個々のチップに分割するためのス
クライブフレーム１３と、レチクル１０をステッパー又
はフォトリピターに対し位置合わせするためのアライメ
ントマーク１４Ａ及び１４Ｂと、ウエーハ上の各ダイに
形成されたライメントマークと位置合わせするためのア
ライメントマーク１５Ａ及び１５Ｂとを有している。
イス部のデバイスパターン１１とデバイス部周辺のプロ
セスパターン１２とに分けられる。このプロセスパター
ン１２は、ウエーハを個々のチップに分割するためのス
クライブフレーム１３と、レチクル１０をステッパー又
はフォトリピターに対し位置合わせするためのアライメ
ントマーク１４Ａ及び１４Ｂと、ウエーハ上の各ダイに
形成されたライメントマークと位置合わせするためのア
ライメントマーク１５Ａ及び１５Ｂとを有している。
【０００３】プロセスパターン１２は、デバイスパター
ン１１に応じてこれに組み合わされるので、デバイスパ
ターン１１の露光データとプロセスパターン１２の露光
データとは、互いに独立に生成される。これに伴い、デ
バイスパターン検証用のパターン図とプロセスパターン
検証用のパターン図も互いに独立に印刷され、検証に供
される。
ン１１に応じてこれに組み合わされるので、デバイスパ
ターン１１の露光データとプロセスパターン１２の露光
データとは、互いに独立に生成される。これに伴い、デ
バイスパターン検証用のパターン図とプロセスパターン
検証用のパターン図も互いに独立に印刷され、検証に供
される。
【０００４】
【発明が解決しようとする課題】このため、デバイスパ
ターン１１とプロセスパターン１２との間の配置関係の
検証は、デバイスパターン１１とプロセスパターン１２
とを一緒にして露光データを生成する場合以外は、レチ
クル１０を製造した後でないと行えなかった。
ターン１１とプロセスパターン１２との間の配置関係の
検証は、デバイスパターン１１とプロセスパターン１２
とを一緒にして露光データを生成する場合以外は、レチ
クル１０を製造した後でないと行えなかった。
【０００５】図９は、レチクル２０が複数ブロック構成
の場合であり、スクライブフレーム２３の各枠にデバイ
スパターン１１Ａ〜１１Ｄが配置されている。プロセス
パターン２２は、このスクライブフレーム２３と、図８
と同一のアライメントマーク１４Ａ及び１４Ｂと、アラ
イメントマーク１５Ａ及び１５Ｂとを有している。この
場合も、上述の単ブロック構成の場合と同様に、レチク
ル２０を製造した後でないと、デバイスパターン１１Ａ
〜１１Ｄとプロセスパターン２２との間の配置関係を検
証することができなかった。
の場合であり、スクライブフレーム２３の各枠にデバイ
スパターン１１Ａ〜１１Ｄが配置されている。プロセス
パターン２２は、このスクライブフレーム２３と、図８
と同一のアライメントマーク１４Ａ及び１４Ｂと、アラ
イメントマーク１５Ａ及び１５Ｂとを有している。この
場合も、上述の単ブロック構成の場合と同様に、レチク
ル２０を製造した後でないと、デバイスパターン１１Ａ
〜１１Ｄとプロセスパターン２２との間の配置関係を検
証することができなかった。
【０００６】デバイスパターンが複雑化し、また、プロ
セスパターンも多種多様化しつつあるので、レチクル製
作前にデバイスパターンとプロセスパターンとの間の配
置関係を検証する必要性が高くなってきている。
セスパターンも多種多様化しつつあるので、レチクル製
作前にデバイスパターンとプロセスパターンとの間の配
置関係を検証する必要性が高くなってきている。
【０００７】本発明の目的は、このような問題点に鑑
み、デバイスパターンとプロセスパターンとの間の配置
関係を、マスクパターン製作前に容易に検証することが
可能なマスクパターン検証方法を提供することにある。
み、デバイスパターンとプロセスパターンとの間の配置
関係を、マスクパターン製作前に容易に検証することが
可能なマスクパターン検証方法を提供することにある。
【０００８】
【課題を解決するための手段及びその作用】図１は、本
発明に係るマスクパターン検証方法の原理構成を示す。
発明に係るマスクパターン検証方法の原理構成を示す。
【０００９】このマスクパターン検証方法は、（１）マ
スクパターンを構成する第１パターンａのＣＡＤデータ
Ａに基づいて、第１パターンａの全構成要素が含まれる
ように領域ｃを定める工程と、（２）該マスクパターン
の第２パターンｂのＣＡＤデータＢに基づいて、第２パ
ターンｂを表す図面データを生成する工程と、（３）第
２パターンｂの図面データに領域ｃを表す図面データを
付加して合成図面データを生成する工程と、（４）該合
成図面データに基づいて、第２パターンｂと領域ｃとを
互いに相対的に異なる拡大倍率で合成した合成パターン
図ｂｃを作成する工程と、（５）合成パターン図ｂｃに
基づいて第１パターンａと第２パターンｂとの間の配置
関係を検証する工程とを備えている。
スクパターンを構成する第１パターンａのＣＡＤデータ
Ａに基づいて、第１パターンａの全構成要素が含まれる
ように領域ｃを定める工程と、（２）該マスクパターン
の第２パターンｂのＣＡＤデータＢに基づいて、第２パ
ターンｂを表す図面データを生成する工程と、（３）第
２パターンｂの図面データに領域ｃを表す図面データを
付加して合成図面データを生成する工程と、（４）該合
成図面データに基づいて、第２パターンｂと領域ｃとを
互いに相対的に異なる拡大倍率で合成した合成パターン
図ｂｃを作成する工程と、（５）合成パターン図ｂｃに
基づいて第１パターンａと第２パターンｂとの間の配置
関係を検証する工程とを備えている。
【００１０】本発明では、複雑な第１パターンａの領域
ｂｃを、比較的簡単な第２パターンｂの図中に表してい
るので、第１パターンａと第２パターンｂとの間の配置
関係を、マスクパターン製作前に容易に検証することが
可能となる。
ｂｃを、比較的簡単な第２パターンｂの図中に表してい
るので、第１パターンａと第２パターンｂとの間の配置
関係を、マスクパターン製作前に容易に検証することが
可能となる。
【００１１】本発明の一態様では、第２パターンｂは、
例えば図７に示す如く、複数枠のスクライブフレーム２
３を有し、領域１６Ａ〜１６Ｄは、スクライブフレーム
２３の各枠内に繰り返し配置されている。
例えば図７に示す如く、複数枠のスクライブフレーム２
３を有し、領域１６Ａ〜１６Ｄは、スクライブフレーム
２３の各枠内に繰り返し配置されている。
【００１２】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。
する。
【００１３】［第１実施例］図２は、マスクパターンの
ＣＡＤデータから露光データ及び検証用マスクパターン
図を得る概略手順を示す。図中、処理３１、４１、５
１、５３及び５４は、コンピュータで実行される。
ＣＡＤデータから露光データ及び検証用マスクパターン
図を得る概略手順を示す。図中、処理３１、４１、５
１、５３及び５４は、コンピュータで実行される。
【００１４】磁気テープ３０には、図４（Ａ）のデバイ
スパターン１１のＣＡＤデータが書き込まれている。ま
た、磁気テープ４０には、図４（Ｂ）のプロセスパター
ン１２のＣＡＤデータが書き込まれている。磁気テープ
３０に書き込まれたＣＡＤデータは、露光・図面データ
生成処理３１において読み出され、このデータに基づい
てデバイスパターンの露光データ及び図面データが生成
され、それぞれ磁気テープ３２及び磁気ディスク５０に
書き込まれる。同様に、磁気テープ４０に書き込まれた
ＣＡＤデータは、露光・図面データ生成処理４１におい
て読み出され、このデータに基づいてプロセスパターン
の露光データ及び図面データが生成され、それぞれ磁気
テープ４２及び磁気ディスク５０に書き込まれる。
スパターン１１のＣＡＤデータが書き込まれている。ま
た、磁気テープ４０には、図４（Ｂ）のプロセスパター
ン１２のＣＡＤデータが書き込まれている。磁気テープ
３０に書き込まれたＣＡＤデータは、露光・図面データ
生成処理３１において読み出され、このデータに基づい
てデバイスパターンの露光データ及び図面データが生成
され、それぞれ磁気テープ３２及び磁気ディスク５０に
書き込まれる。同様に、磁気テープ４０に書き込まれた
ＣＡＤデータは、露光・図面データ生成処理４１におい
て読み出され、このデータに基づいてプロセスパターン
の露光データ及び図面データが生成され、それぞれ磁気
テープ４２及び磁気ディスク５０に書き込まれる。
【００１５】これらの処理においては、データフォーマ
ット変換、シフト処理、図形論理処理及びサイジング等
が行われる。また、図面データは、例えば、多角形の各
頂点の座標の集合で表されるベクトルデータである。
ット変換、シフト処理、図形論理処理及びサイジング等
が行われる。また、図面データは、例えば、多角形の各
頂点の座標の集合で表されるベクトルデータである。
【００１６】図面データに基づいてマスクパターンを印
刷する処理においては、図４に示す複雑なデバイスパタ
ーン１１と比較的簡単なプロセスパターン１２とで拡大
倍率が異なるので、両者を分けて行う。但し、従来では
プロセスパターン１２を単独で印刷していたのを、本実
施例では図５に示す如く、プロセスパターン１２に矩形
デバイス領域１６を付加した合成パターン１０Ａを印刷
する。この矩形デバイス領域１６は、図４のデバイスパ
ターン１１の構成要素が全て含まれる最小の矩形領域を
表している。
刷する処理においては、図４に示す複雑なデバイスパタ
ーン１１と比較的簡単なプロセスパターン１２とで拡大
倍率が異なるので、両者を分けて行う。但し、従来では
プロセスパターン１２を単独で印刷していたのを、本実
施例では図５に示す如く、プロセスパターン１２に矩形
デバイス領域１６を付加した合成パターン１０Ａを印刷
する。この矩形デバイス領域１６は、図４のデバイスパ
ターン１１の構成要素が全て含まれる最小の矩形領域を
表している。
【００１７】図２の図面印刷処理５１において、磁気デ
ィスク５０からデバイスパターン１１の図面データが読
み出され、デバイスパターン図５２が印刷出力される。
また、パターン合成処理５３において、後述の如くデバ
イスパターン１１及びプロセスパターン１２の図面デー
タが磁気ディスク５０から読み出され、図５に示す合成
パターン１０Ａの図面データが生成され、次に図面印刷
処理５４において、合成パターン図５５が印刷出力され
る。図面印刷処理５１及び５４においては、用紙サイ
ズ、印刷領域、拡大倍率等の印刷に必要なデータを入力
する。
ィスク５０からデバイスパターン１１の図面データが読
み出され、デバイスパターン図５２が印刷出力される。
また、パターン合成処理５３において、後述の如くデバ
イスパターン１１及びプロセスパターン１２の図面デー
タが磁気ディスク５０から読み出され、図５に示す合成
パターン１０Ａの図面データが生成され、次に図面印刷
処理５４において、合成パターン図５５が印刷出力され
る。図面印刷処理５１及び５４においては、用紙サイ
ズ、印刷領域、拡大倍率等の印刷に必要なデータを入力
する。
【００１８】次に、パターン合成処理５３の詳細を図３
に基づいて説明する。
に基づいて説明する。
【００１９】（６０）磁気ディスク５０から、デバイス
パターン１１のうち周辺部のパターンデータを読み込
む。
パターン１１のうち周辺部のパターンデータを読み込
む。
【００２０】（６１）ステップ６０で読込みデータが終
了していなければステップ６２へ進み、終了していれば
ステップ７０へ進む。
了していなければステップ６２へ進み、終了していれば
ステップ７０へ進む。
【００２１】（６２〜６９）Ｘ＜Ｘminであれば、Ｘmin
にＸの値を代入し、Ｘ＞ＸmaxであればＸmaxにＸの値を
代入し、Ｙ＜ＹminであればＹminにＹの値を代入し、Ｙ
＞ＹmaxであればＹmaxにＹの値を代入する。そして、上
記ステップ６０へ戻る。
にＸの値を代入し、Ｘ＞ＸmaxであればＸmaxにＸの値を
代入し、Ｙ＜ＹminであればＹminにＹの値を代入し、Ｙ
＞ＹmaxであればＹmaxにＹの値を代入する。そして、上
記ステップ６０へ戻る。
【００２２】（７０）磁気ディスク５０から、プロセス
パターン１２の図面データを読み込む。
パターン１２の図面データを読み込む。
【００２３】（７１）この図面データに、点（Ｘmin，
Ｙmin）及び点（Ｘmax，Ｙmax）を対角点とする矩形デ
バイス領域１６の図面データを付加することにより、パ
ターン合成する。
Ｙmin）及び点（Ｘmax，Ｙmax）を対角点とする矩形デ
バイス領域１６の図面データを付加することにより、パ
ターン合成する。
【００２４】以上のような処理により、図５に示すよう
な、プロセスパターン１２と矩形デバイス領域１６とを
合成した合成パターン１０Ａが印刷され、複雑なデバイ
スパターン１１と、比較的簡単なプロセスパターン１２
との間の配置関係を、レチクル製造前に容易に検証する
ことができる。
な、プロセスパターン１２と矩形デバイス領域１６とを
合成した合成パターン１０Ａが印刷され、複雑なデバイ
スパターン１１と、比較的簡単なプロセスパターン１２
との間の配置関係を、レチクル製造前に容易に検証する
ことができる。
【００２５】［第２実施例］上記第１実施例では、デバ
イスパターン１１を１つだけプロセスパターン１２に組
み合わせる場合を説明したが、本発明は図６に示す如
く、デバイスパターン１１を複数枠のプロセスパターン
２２に繰り返して配置する場合にも適用できる。この場
合、図５の合成パターン１０Ａに対応して、図７に示す
ような合成パターン２０Ａの検証用図面が得られえる。
イスパターン１１を１つだけプロセスパターン１２に組
み合わせる場合を説明したが、本発明は図６に示す如
く、デバイスパターン１１を複数枠のプロセスパターン
２２に繰り返して配置する場合にも適用できる。この場
合、図５の合成パターン１０Ａに対応して、図７に示す
ような合成パターン２０Ａの検証用図面が得られえる。
【００２６】矩形デバイス領域１６Ａ〜１６Ｄの各々
は、互いに同一のデバイスパターン１１に対応したもの
である。矩形デバイス領域１６Ａ〜１６Ｄの配置データ
は、図２において、磁気テープ４０及び磁気ディスク５
０に格納されている。
は、互いに同一のデバイスパターン１１に対応したもの
である。矩形デバイス領域１６Ａ〜１６Ｄの配置データ
は、図２において、磁気テープ４０及び磁気ディスク５
０に格納されている。
【００２７】
【発明の効果】以上説明した如く、本発明に係るマスク
パターン検証方法では、複雑な第１パターンａの領域ｂ
ｃを、比較的簡単な第２パターンｂの図中に表している
ので、第１パターンａと第２パターンｂとの間の配置関
係を、マスクパターン製作前に容易に検証することが可
能となるという効果を奏し、マスクパターン誤製作防止
に寄与するところが大きい。
パターン検証方法では、複雑な第１パターンａの領域ｂ
ｃを、比較的簡単な第２パターンｂの図中に表している
ので、第１パターンａと第２パターンｂとの間の配置関
係を、マスクパターン製作前に容易に検証することが可
能となるという効果を奏し、マスクパターン誤製作防止
に寄与するところが大きい。
【図１】本発明に係るマスクパターン検証方法の原理構
成図である。
成図である。
【図２】本発明の第１実施例に係り、マスクパターンの
ＣＡＤデータから露光データ及び検証用マスクパターン
図を得る手順を示す概略フローチャートである。
ＣＡＤデータから露光データ及び検証用マスクパターン
図を得る手順を示す概略フローチャートである。
【図３】図２の処理５３の詳細を示すフローチャートで
ある。
ある。
【図４】本発明の第１実施例のデバイスパターン及びプ
ロセスパターンを示す図である。
ロセスパターンを示す図である。
【図５】本発明の第１実施例の合成パターンを示す図で
ある。
ある。
【図６】本発明の第２実施例のデバイスパターン及びプ
ロセスパターンを示す図である。
ロセスパターンを示す図である。
【図７】本発明の第２実施例の合成パターンを示す図で
ある。
ある。
【図８】単一ブロック構成のレチクルのパターン図であ
る。
る。
【図９】複数ブロック構成のレチクルのパターン図であ
る。
る。
１０、２０ レチクル １１、１１Ａ〜１１Ｄ デバイスパターン １２、２２ プロセスパターン １３、２３ スクライブフレーム １４Ａ、１４Ｂ、１５Ａ、１５Ｂ アライメントマーク １６、１６Ａ〜１６Ｄ 矩形デバイス領域 ３０、３２、４０、４２ 磁気テープ ５０ 磁気ディスク
Claims (2)
- 【請求項１】 マスクパターンを構成する第１パターン
（ａ）のＣＡＤデータ（Ａ）に基づいて、該第１パター
ンの全構成要素が含まれるように領域（ｃ）を定める工
程と、 該マスクパターンの第２パターン（ｂ）のＣＡＤデータ
（Ｂ）に基づいて、該第２パターンを表す図面データを
生成する工程と、 該第２パターンの図面データに該領域を表す図面データ
を付加して合成図面データを生成する工程と、 該合成図面データに基づいて、該第２パターンと該領域
とを互いに相対的に異なる拡大倍率で合成した合成パタ
ーン図（ｂｃ）を作成する工程と、 該合成パターン図に基づいて該第１パターンと該第２パ
ターンとの間の配置関係を検証する工程と、 を有することを特徴とするマスクパターン検証方法。 - 【請求項２】 前記第２パターン（ｂ）は、複数枠のス
クライブフレーム（２３）を有し、 前記領域（１６Ａ〜１６Ｄ）は、該スクライブフレーム
の各枠内に繰り返し配置されていることを特徴とする請
求項１記載のマスクパターン検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP384392A JPH05189520A (ja) | 1992-01-13 | 1992-01-13 | マスクパターン検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP384392A JPH05189520A (ja) | 1992-01-13 | 1992-01-13 | マスクパターン検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05189520A true JPH05189520A (ja) | 1993-07-30 |
Family
ID=11568471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP384392A Withdrawn JPH05189520A (ja) | 1992-01-13 | 1992-01-13 | マスクパターン検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05189520A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007164231A (ja) * | 2005-12-09 | 2007-06-28 | Nec Electronics Corp | 半導体設計支援装置 |
-
1992
- 1992-01-13 JP JP384392A patent/JPH05189520A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007164231A (ja) * | 2005-12-09 | 2007-06-28 | Nec Electronics Corp | 半導体設計支援装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI281246B (en) | Wiring forming system and wiring forming method for forming wiring on wiring board | |
| JP2674663B2 (ja) | レチクルの製造方法 | |
| JPH05189520A (ja) | マスクパターン検証方法 | |
| JP2003017388A (ja) | ブロックマスク製造方法、ブロックマスク、および、露光装置 | |
| JPH06168869A (ja) | 電子線描画方法及びその装置 | |
| JP4153678B2 (ja) | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 | |
| US20020028523A1 (en) | Process for making photomask pattern data and photomask | |
| JP3200815B2 (ja) | ビーム露光用反転マスクパターンデータ作成方法 | |
| JP2001022049A (ja) | マスク製作方法及びマスクパターンデータ作成装置並びに記録媒体 | |
| JP3333603B2 (ja) | ウエハ内位置表示を付したチップ及びその製造方法 | |
| US6608691B1 (en) | Generation of exposure data having hierarchical structure | |
| US6526540B1 (en) | Flip chip trace library generator | |
| JP3054909B2 (ja) | 電子ビーム露光方法 | |
| JP2992081B2 (ja) | パターン作成装置 | |
| JPH10335205A (ja) | 半導体集積回路のパターン設計方法 | |
| JPH05232682A (ja) | マスクパターン作成方法及び装置 | |
| JPH11307419A (ja) | 半導体プロセスにおけるシミュレーション方法 | |
| JPH10319572A (ja) | ハーフトーン位相シフトマスクの製造方法 | |
| JP3104339B2 (ja) | 集積回路レイアウト設計装置 | |
| JP2002107902A (ja) | レイアウトパターンデータ補正装置，補正方法及び半導体デバイスの製造方法並びに記録媒体 | |
| JPS6345091B2 (ja) | ||
| JP2001042502A (ja) | データ処理方法および装置、レチクル・マスク、記録媒体 | |
| JPH11329924A (ja) | Ｌｓｉ製造システム、レイアウトデータ作成装置、およびレイアウトマスクパターン転写装置 | |
| JP2001051400A (ja) | フォトマスクの製造方法 | |
| JP2004152926A (ja) | 電子線描画方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |