JPH0518459B2 - - Google Patents

Info

Publication number
JPH0518459B2
JPH0518459B2 JP59267910A JP26791084A JPH0518459B2 JP H0518459 B2 JPH0518459 B2 JP H0518459B2 JP 59267910 A JP59267910 A JP 59267910A JP 26791084 A JP26791084 A JP 26791084A JP H0518459 B2 JPH0518459 B2 JP H0518459B2
Authority
JP
Japan
Prior art keywords
substrate
etching
ion
processing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59267910A
Other languages
English (en)
Other versions
JPS61166044A (ja
Inventor
Shuji Tabuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26791084A priority Critical patent/JPS61166044A/ja
Publication of JPS61166044A publication Critical patent/JPS61166044A/ja
Publication of JPH0518459B2 publication Critical patent/JPH0518459B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に係り、良好な
コンタクト特性を得るための基板(その上に被着
された第1の導電層を含む)のドライ前処理方法
に関する。
最近の半導体プロセスにおける多層電極の形成
では、1層目と2層目との良好なコンタクト特性
を得るための2層目被着のための前処理として基
板のドライ処理が主流である。
この前処理はコンタクト前に基板、又は導電層
の表面を軽く100〜150Å程度エツチングし、表面
の結晶不整部、膜質変化部、酸化膜、汚染物質等
を除去するもので、従来はウエツトエツチにより
行う場合が多かつたが、薬品や水の残滓や、乾燥
時の塵埃の付着等のため、製造するデバイスの耐
圧を低下させる等信頼性上問題があつた。
現在では、ドライ前処理の手段として高周波
(RF)によるプラズマ処理が多用されるが、ウエ
ツトエツチと同様に種々の問題を生じている。
〔従来の技術〕
第7図は従来例のRFによるコンタクト前処理
の方法を説明する模式的な断面図である。
図において、前処理をしようとする基板1を処
理チヤンバ2内の基板電極3上に置き、チヤンバ
2にアルゴン(Ar)ガスを導入して、基板1と
対向電極4との間に周波数13.56MHzの電力を150
〜200W印加してエツチングを行う。
以上により、軽く全面エツチングして前処理を
終え、基板を次のチヤンバに移し、あるいは同じ
チヤンバ内で第2の導電層を形成するためのスパ
ツタ、あるいは蒸着を行う。
ドライ前処理の手段としてRFによるプラズマ
処理は、つぎのような問題がある。
(1) 発生したプラズマが処理チヤンバ内全体に広
がり、内部治具やチヤンバの壁の物質がプラズ
マにさらされるため、これらの物質が叩き出さ
れてコンタクトホールに析出する。
例えば、ステンレス鋼を用いるとニツケル、
クロム、鉄等が付着する。
(2) RFの異常放電、不安定性による処理条件の
バラツキが大きく、基板に損傷を与えることが
あつた。
(3) その他((1)以外)の塵埃の発生、付着する機
会が大きい。
以上のような欠点を有するため、ドライ前処理
の対策が要望されている。
〔発明が解決しようとする問題点〕
(1) 従来のRFによる前処理は、コンタクト部に
不純物が付着したり、基板を損傷する場合があ
つた。
(2) そのため本発明によるサドルフイールド型の
イオンガンより出る不活性ガスのイオンで叩い
て処理する場合は、その構造上イオンの被曝面
積を大きくできないため、基板上のエツチング
レートが不均一になり、かつ処理は最小エツチ
ングレートで規制されるため処理時間が長くな
り、スループツトが低下する。
〔問題点を解決するための手段〕
上記問題点の解決は、半導体基板、もしくは該
半導体基板上に被着された第1の導電層にサドル
フイールド型のイオンガンより出る不活性ガスの
イオンビームを照射して清浄化処理を行う工程
と、該半導体基板、もしくは該第1の導電層の上
に第2の導電層を被着する工程とを有し、該清浄
化処理に際し、該基板を回転させ、該イオンビー
ムと該基板のなす角度および該イオンガンと該基
板間の距離をともに変えて、前記回転する基板に
該イオンビームを複数回照射する半導体装置の製
造方法により達成される。
さらに前記不活性ガスのイオンビームと処理さ
れる基板との角度を変え、複数回に分けて処理を
行うことにより、基板上のエツチングレートを均
一にすることができる。
〔作用〕
周知のようにイオンガンには、 (1) カウフマン型 (2) マグネトロン型 (3) サドルフイールド型 等がある。
前2者はイオン発生源にフイラメントやマグネ
ツトを使うため、発生するイオンビームは強力で
エツチングレートが大きいためミリング(エツチ
ング)用に広く利用されるが、イオンビーム中に
不純物の飛来が多い。
(3)はIMA(Ion Mico−Analyser)等の小規模
で高純度の分析用イオン源として用いられてき
た。
本発明は構造的に高純度のイオン源であるサド
ルフイールド型を用い、高純度のイオンビームに
より前処理を行い、かつビームの容量不足を補う
ため、ビームの入射角と同時にイオンガンと基板
との距離を変えて複数回の照射を行うことによ
り、基板内のエツチングレートの均一化を図つた
ものである。
〔実施例〕
第1図は本発明によるサドルフイールド型イオ
ンミリングを用いたコンタクト前処理の方法を説
明する模式的な断面図である。
図において、前処理をしようとする基板11を
処理チヤンバ12内のホルダ13に装着し、チヤ
ンバ12を2×10-3〜1×10-4Torrに排気し、
イオンガン14にアルゴン(Ar)ガスを導入し
て、イオンガン14に直流電圧を印加し、アパー
チヤ15よりイオンビームを基板11に照射して
エツチングする。
この場合イオンビームと処理される基板との角
度θを変え、複数回に分けてエツチングができる
ようにする。
また基板11は自転できる構造にする。
さらに、実施例では第1図に示されるように、
イオンビームと処理される基板との角度θを大き
くすると同時にイオンガンと基板との距離も大き
くなるように構成され、基板周辺部では距離小、
角度小となり、中心部では距離大、角度大となる
ようにして処理される。
第2図は本発明による前処理のエツチングレー
トの基板上の分布図である。
図において、ステツプ1はθ=45゜、ステツプ
2はθ=65゜の場合のエツチングレートを示し、
全体として合成値Rが得られる。
この場合の条件はArの流量が50c.c./min、イ
オンガンの電力は2.5KV、360mAである。
この場合、ステツプ1では基板をイオンガンに
近づけることにより処理速度を上げ面積の広い基
板周辺部を先に処理し、ステツプ2で基板をイオ
ンガンより遠ざけて処理速度よりも処理分布の改
善を優先し、面積の狭い基板中心部を処理してい
る。
上記の理由により、単に角度を変えるだけで距
離を変えない場合に比し、実施例では処理分布の
均一性の向上が期待できる。
さらに、ステツプ2では、先に処理した基板周
辺部への飛散物質の再付着を防止するため、周辺
部へも少しイオンビームが当たるように基板の角
度を調節することが望ましい。
θとエツチング回数を調節してエツチングレー
トが均一になる最適値を求めることができる。
このように軽く全面エツチングして前処理を終
え、基板を次のチヤンバに移し、あるいは同じチ
ヤンバ内で第2の導電層を形成するためのスパツ
タ、あるいは蒸着を行う。
第3図は本発明による2回エツチングの最適値
と1回エツチングの場合についてのエツチングレ
ートの基板上の分布図である。
図において、Aは2回エツチングの場合、Bは
1回エツチングの場合を示す。
この場合前述のように処理は最小エツチングレ
ートで規制されるためBの場合は処理時間が長く
なり、スループツトが低下するが、Aの場合の処
理時間は1/2〜1/3でよいことが分かる。
第4図a,bはそれぞれサドルフイールド型イ
オンガンを説明する模式的な平面図、断面図であ
る。
接地されたアルミニウムまたは銅製のガン本体
14の中に、カーボン製の陽極16と17が配置
され、これらに約2〜3KVの正電位を与えると
サドル形の電界18が生ずる。この電界により
Arは電離され、かつ加速されてアパーチヤ15
の孔より処理チヤンバ12内に射出される。この
場合アパーチヤ15の孔のコンダクタンスと、処
理チヤンバ12とガン本体14の差圧を調整して
利用電力を最適化する。
19はガン本体14の内部に設けられたカーボ
ン製の覆いである。
第5図は本発明の適用例を示す基板断面図であ
る。
図において、基板51の上に、絶縁層として二
酸化珪素(SiO2)層52を被着し、これにコン
タクトホール53を開口して基板51を露出し、
コンタクトホール53を覆つて厚さ400Åのn型
多結晶珪素(n−ポリSi)層54を基板全面に被
着する。
つぎに本発明による前処理を適用してn−ポリ
Si層54を約100Åエツチングした後、配線層と
してアルミニウム(Al)層55を被着する。
第6図は本発明の他の適用例を示す基板断面図
である。
図において、基板61の上に、第1層目の配線
層としてAl層62Aと62Bを形成し、その上
に層間絶縁膜としての燐珪酸ガラス(I−PSG)
層63を被着し、これにコンタクトホール64と
65と66を開口してAl層62Aと62Bを露
出する。
つぎに本発明による前処理を適用してAl層6
2Aと62Bをを約100Åエツチングした後、第
2層目の配線層としてAl層67を被着する。
以上の2例においては、経時的にも極めて良好
なオーミツクコンタクト特性が得られた。
〔発明の効果〕
以上詳細に説明したように本発明による前処理
は、コンタクト部に不純物が付着したり、基板を
損傷する虞がなく、経時変化の少ない良好なオー
ミツク特性が得られる。
さらにサドルフイールド型のイオンガンより出
る不活性ガスのイオンで叩いて処理する場合は、
その構造上イオンの被曝面積を大きくできない
が、イオンの入射角を変えて複数回にわけてエツ
チングすることにより、基板上のエツチングレー
トが均一になり、かつ処理時間が短くなり、スル
ープツトが向上する。
【図面の簡単な説明】
第1図は本発明によるサドルフイールド型イオ
ンミリングを用いたコンタクト前処理の方法を説
明する模式的な断面図、第2図は本発明による前
処理のエツチングレートの基板上の分布図、第3
図は本発明による2回エツチングの最適値と1回
エツチングの場合についてのエツチングレートの
基板上の分布図、第4図a,bはそれぞれサドル
フイールド型イオンガンを説明する模式的な平面
図、断面図、第5図は本発明の適用例を示す基板
断面図、第6図は本発明の他の適用例を示す2層
構造の基板断面図、第7図は従来例のRFによる
コンタクト前処理の方法を説明する模式的な断面
図である。 図において、1は基板、2は処理チヤンバ、3
は基板電極、4は対向電極、11は基板、12は
処理チヤンバ、13はホルダ、14はイオンガ
ン、15はアパーチヤ、16,17はカーボン製
の陽極、18はサドル形の電界、18はカーボン
製の覆い、51は基板、52はSiO2層、53は
コンタクトホール、54はn−ポリSi層、55は
Al層、61は基板、62A,62BはAl層、6
3はI−PSG層、64,65,66はコンタク
トホール、67はAl層を示す。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板、もしくは該半導体基板上に被着
    された第1の導電層にサドルフイールド型のイオ
    ンガンより出る不活性ガスのイオンビームを照射
    して清浄化処理を行う工程と、 該半導体基板、もしくは該第1の導電層の上に
    第2の導電層を被着する工程とを有し、 該清浄化処理に際し、該基板を回転させ、該イ
    オンビームと該基板のなす角度および該イオンガ
    ンと該基板間の距離をともに変えて、前記回転す
    る基板に該イオンビームを複数回照射することを
    特徴とする半導体装置の製造方法。
JP26791084A 1984-12-19 1984-12-19 半導体装置の製造方法 Granted JPS61166044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26791084A JPS61166044A (ja) 1984-12-19 1984-12-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26791084A JPS61166044A (ja) 1984-12-19 1984-12-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61166044A JPS61166044A (ja) 1986-07-26
JPH0518459B2 true JPH0518459B2 (ja) 1993-03-12

Family

ID=17451316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26791084A Granted JPS61166044A (ja) 1984-12-19 1984-12-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61166044A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5328530A (en) * 1976-08-30 1978-03-16 Hitachi Ltd Method of etching surfaces of solids
JPS59121747A (ja) * 1982-12-28 1984-07-13 Fujitsu Ltd イオンミリング方法
JPS59130425A (ja) * 1983-01-17 1984-07-27 Oki Electric Ind Co Ltd オ−ミツク電極の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5328530A (en) * 1976-08-30 1978-03-16 Hitachi Ltd Method of etching surfaces of solids
JPS59121747A (ja) * 1982-12-28 1984-07-13 Fujitsu Ltd イオンミリング方法
JPS59130425A (ja) * 1983-01-17 1984-07-27 Oki Electric Ind Co Ltd オ−ミツク電極の製造方法

Also Published As

Publication number Publication date
JPS61166044A (ja) 1986-07-26

Similar Documents

Publication Publication Date Title
JP3737363B2 (ja) 不均一性補償を伴う表面の物理的気相処理
JPH10330938A (ja) イオン化スッパタ装置及びイオン化スパッタ方法
JP3080843B2 (ja) 薄膜形成方法及び装置
JPH0813143A (ja) プラズマ処理方法及び処理装置
JPH10251849A (ja) スパッタリング装置
JPS627852A (ja) 薄膜形成方法
JPH0518459B2 (ja)
JPH09213634A (ja) 薄膜成膜方法、半導体装置の製造方法及び薄膜成膜装置
JPH02303371A (ja) 超音波モータ用圧電素子の電極パターンの形成方法
JP2002115051A (ja) バイアススパッタリング装置
JPS58102521A (ja) 半導体装置の製造方法
JPH1041276A (ja) 半導体装置の製造方法
JPH06158331A (ja) 被膜形成装置
JPH06120140A (ja) 半導体製造方法および装置
JPH0758083A (ja) 半導体製造装置
JPS60228675A (ja) タングステンのデポジシヨン方法
JP2003234334A (ja) プラズマ処理方法及び装置
JPH02164784A (ja) セラミック回路基板の製造方法
JP3208931B2 (ja) プラズマ処理装置とこれを用いたプラズマ処理方法
JPH08172071A (ja) 半導体製造装置および半導体ウエハの処理方法
JPS6277477A (ja) 薄膜形成装置
JPH03215664A (ja) 薄膜形成装置
JP3116390B2 (ja) 半導体処理装置及び半導体処理方法
JPS6085515A (ja) 半導体装置の製造方法
JPH08199355A (ja) スパッタリング装置及び方法