JPS6085515A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6085515A
JPS6085515A JP19457683A JP19457683A JPS6085515A JP S6085515 A JPS6085515 A JP S6085515A JP 19457683 A JP19457683 A JP 19457683A JP 19457683 A JP19457683 A JP 19457683A JP S6085515 A JPS6085515 A JP S6085515A
Authority
JP
Japan
Prior art keywords
region
ion
film
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19457683A
Other languages
English (en)
Inventor
Shuji Tabuchi
修司 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP19457683A priority Critical patent/JPS6085515A/ja
Publication of JPS6085515A publication Critical patent/JPS6085515A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ta) 発明の技術分野 本発明は半導体装置の製造方法に係り、特に電極形成前
処理方法の改善に関する。
(1))従来技術と問題点 従来たとえば通常の拡散グロセヌによって半導体基板内
に、所定の導電層領域を選択的に形成し、該半導体基板
上に所定の接続窓を具備してなる絶縁層が形成されてな
る半導体基板上に、真空蒸着。
又はスパッタ蒸着によって、該半導体基板上に電極を形
成する場合、電極形成工程の直前に、該半導体基板表面
を湿式酸処理によってクリーニング(前処理)すること
が一般に行われている。即ちこれは工程間の放置による
汚染及び該半導体基板の接続窓表面の自然酸化膜の成長
によってコンタクト不良などの特性上の劣化を防止する
ために行われる。・・ しかしながらこのような湿式(wet)酸処理による前
処理方法は、時には使用する薬品(弗酸系)寥 によってオーバエツチングされ、或は薬品の残留によっ
て品質の劣化を生ずる原因となり、又前記前処理層はで
きるだけ早く次工程を早めて自然酸化膜の生成を防止し
なければならないなどの時間の制約がある。
そのため最近では湿式前処理にかわって、RF逆スパッ
タなどによるドライ(Dry)前処理方法が主流となっ
てきている。
こORF′逆ヌパツタ方法は真空チャンバ内ニオいてた
とえば所定の真空度(約lO〜2Torr )のアlレ
ゴン算囲気中において、RF電圧全印加し、プラズマ化
されたアlレゴンイオンの衝突によって物理的に半導体
基板表面をエツチングして清浄にする方法である。
しかしながらかかる前処理方法においては、プラズマが
真空チャンバ内全体に発生するため、内部治具及びチャ
ンバ槽壁なども同様にプラズマによって叩かれその材質
により鉄(Fe、)、M(Cu)。
ニッケル(Nj−)など色々なものが半導体基板表面に
再付着してコンタクト汚染の原因となるなどの問題があ
った。
(C)発明の目的 本発明の目的はかかる問題点に鑑みなされたものでコン
タクト汚染を防止し、均一にして良好なオーミックコン
タクトを形成しうる半導体装置の製造方法の提供にある
(7)発明の構成 その目的を達成するため、本発明は電極形成の前処理と
して、イオンミリングガンによって、被加工基板のみに
イオンビームを照射する工程が含まれてなることを特徴
とする。
(e) 発明の実施例 以下本発明の実施例について図面を膠照して説明する。
第1図乃至第8図は本発明の一実施例を説明するための
工程要部断面図で前回と同等の部分については同一符号
を付している。又第4図は本実施例の前処理を実施する
ための装置の模式的概略構成図を示す。
第1図において、基板たとえば半導体基板lに所定の不
純物を選択的に拡散して導電層2が形成された該半導体
基板l上に絶縁膜、たとえば化学気相成長法(CVD法
)によって燐シリケート膜(PS()膜)3を形成し、
次いでフォトグロ十ヌによってレジストパターン膜(図
示せず)をマスクとして該PSG膜3をエツチングし、
所定の接続窓4を形成し、前記導電層z上にコンタクト
領域5を表出させる。次いでレジストパターン膜をアッ
シングなどによって除去する。その際コンタクト領域5
上に極めて薄い自然酸化膜6が生成する。
上記のように構成された半導体基板(被加工基板)を第
4!図に示すような前処理装置を用いて電極形成前の前
処理を行う。
第4図において加工室10の側面に設けられたイオンミ
リングガン、たとえばサドルフィルド型イオンガン11
はカーボン板より被覆されたイオン発生室12内にイオ
ン発生室12の内壁より絶縁された2本のカーボン電極
18が配設され、該イオン発生室12の所定位置にガス
導入口14が付設されている。又加工室11と接するカ
ーボン側壁15には複数個の貫通孔(アパーチャー)1
6が設けられ、前記加工室には排気口■7と被加工基板
保持台18が設けられている。
かかる前処理装置を用いて、前述した半導体基板(被加
工基板)19を加工する場合には、被加工基板19を保
持台18に図示したごとく約45゜〜50’の傾斜(エ
ツチング効率がよい)をもたせて保持し、前記排気口1
7より真空排気した後、ガス導入口14よりイオン発生
室12中にアルゴンガスを導入して加工室lOの真空度
を約10−’TorrO高真空とし、該イオン発生室を
アースして前記2本のカーボン電極13に約2〜5に’
Vの直流電圧を印加してサドIv(鞍点)状のア)Vボ
ンプラズマを発生させ前記アノく一チャー16を通じて
保持台18に保持された被加工基板19のみに直進性の
高いイオンビームを照射してイメーンミリングして前処
理を行う。
上述した前処理方法においてはスノ(ツタ率の/1\さ
いカーボン部材より構成されたサドルフィールド染が少
なく、かつ加工室10の真空度75(高真空のためイオ
ンビームの直進性が高く被加工基板19のみを加工して
周囲の影響を受けることカニなく、第2図に示すような
非常に清浄なコンタクト領域5を形成することができる
前処理が完了したならばロードロック室20(第4図)
を経由して真空蒸着装置(図示せず)に大気にふれるこ
となく搬送され第81図に示すようにアlレミニウム電
極7を形成すhば均一にしてジし常に良好なオーミック
コンタクトを形j戊することが可能となる。
(f′)発明の詳細 な説明したごとく本発明によれば、電極形11克前処理
としてイオンミリングガンを用いることにより、極めて
良好なオーミックコンタクトの電極を形成することが可
能となり、製品の特性向上。
品質向上に効果がある。
【図面の簡単な説明】
第1図乃至第3図は本発明の一実施例を説明するための
工程要部断面図、第4図は本実施例の前処理を実施する
ための装置の模式的概略構成図である。 図において、■は半導体基板、2は導電層、3は絶縁膜
、4は接続窓、5はコンタクト領域、7はアルミニウム
″電極、10は加工室、IIはイオンミリングガン、1
9は被加工基板を示す。

Claims (1)

    【特許請求の範囲】
  1. に4M形成の前処理として、イオンミリングガンによっ
    て、被加工基板のみにイオンビームを照射する工程が含
    まれてなることを特徴とする半導体装置の製造方法。
JP19457683A 1983-10-17 1983-10-17 半導体装置の製造方法 Pending JPS6085515A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19457683A JPS6085515A (ja) 1983-10-17 1983-10-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19457683A JPS6085515A (ja) 1983-10-17 1983-10-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6085515A true JPS6085515A (ja) 1985-05-15

Family

ID=16326831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19457683A Pending JPS6085515A (ja) 1983-10-17 1983-10-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6085515A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193128A (ja) * 1986-02-19 1987-08-25 Sony Corp 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764927A (en) * 1980-10-08 1982-04-20 Toshiba Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5764927A (en) * 1980-10-08 1982-04-20 Toshiba Corp Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193128A (ja) * 1986-02-19 1987-08-25 Sony Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPS60105235A (ja) アルミニウムおよびアルミニウム合金の反応性イオンエッチング法
JP3216881B2 (ja) 試料断面観察方法
JP2757546B2 (ja) Feを含む物質のエッチング方法およびエッチング装置
JPS6085515A (ja) 半導体装置の製造方法
JPH05190517A (ja) 微細パターン形成方法
JPH02303371A (ja) 超音波モータ用圧電素子の電極パターンの形成方法
JPS58102521A (ja) 半導体装置の製造方法
JPS63107118A (ja) イオンビ−ム装置
JPH0518906B2 (ja)
JP2603919B2 (ja) 立方晶系窒化ホウ素の結晶粒を含む窒化ホウ素膜の作製方法
JPS6350854B2 (ja)
JP2985321B2 (ja) マスクパタ−ン形成方法
JP3412780B2 (ja) 回路パターンの製造装置
JPS62286227A (ja) ドライエツチング装置
JPH06291063A (ja) 表面処理装置
WO2000046830A1 (fr) Plaque diaphragme et son procede de traitement
JPS61135125A (ja) 半導体装置の製造方法
JPH0518459B2 (ja)
JPH05136097A (ja) 微細加工方法および微細加工装置
JPH01275746A (ja) ダイヤモンドに対して金属炭化物層を被着する方法
JP3251011B2 (ja) ドライエッチング方法
JPS6136376B2 (ja)
JPH06295889A (ja) 微細パターン形成方法
JPS584920A (ja) 半導体の製造方法
JPH0590230A (ja) ドライエツチング方法