JPH05184149A - 共振型スイッチング電源 - Google Patents

共振型スイッチング電源

Info

Publication number
JPH05184149A
JPH05184149A JP4018409A JP1840992A JPH05184149A JP H05184149 A JPH05184149 A JP H05184149A JP 4018409 A JP4018409 A JP 4018409A JP 1840992 A JP1840992 A JP 1840992A JP H05184149 A JPH05184149 A JP H05184149A
Authority
JP
Japan
Prior art keywords
circuit
charging
capacitor
voltage
resonance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4018409A
Other languages
English (en)
Other versions
JP2911671B2 (ja
Inventor
Hideki Yokota
英樹 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Ushio Inc
Original Assignee
Ushio Denki KK
Ushio Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK, Ushio Inc filed Critical Ushio Denki KK
Priority to JP4018409A priority Critical patent/JP2911671B2/ja
Publication of JPH05184149A publication Critical patent/JPH05184149A/ja
Application granted granted Critical
Publication of JP2911671B2 publication Critical patent/JP2911671B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Inverter Devices (AREA)
  • Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【目的】コンデンサを繰り返し充放電する場合の共振型
スイッチング電源において、充電電圧が低い時も、スイ
ッチング素子によるノイズや損失を小さくすることがで
き、また、共振インダクタンスの蓄積エネルギーが、で
きるだけ少ない状態でスイッチング素子をターンオフす
ることにある。 【構成】共振型のスイッチング電源であって、電圧変換
トランスと、このトランスの一次巻線に接続された共振
タンクと、前記トランスの二次側であって、複数に分割
された二次巻線と、その各々に接続して、前記主コンデ
ンサを充電する充電回路と、前記主コンデンサの放電検
出回路と、この検出回路の信号によって計時動作を開始
するタイマー回路と、このタイマー回路の信号によって
駆動する切替回路とから構成され、切替回路は、主コン
デンサが放電した後、所定時間が経過すると、前記各々
の充電回路を並列動作から直列動作に切り換えて、主コ
ンデンサを充電する手段を持つことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、共振型スイッチング
電源に関する。特に、出力トランスの二次側に発生する
高周波電圧を直流電圧に変えて、コンデンサを充電し
て、その後、一定の時間、充電すると、負荷へ放電する
ものである。そして、この充放電を繰り返し行うものに
関する。
【0002】
【従来の技術】従来、スイッチング電源によって、コン
デンサを繰り返し充放電する回路としては、一般にパル
ス幅変調(以下、PWMという)を基本とした回路が使
われている。例えば、その一例を図1に示す。この回路
では負荷としてフラッシュランプを使っている。図1に
おいて、1は交流電源、2はダイオードブリッジ、3、
4は交流電圧を整流して得られる直流を、平滑および分
圧するために直列に接続された電解コンデンサ、5はイ
ンダクタンス、6は電圧変換トランス(以下、トランス
という)で、61はその一次巻線、62は二次巻線をそ
れぞれ示す。7は電流検出回路、8、9はダイオード、
10、11はスイッチング素子であり、この場合MOS
FETを使っている。13は高周波整流用ダイオードブ
リッジ、14は主コンデンサ、15はコンデンサ14の
放電電流の波形を適正化する為のインダクタンス、16
は負荷としてのフラッシュランプ、17は電流検出回路
7の出力を受けてスイッチング素子10、11をオン─
オフ制御するための駆動信号発生回路をそれぞれ示す。
Viはダイオード2の出力電圧を示し、電解コンデンサ
3、4の各々の両端電圧は、その半分、(1/2)×V
iとなる。また主コンデンサ14の充電電圧をV0 とし
ている。
【0003】図2は、図1の回路におけるタイムチャー
ト図である。インダクタンス5を流れる電流をIpとし
て、さらにスイッチング素子10、11に対する駆動信
号をそれぞれVg1、Vg2としている。図2において、駆
動信号Vg1、Vg2は、時間的に重なることがないように
適当なデッドタイムDTを持って駆動信号発生回路17
から発生される。各々の駆動信号がオフするタイミング
は、電流検出回路7により検出した電流値Ipが、予め
設定した制限値Ic及び−Icに達した時点である。ま
た、オンするタイミングは、共に他方の信号が上記タイ
ミングでオフした後に、設定されたデッドタイムを経過
したときである。
【0004】 (1)図2における、期間での電流Ipの説明 今、スイッチング素子10に駆動信号Vg1が与えられて
いる、このとき、電界コンデンサ3→スイッチング素子
10→一次巻線61→インダクタンス5→電界コンデン
サ3でできる閉回路に電流Ipが流れる。トランス6の
巻線比をn(nは、トランス6の一次巻線61/トラン
ス6の二次巻線62)とすると、一次巻線61の両端に
は、nV0 の逆起電力が発生する。(但し、ダイオード
ブリッジ13による電圧降下は無視している。)この
時、インダクタンス5には、(1/2)×Vi−nV0
の電圧が印加される。そして、インダクタンス5の自
己インダクタンスをLとすると、 L×(dIp/dt)=(1/2)Vi−nV0 で決定する傾斜(dIp/dt)で電流Ip は、直線的
に増加する。(但し、電界コンデンサ3の放電による電
圧変化やスイッチング素子10のオン時の電圧降下は無
視している。)
【0005】 (2)図2における、期間での電流Ipの説明 電流Ip が制限値Icに到達すると、前述のごとくスイ
ッチング素子10はオフする。そして、インダクタンス
5に蓄積されたエネルギーが放出して、電流Ipはダイ
オード9に転流する。その後は、ダイオード9→一次巻
線61→インダクタンス5→電解コンデンサ4→ダイオ
ード9でできる閉回路に電流Ipが流れ、電解コンデン
サ4を充電をする。このときの電解コンデンサ4及び一
次巻線61の両端電圧は、電流Ipに対して逆極性とな
り、 L×(dIp/dt)=−((1/2)Vi+nV0 ) で決定する傾斜で電流Ipは減少する。図で分かるよう
に期間では期間より大きな変化率で減少している。
電流Ipが零となるまでは、ダイオード9に電流が流れ
るため、途中でスイッチング素子11に駆動信号Vg2が
印加されても電流は流れない。
【0006】 (3)図2における、期間での電流Ipの説明 そして、インダクタンス5の蓄積エネルギーが全て放出
された後に、期間に示すような電流Ipがスイッチン
グ素子11に流れ始める。この時の動作は、極性は異な
るが期間と同じなので説明は省略する。このように期
間、、の繰り返しによって主コンデンサ14に充
電してエネルギーを蓄積する。そして、充電したエネル
ギーが、ある一定値になると図示略のトリガーをかけて
充電エネルギーを一気に放電する。これによってランプ
は発光する。この発光は、例えば2〜5Hzで行われる。
以上、図1に示す回路について、その動作を説明した
が、出力コンデンサ14の充電電圧V0 は、フラッシュ
ランプ16の発光前後で10倍以上の大きさで変化す
る。このため、一次巻線61に発生する逆起電力nV0
も大きく変化する。
【0007】従来のPWM制御によるスイッチング回路
の場合、以下のような問題点が発生する。 (1)スイッチング素子10、11は、電流値Ipによ
る三角波形の最大点でターンオフ動作をするため、非常
に大きなスイッチング損失及びスイッチングノイズを発
生する。このため大型で高価なスイッチング素子及びノ
イズフィルター等が必要になる。 (2)図2に示す電流Ipの波形において、期間は、
インダクタンス5に蓄積されたエネルギーを放出してい
る時間である。このエネルギーの一部は、トランス6を
介して主コンデンサ14に充電される。 しかし大部分は、充電エネルギーとして利用されること
なく、電解コンデンサ4に帰還してしまう。充電電圧と
して利用されるエネルギーと、電解コンデンサに帰還に
してしまうエネルギーの比率は、一次巻線61の両端電
圧nV0 と、電解コンデンサ4の両端電圧の比率に対応
する。そして、蓄積エネルギーが、主コンデンサ14に
充電エネルギーとして利用される割合は、ランプ16の
発光直前(V0 が高い時)であって、半分ぐらい、発光
直後(V0 が低い時)に至ってはほとんど利用されな
い。このように、有効に利用されないエネルギーが、イ
ンダクタンス5で蓄積、放出することは非常に効率が悪
い。すなわち、交流電源から供給されるエネルギーを、
負荷に利用することなく再び戻すというとは、回路を構
成する素子の損失を多くすることになる。
【0008】そこで最近は、このような問題を解決する
方法として、共振型スイッチング電源を使うことが検討
されている。その一例を図3に示す。図中、30は平滑
用電解コンデンサを示す。31、32は共振コンデンサ
を示す。33、34は共振コンデンサの両端電圧を、平
滑用コンデンサ30の両端電圧以下にクランプするため
のダイオードを示す。35は共振インダクタンスを示
す。36は、共振コンデンサ33、34及び共振インダ
クタンス35で構成される共振タンクを示す。図中、V
sはダイオード9の両端電圧を示し、Vcは共振コンデ
ンサ32の両端電圧を示す。電流Ipは共振インダクタ
ンス35と一次巻線61を流れる電流を示す。その他、
同一番号は、図1と同一のため説明は省略する。この回
路は、一般に改良型直列共振コンバータと称される。図
1に示した回路と同様にフラッシュランプ16を負荷と
しているため、ランプの発光の度に主コンデンサ14の
充電電圧V0 は大幅に変動する。図4に、図2に対応し
たタイムチャートを示す。図4(a)は、ランプの発光
直後であって、充電電圧V0 が小さいときの、各々の値
を示している。図4(b)は、ランプの発光直前であっ
て、充電電圧V0 が大きいときの、各々の値を示してい
る。通常の共振型コンバータは、図4(b)に示すよう
な波形で動作するが、充電電圧V0 が大きく変化する本
件の場合は、図4(a)のような動作も起こってしま
う。Vg1、Vg2は、駆動信号発生回路17からの駆動信
号であるが、共振型回路の場合は、オンしている期間の
パルス幅は、共振半周期の約1.2 倍に固定されている。
すなわち、出力制御は、PWMのようにパルス幅を変化
させるのではなく、その周波数(以下、動作周波数とい
う)を変化させるのが一般的である。共振コンデンサ
6、7と共振インダクタンス8で構成される直列共振タ
ンク36は共振周波数はfr で共振する。
【0010】(1)図4(a)における期間、及び図
4(b)における期間’の説明図4(a)において、
期間では、スイッチング素子10はオンしている。こ
の時、コンデンサ30→スイッチング素子10→一次巻
線61→共振インダクタンス35→共振コンデンサ32
→コンデンサ30の閉回路で共振電流は流れる。そし
て、共振コンデンサ32をViまで充電する。一方、共
振コンデンサ31→スイッチング素子10→一次巻線6
1→共振インダクタンス35→共振コンデンサ31でで
きる閉回路にも共振電流が流れ、共振コンデンサ31を
Viから零まで放電する。この両方の共振電流を合成し
た電流Ipがスイッチング素子10、一次巻線61、共
振インダクタンス35を流れることになる。の区間に
おいて、電流Ipが流れ始める時間をt0 、共振インダ
クタンス35の自己インダクタンスをL、共振コンデン
サ31、32の容量をCをすると、電流Ipは、
【0011】
【数1】
【0012】で表される。この式より、充電電圧V0 が
小さい程、電流Ipは大きくなることがわかる。すなわ
ち充電電圧V0 が小さい、ランプの発光直後は、共振半
サイクルにおいて、共振コンデンサ32の充電電圧Vc
は、早い時点でコンデンサ30の両端電圧Viに達する
ことになる。一方、図4(b)では、充電電圧V0 が、
図4(a)のときより高いため電流Ipは小さい値にな
る。このため、共振コンデンサ32の充電電圧Vcが、
コンデンサ30の両端電圧Viに達するタイミングも、
図4(a)に比べて遅くなる。
【0013】(2)図4(a)における期間、及び図
4(b)における期間’の説明共振コンデンサ32の
充電電圧Vcがコンデンサ30の両端電圧Viに達する
と、電流Ipは、期間から期間の状態になる。この
時点をt1 とする。そして、共振は停止して、共振コン
デンサ31、32に流れていた電流は、ダイオード33
に転流する。期間においては、電圧Vc、電圧Vsが
いずれもViであり、一次巻線61に発生する逆起電力
と、共振インダクタンス35の電圧を加えた値が零にな
る。そこで、一次巻線61に発生する逆起電力はnV0
であるので、nV0 +L(dIp/dP)=0となり、
(dIp/dt)=−(n/L)V0 となる。ランプ1
6が発光した直後のV0 は非常に小さい値であるので、
(dIp/dt)の絶対値は小さな値となり、Ipは緩
やかに減少する。そして、インダクタンス35に蓄積さ
れたエネルギーは、この間、トランス6を介して、コン
デンサ14を充電するために緩やかに放出する。一方、
図4(b)期間’の基本的動作は、期間と同じであ
るが、充電電圧V0 の値が大きいため、電流Ipが減少
していく割合が大きい。すなわち、スイッチング素子1
0がオフする前に、電流Ipは零になってしまい、共振
インダクタンス35の蓄積エネルギーは全て、トランス
6を介して主コンデンサ14の充電に使われることにな
る。
【0014】(3)図4(a)における期間、及び図
4(b)における期間’の説明スイッチング素子10
がオフする時(t2)で、動作モードは期間から期間
に移行する。スイッチング素子10がオフすると、期
間の状態で流れていた電流Ipはダイオード9に転流
する。そして、ダイオード9→一次巻線61→共振イン
ダクタンス35→ダイオード33→コンデンサ30→ダ
イオード9の閉回路で流れる。ダイオード33とダイオ
ード9における電圧降下を無視すると、上記閉回路内の
電圧の合計は零となるわけで、Vi+L(dIp/d
t)+nV0 =0となって、従って、(dIp/dt)
=−(1/2)×(Vi+nV0 )となり、この式よ
り、期間に比べて、期間は電流Ipが急速に減少す
ることを示している。そして、t3の時点で電流Ipは
零となる。期間は、共振インダクタンス35に蓄積さ
れたエネルギーを放出している時であり、その一部は、
トランス6を介して、主コンデンサ14に充電される
が、大部分は、電解コンデンサ30を充電する形で帰還
してしまう。具体的に説明すると、主コンデンサ14へ
の充電エネルギーと、電解コンデンサ30へ帰還される
充電エネルギーの比率は、nV0 対Viとなる。すなわ
ち、発光直後で充電電圧V0 が小さいときは、エネルギ
ーの大部分は、有効利用されないことになる。電流Ip
が零になった時点(図4ではt3)で、共振インダクタ
ンス35の蓄積エネルギーは全て放出して、共振動作の
半サイクルは終了する。以下、期間、期間、期間
の動作は、期間、期間、期間の動作と本質的に同
一であり説明は省略する。
【0015】すなわち、図3、図4で説明したように、
共振型スイッチング電源の場合は、PWM方式に比べ
て、負荷であるコンデンサ14の充電電圧V0 が大きい
時(すなわちランプ16の発光直前)は、図4(b)に
示すように電流Ipが零になったタイミングで、スイッ
チング素子がターンオフ動作をするので、スイッチング
損失とスイッチングノイズを低く抑えることができる。
さらには、共振インダクタンス35の蓄積エネルギーは
全て、トランス6を介して主コンデンサ14の充電に使
われるので、蓄積エネルギーを有効的に使うことができ
る。その一方で、図4(a)においてわかるように、コ
ンデンサ14の充電電圧V0 が低い時(ランプ16の発
光直後)では、スイッチング素子10がターンオフする
(t2 )時は、電流Ipは最高点ではないが、かなり高
い状態である。このため、未だスイッチング損失とスイ
ッチングノイズの問題が残る。さらには、インダクタン
スの蓄積エネルギーを放出している最中に、ターンオフ
するので、蓄積エネルギーは、大部分が電解コンデンサ
に帰還されてしまう。すなわち、PWM方式と同様に交
流電源から供給されるエネルギーを負荷に利用すること
なく、再び戻しているので、回路を構成する素子の損失
が多くなる。一般に、このような共振回路は、負荷の電
圧変動が大きい場合は、トランスの巻線を、電圧の高い
状態を対象に設定している。(すなわち、この場合、主
コンデンサ14の充電電圧の高い時)これは、電圧の低
い時を対象にして巻線を設定すると、電圧の高い時に共
振動作を起こさなくなるためである。このため、共振回
路を使った場合は、電圧値が高い時は問題はないが、電
圧値が低いときは、未だPWM方式と同様の問題が残
る。
【0016】
【発明が解決しようとする課題】そこで、この発明が解
決しようとする課題は、コンデンサを繰り返し充放電す
る場合に使う共振型スイッチング電源において、充電電
圧が低いときにおいても以下の点を解決することにあ
る。 (1)スイッチング素子による、スイッチングノイズや
スイッチング損失を小さくさせて、小型で安価なスイッ
チング素子やノイズフィルターを使うことにある。 (2)共振インダクタンスの蓄積エネルギーが、負荷で
使われることなく、一次側の電解コンデンサに帰還して
しまうことをなくすか、もしくは減らすために、蓄積エ
ネルギーができるだけ少ない状態で、スイッチング素子
をターンオフすることにある。
【0017】
【課題を解決するための手段】このような課題を解決す
るために、この発明の共振型スイッチング電源は、主コ
ンデンサにエネルギーを蓄えて、このエネルギーを負荷
に放電する電源である。そしてこの充放電を繰り返し行
うものである。このような共振型スイッチング電源にお
いて、電圧変換トランスと、このトランスの一次巻線に
接続された共振インダクタンスと共振コンデンサよりな
る共振タンクと、前記トランスの二次側であって、複数
に分割された二次巻線と、その各々に接続して、前記主
コンデンサを充電する充電回路と、前記主コンデンサの
放電検出回路と、この放電検出回路の信号により計時動
作を開始するタイマー回路と、このタイマー回路の信号
によって駆動する切替回路とから構成されている。そし
て、切替回路は、主コンデンサが放電した後、所定の時
間経過すると、前記各々の充電回路を並列動作から直列
動作に切り換えて、主コンデンサを充電する手段を持つ
ことを特徴とする。
【0018】
【作用】このような構成の回路によって、コンデンサの
充電電圧が大きく変動しても、二次巻線と、その充電回
路の動作を並列から直列に切り換えることによって、変
動の影響をほとんど受けることなく共振させることがで
きる。
【0019】
【実施例】以下、図を使って、この発明を具体的に説明
する。図5は、この発明にかかる共振型スイッチング電
源の一例であり、図3に示した回路のトランス6の二次
側のみを表している。すなわち、一次側は図3と同じで
ある。また、図3と同一番号は、同一部分を示す。トラ
ンス6の二次巻線は、巻線51と巻線51’の2つに分
割している。各々の巻数は、図3に示した二次巻線62
の巻数の1/2である。巻線51、巻線51’には、各
々高周波整流ダイオードブリッジ52、52’が接続し
ている。53、54はダイオードを示し、ダイオードブ
リッジ52’の正側端子は、ダイオード53のアノード
に接続して、ダイオード53のカソードは、ダイオード
ブリッジ52の正側端子とコンデンサ14の正側端子に
接続する。ダイオードブリッジ52の負側端子は、ダイ
オード54のカソードに接続して、ダイオード54のア
ノードは、ダイオードブリッジ52’の負側端子と主コ
ンデンサ14の負側端子に接続される。二次巻線51、
ダイオードブリッジ52、ダイオード54によって1つ
の充電回路を構成して、二次巻線51’、ダイオードブ
リッジ52’、ダイオード53によって別の充電回路を
構成している。
【0000】スイッチング素子55(本件では、IGB
Tを使っている。)は、そのコレクタがダイオード53
のアノードに接続して、エミッタはダイオード54のカ
ソードに接続する。タイマー回路57は、放電検出回路
59により、主コンデンサ14の放電を検出した時点か
ら計時動作を開始して、所定の時間経過後に切替回路5
8を介して、スイッチング素子55を開閉するための信
号Vg3を出力する。スイッチング素子55は、IGBT
に限らずMOSFET、バイポーラトランジスタ等の適
用できる。
【0020】この回路によって、充電電圧V0 が、設定
された最高電圧値Vmの1/2になるまでは、切替回路
58からの信号Vg3はオフであり、従ってスイッチング
素子55はオフとなる。この場合の最高電圧値とは、ラ
ンプ16が発光する時点でコンデンサ14の充電電圧と
して設定された値をいう。この最高電圧値は、図示略の
出力電圧制限回路によって、この値以上に充電されない
ようになっている。スイッチング素子55がオフのとき
は、二次巻線51、ダイオードブリッジ52、ダイオー
ド54で構成する1つの充電回路と、二次巻線51’、
ダイオードブリッジ52’、ダイオード53で構成する
もう1つの充電回路は、並列動作となって主コンデンサ
14を充電する。従って、二次巻線51、51’には各
々充電電圧V0 が印加している。(但し、二次巻線側の
回路内のダイオードによる電圧降下を無視している。)
【0021】次に、主コンデンサ14の充電が進み、そ
の充電電圧V0 が最高電圧値の約1/2に達すると、切
替回路58の出力信号Vg3がオンとなり、スイッチング
素子55が導通する。この時には、ダイオード53、ダ
イオード54には逆電圧が印加されることになり、ダイ
オードブリッジ52の負側端子とダイオードブリッジ5
2’の正側端子は、スイッチング素子55を介して短絡
される。すなわち、2組の整流回路は直列動作として、
主コンデンサ14を充電することになる。このとき、二
次巻線51と二次巻線51’には、主コンデンサ14の
充電電圧を半分ずつ、すなわち各々1/2×V0 の電圧
が印加されている。各々の整流回路が直列接続となる充
電サイクルの後半は、二次巻線は2つに分割している
が、合計の巻数は1つのときと同じであり、基本的には
図3の回路の場合と同じである。一方、並列接続した場
合は、巻数が1/2になった2個の二次巻線の各々に充
電電圧V0 が印加する。従って、二次巻線が1つである
図3の回路例に比べて、巻数1ターン当たりの電圧は2
倍となる。つまり、充電電圧V0 の値によって決まるト
ランス6の一次巻線61の両端電圧(逆起電力)は、充
電電圧V0 が最高電圧値の約1/2になるまでは、従来
の回路に比べて2倍つまり2nV0 となり、約1/2を
越えてからは図3の場合と同様にnV0 となる。そし
て、充電回路を並列から直列に切替えるタイミングは、
最高電圧値の1/2になるであろう時間を経験的に求め
て設定することによる。59は、コンデンサ14の放電
を検出するための放電検出検出回路59であり、その信
号によってタイマー回路57は時間をカウントし始め
る。図6は、コンデンサ14の充電電圧V0 の変化と、
切替回路58の出力信号Vg3を示すタイムチャート図で
ある。図より充電電圧V0 が最高電圧値Vmの半分にな
るであろう時間t1において、信号Vg3でスイッチング
素子55をオンしている。そして、時間t2で最高電圧
値Vmになると、前述の出力電圧制限回路によって、そ
れ以上の充電が行われないように制御して、時間t3で
ランプは発光する。その後、休止時間を経て、時間t4
で再びコンデンサ14の充電を開始する。この回路は、
充電初期にV0 が小さくて起こる問題を、複数の充電回
路の直列、並列の接続の切替によって、一次巻線61の
両端電圧が大きくなるように工夫している。例えば、フ
ラッシュランプ16の発光の前後では、充電電圧V0 は
約10倍変化する。この時、従来の回路の場合は、一次
巻線61に発生する逆起電力も10倍変化するが、この
発明の場合は、その変化が約5倍と抑えることができ
る。従って、充電初期の電流Ipの振幅を、充電末期の
波形に近づけることができる。すなわち、スイッチング
素子がターンオフするときの、蓄積エネルギーの放出に
よる電流を、かなり小さくすることができる。このた
め、スイッチング素子におけるスイッチング損失および
スイッチングノイズを低く抑えることができて、さらに
は、負荷に使うことなく帰還するエネルギーの量を小さ
く抑えることができる。
【0022】この発明の他の実施例を図7に示す。この
回路は、トランス6の二次巻線61を、71─1、71
─2、71─3、71─4の、4つの二次巻線に分割し
て、各々の巻数は、1次巻線の1/4としている。そし
てタイマー回路57は、充電電圧V0 が、最高電圧値の
約1/4になったであろう時間をカウントしたときにV
g3-1、Vg3-2を出力して、スイッチング素子75─1、
75─2をオンする。また、最高電圧値の約1/2にな
ったであろう時間をカウントしたときに、Vg3-3を出力
して、さらにスイッチング素子75─3をオンする。こ
の時、スイッチング素子75─1、75─2、75─3
の全てがオンしている。この回路によれば、共振動作時
のー次巻線61に発生する逆起電力の変動幅を、約1/
4に抑えることができる。このため、充電電圧V0 が小
さいときの、電流Ipの動作をより、図4(b)に近い
ものにすることができるため、スイッチング素子におけ
るスイッチング損失およびスイッチングノイズを一層低
く抑えることができて、さらには、蓄積エネルギーが少
ない状態でスイッチング素子のターンオフをすることが
できる。このため、負荷に使うことなく帰還してしまう
エネルギーをさらに少なくできる。
【0023】以上、実施例を使って具体的に説明した
が、例えば以下のようなもの使うことができる。フラッ
シュランプ16としては、発光長400mm 、発光エネルギ
ー400J、4Hzの点灯をするもの。また主コンデンサ14
の最高電圧値は1800V、で共振インダクタンスは2
0μH、共振コンデンサは0.15μFのものを使うこ
とできる。また、実施例においては、タイマー回路57
の計時動作を開始させるための信号を主コンデンサ14
の放電電流パルスから得ているが、他の方法として主コ
ンテンサ14の両端電圧の変化で検出しても良いし、ま
た、フラッシュランプ発光の為のトリガー回路信号等を
使ってもよい。
【0024】
【発明の効果】この発明によれば、例えばフラッシュラ
ンプの発光に伴い、コンデンサの充電電圧が大きく変動
しても、トランスの一次巻線に発生する逆起電力を、か
なり小さい変動幅に抑えることができる。このため、ス
イッチング素子によるスイッチング損失やスイッチング
ノイズはかなり低く抑えることができる。また、共振タ
ンクを構成するインダクタンスに蓄積されるエネルギー
ができるだけ少ない状態で、スイッチング素子のターン
オフをするので、負荷に使うことなく、帰還してしまう
エネルギーの量を小さくできる。このため、回路を構成
する素子の損失を小さくできる。
【図面の簡単な説明】
【図1】PWM方式のスイッチング電源の回路図であ
る。
【図2】PWM方式のスイッチング電源の回路図によ
る、タイムチャート図である。
【図3】共振型スイッチング電源の回路図である。
【図4】共振型スイッチング電源の回路図によるタイム
チャート図である。
【図5】この発明の共振型スイッチング電源の回路図で
ある。
【図6】この発明の共振型スイッチング電源の実施例の
回路図のタイムチャート図である。
【図7】この発明の共振型スイッチング電源の他の実施
例の回路図である。
【符号の説明】
6 トランス 10 スイッチング素子 11 スイッチング素子 14 主コンデンサ 30 電解コンデンサ 31 共振インダクタンス 35 共振コンデンサ 36 共振タンク 51 二次巻線 52 ダイオードブリッジ 53 ダイオード 51’ 二次巻線 52’ ダイオードブリッジ 54 ダイオード 55 スイッチング素子 57 タイマー回路 58 切替回路 59 放電検出回路 61 トランスの一次巻線 62 トランスの二次巻線

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】主コンデンサにエネルギーを蓄えて、この
    エネルギーを負荷に放電するという動作を、周期的に繰
    り返す共振型スイッチング電源において、 電圧変換トランスと、 このトランスの一次巻線に接続された共振インダクタン
    スと共振コンデンサよりなる共振タンクと、 前記トランスの二次側であって、複数に分割された二次
    巻線と、 その各々の二次巻線に接続して、前記主コンデンサを充
    電する充電回路と、 前記主コンデンサの放電検出回路と、 この放電検出回路からの信号によって計時動作を開始す
    るタイマー回路と、 このタイマー回路の信号によって駆動する切替回路とを
    有し、 前記切替回路は、主コンデンサが放電して、所定の時間
    経過後にタイマー回路が動作した時に、前記複数の充電
    回路を並列動作から直列動作に切り換えて、主コンデン
    サを充電する手段を持つことを特徴とする共振型スイッ
    チング電源。
JP4018409A 1992-01-08 1992-01-08 共振型スイッチング電源 Expired - Fee Related JP2911671B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4018409A JP2911671B2 (ja) 1992-01-08 1992-01-08 共振型スイッチング電源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4018409A JP2911671B2 (ja) 1992-01-08 1992-01-08 共振型スイッチング電源

Publications (2)

Publication Number Publication Date
JPH05184149A true JPH05184149A (ja) 1993-07-23
JP2911671B2 JP2911671B2 (ja) 1999-06-23

Family

ID=11970868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4018409A Expired - Fee Related JP2911671B2 (ja) 1992-01-08 1992-01-08 共振型スイッチング電源

Country Status (1)

Country Link
JP (1) JP2911671B2 (ja)

Also Published As

Publication number Publication date
JP2911671B2 (ja) 1999-06-23

Similar Documents

Publication Publication Date Title
JP4291324B2 (ja) Dc/dcコンバータのための制御装置
KR100503770B1 (ko) 스위칭 전원장치
US7224149B2 (en) Current resonance type DC/DC converter capable of decreasing losses on no-load and a light load
JP6665573B2 (ja) スイッチング電源装置
JP3164838B2 (ja) スイッチング回路及びそれを用いた変換装置、力率改善電源装置
JP4636249B2 (ja) 電流共振型dc/dcコンバータおよびそのゼロ電流スイッチング実現方法
US20030142521A1 (en) Switching power source device
JP3839737B2 (ja) 直流電圧変換回路
US20030107354A1 (en) Power factor correction circuit with a snubber
JPH09308244A (ja) スイッチング電源のスナバ回路
US11064588B1 (en) Clamped resonant tank with constant soft-switching and startup overshoot prevention
JPH0990482A (ja) 閃光装置
US10945320B1 (en) Output voltage control method to avoid LED turn-on flash
JPH08130871A (ja) Dc−dcコンバータ
JP3806279B2 (ja) 放電灯点灯回路
JP2911670B2 (ja) 共振型スイッチング電源
JP2911671B2 (ja) 共振型スイッチング電源
JPH0898523A (ja) Dc−dcコンバータ
JP2941547B2 (ja) 共振型スイッチング電源
JP3334754B2 (ja) スイッチング電源装置
JPH0327768A (ja) 共振形dc―dcコンバータの制御方法
KR102640321B1 (ko) 마이크로컨트롤러를 이용한 공진형 플라이백 전력 변환 장치 및 방법
JP2004153990A (ja) 力率改善コンバータ
JP3619115B2 (ja) フライバック・コンバータにおける同期整流器のオンパルス幅の制御方法
JP4081731B2 (ja) スイッチング電源装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees