JPH05176526A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH05176526A JPH05176526A JP3340578A JP34057891A JPH05176526A JP H05176526 A JPH05176526 A JP H05176526A JP 3340578 A JP3340578 A JP 3340578A JP 34057891 A JP34057891 A JP 34057891A JP H05176526 A JPH05176526 A JP H05176526A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】昇圧型チョッパーを用いた電源装置において、
交流電源からの入力電流の高次高調波成分を低減しなが
ら、負荷に供給される直流出力電圧を低減する。 【構成】交流電源ＡＣを整流するダイオードブリッジＤ
Ｂの出力端にインダクタＬ1 及びスイッチング素子とし
てのＭＯＳトランジスタＱ1 を直列に接続し、このＭＯ
ＳトランジスタＱ1 と並列に、ダイオードＤ1 及び平滑
用コンデンサＣ1 を直列に接続して成る電源装置におい
て、少なくとも交流電源ＡＣの電源電圧のピーク値を含
む期間の出力を抑制させる手段を設けた。 【効果】平滑用のコンデンサＣ1 やその他の回路素子の
耐圧を下げることができると共に、チョッパー回路のイ
ンダクタＬ1 に流れる電流のピーク値を下げることがで
きるので、インダクタＬ1 の飽和も起こりにくく、小型
化が可能になる。
交流電源からの入力電流の高次高調波成分を低減しなが
ら、負荷に供給される直流出力電圧を低減する。 【構成】交流電源ＡＣを整流するダイオードブリッジＤ
Ｂの出力端にインダクタＬ1 及びスイッチング素子とし
てのＭＯＳトランジスタＱ1 を直列に接続し、このＭＯ
ＳトランジスタＱ1 と並列に、ダイオードＤ1 及び平滑
用コンデンサＣ1 を直列に接続して成る電源装置におい
て、少なくとも交流電源ＡＣの電源電圧のピーク値を含
む期間の出力を抑制させる手段を設けた。 【効果】平滑用のコンデンサＣ1 やその他の回路素子の
耐圧を下げることができると共に、チョッパー回路のイ
ンダクタＬ1 に流れる電流のピーク値を下げることがで
きるので、インダクタＬ1 の飽和も起こりにくく、小型
化が可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、商用交流電圧を入力と
し、平滑コンデンサに直流電圧を得るための電源装置に
関するものである。
し、平滑コンデンサに直流電圧を得るための電源装置に
関するものである。
【０００２】
【従来の技術】従来、商用電源の交流電圧を整流平滑し
て直流電圧に変換し、この直流電圧をインバータによっ
て高周波に変換して放電灯に供給し、放電灯を高周波点
灯させる放電灯点灯装置が広く用いられている。この種
の放電灯点灯装置において、商用交流電圧の整流出力を
平滑しているのは、放電灯に供給される高周波電流の包
絡線が商用交流電圧の周期で変動しないようにすること
により、放電灯の発光効率を向上させて装置の消費電力
を少なくし、また、光のちらつきを無くして、照明装置
としての性能を向上させるためである。
て直流電圧に変換し、この直流電圧をインバータによっ
て高周波に変換して放電灯に供給し、放電灯を高周波点
灯させる放電灯点灯装置が広く用いられている。この種
の放電灯点灯装置において、商用交流電圧の整流出力を
平滑しているのは、放電灯に供給される高周波電流の包
絡線が商用交流電圧の周期で変動しないようにすること
により、放電灯の発光効率を向上させて装置の消費電力
を少なくし、また、光のちらつきを無くして、照明装置
としての性能を向上させるためである。
【０００３】しかしながら、商用交流電圧を整流平滑す
ると、商用電源から平滑コンデンサへ流入する電流が商
用交流電圧のピーク値付近でのみ流れることになり、商
用交流電圧の半サイクル毎に休止期間を持つピーク値の
高い入力電流となるため、入力力率が悪く、また、交流
基本周波に対して多くの高次高調波成分を含むことにな
り、同じ交流配電系につながれる他の機器への高周波ノ
イズの混入等の悪影響があった。そのため、入力電流の
力率を高くすると共に、高調波成分を低減し、且つ可能
な限り平坦な直流平滑電圧をインバータに供給するため
に、以下に述べるような回路方式が提案されている。
ると、商用電源から平滑コンデンサへ流入する電流が商
用交流電圧のピーク値付近でのみ流れることになり、商
用交流電圧の半サイクル毎に休止期間を持つピーク値の
高い入力電流となるため、入力力率が悪く、また、交流
基本周波に対して多くの高次高調波成分を含むことにな
り、同じ交流配電系につながれる他の機器への高周波ノ
イズの混入等の悪影響があった。そのため、入力電流の
力率を高くすると共に、高調波成分を低減し、且つ可能
な限り平坦な直流平滑電圧をインバータに供給するため
に、以下に述べるような回路方式が提案されている。
【０００４】図６は従来のチョッパー型の電源装置の回
路図である。交流電源ＡＣはダイオードブリッジＤＢの
交流入力端に入力されており、ダイオードブリッジＤＢ
の直流出力端には、インダクタＬ1 とＭＯＳトランジス
タＱ1 の直列回路が接続されている。ＭＯＳトランジス
タＱ1 の両端には、ダイオードＤ1 を介して平滑用のコ
ンデンサＣ1 と負荷Ｚの並列回路が接続されている。Ｍ
ＯＳトランジスタＱ1 のゲート電極には、制御回路Ｓか
ら制御信号が入力されている。制御回路Ｓは平滑用のコ
ンデンサＣ1 の直流電圧により電源供給されている。Ｍ
ＯＳトランジスタＱ1 がオンしたときには、インダクタ
Ｌ1 に電磁エネルギーが蓄積され、ＭＯＳトランジスタ
Ｑ1 がオフしたときに、インダクタＬ1 の電磁エネルギ
ーがダイオードＤ1 を介してコンデンサＣ1 に放出され
る。このとき、インダクタＬ1 の両端に発生する電圧が
ダイオードブリッジＤＢの直流出力電圧に重畳されるの
で、コンデンサＣ1 には、ダイオードブリッジＤＢの直
流出力電圧のピーク値よりも昇圧された電圧が充電され
る。したがって、入力電流波形は商用交流入力電圧の全
区間において、高周波の三角波電流が流れることになる
が、適当なインダクタ及びコンデンサにより三角波の谷
埋めを行うことにより、低周波の正弦波状の入力電流と
なる。
路図である。交流電源ＡＣはダイオードブリッジＤＢの
交流入力端に入力されており、ダイオードブリッジＤＢ
の直流出力端には、インダクタＬ1 とＭＯＳトランジス
タＱ1 の直列回路が接続されている。ＭＯＳトランジス
タＱ1 の両端には、ダイオードＤ1 を介して平滑用のコ
ンデンサＣ1 と負荷Ｚの並列回路が接続されている。Ｍ
ＯＳトランジスタＱ1 のゲート電極には、制御回路Ｓか
ら制御信号が入力されている。制御回路Ｓは平滑用のコ
ンデンサＣ1 の直流電圧により電源供給されている。Ｍ
ＯＳトランジスタＱ1 がオンしたときには、インダクタ
Ｌ1 に電磁エネルギーが蓄積され、ＭＯＳトランジスタ
Ｑ1 がオフしたときに、インダクタＬ1 の電磁エネルギ
ーがダイオードＤ1 を介してコンデンサＣ1 に放出され
る。このとき、インダクタＬ1 の両端に発生する電圧が
ダイオードブリッジＤＢの直流出力電圧に重畳されるの
で、コンデンサＣ1 には、ダイオードブリッジＤＢの直
流出力電圧のピーク値よりも昇圧された電圧が充電され
る。したがって、入力電流波形は商用交流入力電圧の全
区間において、高周波の三角波電流が流れることになる
が、適当なインダクタ及びコンデンサにより三角波の谷
埋めを行うことにより、低周波の正弦波状の入力電流と
なる。
【０００５】以下、上記回路の動作を図７に示した要部
回路図に基づいて解析する。図中、Ｖｉｎはチョッパー
回路の入力電圧であり、Ｖｏｕｔはチョッパー回路の出
力電圧である。図８はインダクタＬ1 に流れる電流の波
形図である。今、入力電圧をＶｉｎ、出力電圧をＶｏｕ
ｔ、スイッチング素子Ｑ1 のオン期間をｔ1 、オフ期間
をｔ2 とすると、スイッチング素子Ｑ1 がオンのときに
インダクタＬ1 を流れる電流の傾きαは、α＝Ｖｉｎ／
Ｌ1 となる。また、スイッチング素子Ｑ1 がオフのとき
のインダクタＬ1 を流れる電流が減少していく傾きをβ
とすると、β＝（Ｖｏｕｔ−Ｖｉｎ）／Ｌ1 で表すこと
ができる。
回路図に基づいて解析する。図中、Ｖｉｎはチョッパー
回路の入力電圧であり、Ｖｏｕｔはチョッパー回路の出
力電圧である。図８はインダクタＬ1 に流れる電流の波
形図である。今、入力電圧をＶｉｎ、出力電圧をＶｏｕ
ｔ、スイッチング素子Ｑ1 のオン期間をｔ1 、オフ期間
をｔ2 とすると、スイッチング素子Ｑ1 がオンのときに
インダクタＬ1 を流れる電流の傾きαは、α＝Ｖｉｎ／
Ｌ1 となる。また、スイッチング素子Ｑ1 がオフのとき
のインダクタＬ1 を流れる電流が減少していく傾きをβ
とすると、β＝（Ｖｏｕｔ−Ｖｉｎ）／Ｌ1 で表すこと
ができる。
【０００６】したがって、インダクタＬ1 を流れる電流
のピーク値をＩｐとおくと、 Ｉｐ＝（Ｖｉｎ×ｔ1 ）／Ｌ1 ＝（Ｖｏｕｔ−Ｖｉｎ）×ｔ2 ／Ｌ1 よって、 ｔ1 ＝（Ｌ1 ×Ｉｐ）／Ｖｉｎ ｔ2 ＝（Ｌ1 ×Ｉｐ）／（Ｖｏｕｔ−Ｖｉｎ） となる。この式より明らかなように、出力電圧Ｖｏｕｔ
が入力電圧Ｖｉｎよりも低くなると、インダクタＬ1 を
流れる電流が減少しないため、チョッパーが正しく動作
しないことになる。さらに、出力電圧Ｖｏｕｔが入力電
圧Ｖｉｎよりも高かったとしても、電圧値が接近してい
れば、オフ期間ｔ2 が長くなる。つまり、インダクタＬ
1 の充放電電流の周波数をｆとすると、ｆ＝１／（ｔ1
＋ｔ2 ）であるから、オフ期間ｔ2 が長くなることは、
動作周波数ｆが低くなるということであり、インダクタ
Ｌ1 を流れる三角波電流の谷埋めを行うためのインダク
タ等を非常に大きくしないと、低周波の正弦波状の入力
電流を作ることができない。したがって、通常、チョッ
パー回路の入力電圧Ｖｉｎに対して、出力電圧Ｖｏｕｔ
は約５０（Ｖ）程度は高めに設定しておく。例えば、入
力電圧Ｖｉｎの実効値が２００（Ｖ）の場合には、±１
０％の変動を見込んで、出力電圧Ｖｏｕｔは数１のよう
に設定する。
のピーク値をＩｐとおくと、 Ｉｐ＝（Ｖｉｎ×ｔ1 ）／Ｌ1 ＝（Ｖｏｕｔ−Ｖｉｎ）×ｔ2 ／Ｌ1 よって、 ｔ1 ＝（Ｌ1 ×Ｉｐ）／Ｖｉｎ ｔ2 ＝（Ｌ1 ×Ｉｐ）／（Ｖｏｕｔ−Ｖｉｎ） となる。この式より明らかなように、出力電圧Ｖｏｕｔ
が入力電圧Ｖｉｎよりも低くなると、インダクタＬ1 を
流れる電流が減少しないため、チョッパーが正しく動作
しないことになる。さらに、出力電圧Ｖｏｕｔが入力電
圧Ｖｉｎよりも高かったとしても、電圧値が接近してい
れば、オフ期間ｔ2 が長くなる。つまり、インダクタＬ
1 の充放電電流の周波数をｆとすると、ｆ＝１／（ｔ1
＋ｔ2 ）であるから、オフ期間ｔ2 が長くなることは、
動作周波数ｆが低くなるということであり、インダクタ
Ｌ1 を流れる三角波電流の谷埋めを行うためのインダク
タ等を非常に大きくしないと、低周波の正弦波状の入力
電流を作ることができない。したがって、通常、チョッ
パー回路の入力電圧Ｖｉｎに対して、出力電圧Ｖｏｕｔ
は約５０（Ｖ）程度は高めに設定しておく。例えば、入
力電圧Ｖｉｎの実効値が２００（Ｖ）の場合には、±１
０％の変動を見込んで、出力電圧Ｖｏｕｔは数１のよう
に設定する。
【０００７】
【数１】
【０００８】つまり、出力電圧Ｖｏｕｔは３５０（Ｖ）
以上に設定することになる。すると、容量の大きい小型
の電解コンデンサを平滑用コンデンサＣ1 として使用し
ようとすれば、耐圧の関係上、２個を直列に接続して使
用しなければならない。また、チョッパー回路のスイッ
チング素子Ｑ1 の耐圧を高くしなければならない。さら
に、負荷Ｚとしてインバータ等を用いる場合には、イン
バータのスイッチング素子の耐圧等も大きくしなければ
ならないという問題がある。
以上に設定することになる。すると、容量の大きい小型
の電解コンデンサを平滑用コンデンサＣ1 として使用し
ようとすれば、耐圧の関係上、２個を直列に接続して使
用しなければならない。また、チョッパー回路のスイッ
チング素子Ｑ1 の耐圧を高くしなければならない。さら
に、負荷Ｚとしてインバータ等を用いる場合には、イン
バータのスイッチング素子の耐圧等も大きくしなければ
ならないという問題がある。
【０００９】
【発明が解決しようとする課題】本発明は、上述のよう
な点に鑑みてなされたものであり、その目的とするとこ
ろは、昇圧型のチョッパー回路を用いた電源装置におい
て、交流電源からの入力電流の高次高調波成分を低減し
ながら、負荷に供給される直流出力電圧を低減すること
にある。
な点に鑑みてなされたものであり、その目的とするとこ
ろは、昇圧型のチョッパー回路を用いた電源装置におい
て、交流電源からの入力電流の高次高調波成分を低減し
ながら、負荷に供給される直流出力電圧を低減すること
にある。
【００１０】
【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、図１に示すように、交流電源
ＡＣを整流するダイオードブリッジＤＢの出力端にイン
ダクタＬ1 及びスイッチング素子としてのＭＯＳトラン
ジスタＱ1 を直列に接続し、このＭＯＳトランジスタＱ
1 と並列に、ダイオードＤ1 及び平滑用コンデンサＣ1
を直列に接続して成る電源装置において、少なくとも交
流電源ＡＣの電源電圧のピーク値を含む期間の出力を抑
制させる手段を設けたことを特徴とするものである。
の課題を解決するために、図１に示すように、交流電源
ＡＣを整流するダイオードブリッジＤＢの出力端にイン
ダクタＬ1 及びスイッチング素子としてのＭＯＳトラン
ジスタＱ1 を直列に接続し、このＭＯＳトランジスタＱ
1 と並列に、ダイオードＤ1 及び平滑用コンデンサＣ1
を直列に接続して成る電源装置において、少なくとも交
流電源ＡＣの電源電圧のピーク値を含む期間の出力を抑
制させる手段を設けたことを特徴とするものである。
【００１１】
【作用】本発明にあっては、交流電源ＡＣを整流するダ
イオードブリッジＤＢの出力端にインダクタＬ1 及びス
イッチング素子としてのＭＯＳトランジスタＱ1 を直列
に接続し、このＭＯＳトランジスタＱ1 と並列に、ダイ
オードＤ1 及び平滑用コンデンサＣ1 を直列に接続して
成る電源装置において、少なくとも交流電源ＡＣの電源
電圧のピーク値を含む期間の出力を抑制させる手段を設
けたものであるから、交流電源ＡＣからの入力電流の高
次高調波成分を低減しながら、負荷に供給される直流出
力電圧を低減することができ、平滑用のコンデンサＣ1
やその他の回路素子の耐圧を低くすることができるもの
である。
イオードブリッジＤＢの出力端にインダクタＬ1 及びス
イッチング素子としてのＭＯＳトランジスタＱ1 を直列
に接続し、このＭＯＳトランジスタＱ1 と並列に、ダイ
オードＤ1 及び平滑用コンデンサＣ1 を直列に接続して
成る電源装置において、少なくとも交流電源ＡＣの電源
電圧のピーク値を含む期間の出力を抑制させる手段を設
けたものであるから、交流電源ＡＣからの入力電流の高
次高調波成分を低減しながら、負荷に供給される直流出
力電圧を低減することができ、平滑用のコンデンサＣ1
やその他の回路素子の耐圧を低くすることができるもの
である。
【００１２】
【実施例】図１は本発明の第１実施例の回路図である。
以下、その回路構成について説明する。交流電源ＡＣは
ダイオードブリッジＤＢの交流入力端に接続されてい
る。ダイオードブリッジＤＢの直流出力端のプラス側端
子は、インダクタＬ1 を介してＭＯＳトランジスタＱ1
のドレインに接続されている。ＭＯＳトランジスタＱ 1
のソースは、電流検出用の抵抗Ｒ4 を介してダイオード
ブリッジＤＢの直流出力端のマイナス側端子に接続され
ている。ＭＯＳトランジスタＱ1 のドレインは、ダイオ
ードＤ1 を介して平滑用コンデンサＣ1 の一端に接続さ
れており、平滑用コンデンサＣ1 の他端はダイオードブ
リッジＤＢの直流出力端のマイナス側端子に接続されて
いる。平滑用コンデンサＣ1 に得られる直流電圧は、負
荷Ｚに供給されている。ＭＯＳトランジスタＱ1 は、汎
用の集積回路（例えば、シーメンス社製ＴＤＡ４８１
４）よりなる制御回路ＩＣ1 により制御されている。
以下、その回路構成について説明する。交流電源ＡＣは
ダイオードブリッジＤＢの交流入力端に接続されてい
る。ダイオードブリッジＤＢの直流出力端のプラス側端
子は、インダクタＬ1 を介してＭＯＳトランジスタＱ1
のドレインに接続されている。ＭＯＳトランジスタＱ 1
のソースは、電流検出用の抵抗Ｒ4 を介してダイオード
ブリッジＤＢの直流出力端のマイナス側端子に接続され
ている。ＭＯＳトランジスタＱ1 のドレインは、ダイオ
ードＤ1 を介して平滑用コンデンサＣ1 の一端に接続さ
れており、平滑用コンデンサＣ1 の他端はダイオードブ
リッジＤＢの直流出力端のマイナス側端子に接続されて
いる。平滑用コンデンサＣ1 に得られる直流電圧は、負
荷Ｚに供給されている。ＭＯＳトランジスタＱ1 は、汎
用の集積回路（例えば、シーメンス社製ＴＤＡ４８１
４）よりなる制御回路ＩＣ1 により制御されている。
【００１３】図２は制御回路ＩＣ1 の内部等価回路図で
あり、ＡＭＰはオペアンプ、ＭＰＸは乗算器、ＣＭＰは
比較器、ＦＦはＲＳフリップフロップ、ＤＲＶはドライ
バである。図１の回路において、ダイオードブリッジＤ
Ｂの直流出力端には、抵抗Ｒ 1 ，Ｒ2 の直列回路が接続
されており、その整流出力電圧を抵抗Ｒ1 ，Ｒ2 により
分圧した電圧は、制御回路ＩＣ1 の１１番ピンを介して
乗算器ＭＰＸの第１の入力とされている。また、インダ
クタＬ1 の２次巻線Ｌ2 に得られる出力は、抵抗Ｒ3 と
１４番ピンを介してＮＡＮＤ回路と否定回路に入力され
ている。否定回路の出力はＲＳフリップフロップＦＦの
出力と共にＡＮＤ回路に入力され、ＡＮＤ回路の出力は
ドライバＤＲＶを介して２番ピンに出力され、ＭＯＳト
ランジスタＱ1 のゲートに供給されている。ＭＯＳトラ
ンジスタＱ1 のソースに直列的に挿入された抵抗Ｒ4 の
両端電圧は、４番ピンを介して比較器ＣＭＰの反転入力
端子に入力されている。比較器ＣＭＰの出力は、ＲＳフ
リップフロップＦＦのリセット入力端子Ｒに入力される
と共に、１４番ピンからの入力と共にＮＡＮＤ回路に入
力されており、ＮＡＮＤ回路の出力はＲＳフリップフロ
ップＦＦのセット端子Ｓに入力されている。また、平滑
用のコンデンサＣ1 の両端電圧は、抵抗Ｒ5 ，Ｒ6 によ
り分圧され、１２番ピンを介してオペアンプＡＭＰの反
転入力端子に印加されている。オペアンプＡＭＰの非反
転入力端子には、基準電圧Ｖｒｅｆが印加されている。
オペアンプＡＭＰの出力は、１３番ピンに出力されると
共に、乗算器ＭＰＸの第２の入力とされている。１２番
ピンと１３番ピンの間には、発振周期設定用の抵抗Ｒ7
とコンデンサＣ3 の並列回路が接続されている。また、
１１番ピンはダイオードＤ2 とツェナダイオードＺＤ2
を介して１２番ピンに接続されている。なお、３番ピン
は電源端子、１番ピンはアース端子であり、コンデンサ
Ｃ2 から直流低電圧が供給されている。コンデンサＣ2
は、交流電源ＡＣから抵抗Ｒ9 とダイオードブリッジＤ
Ｂを介して充電される。コンデンサＣ2 に得られる直流
電圧は、ツェナダイオードＺＤ1 により規制されてい
る。
あり、ＡＭＰはオペアンプ、ＭＰＸは乗算器、ＣＭＰは
比較器、ＦＦはＲＳフリップフロップ、ＤＲＶはドライ
バである。図１の回路において、ダイオードブリッジＤ
Ｂの直流出力端には、抵抗Ｒ 1 ，Ｒ2 の直列回路が接続
されており、その整流出力電圧を抵抗Ｒ1 ，Ｒ2 により
分圧した電圧は、制御回路ＩＣ1 の１１番ピンを介して
乗算器ＭＰＸの第１の入力とされている。また、インダ
クタＬ1 の２次巻線Ｌ2 に得られる出力は、抵抗Ｒ3 と
１４番ピンを介してＮＡＮＤ回路と否定回路に入力され
ている。否定回路の出力はＲＳフリップフロップＦＦの
出力と共にＡＮＤ回路に入力され、ＡＮＤ回路の出力は
ドライバＤＲＶを介して２番ピンに出力され、ＭＯＳト
ランジスタＱ1 のゲートに供給されている。ＭＯＳトラ
ンジスタＱ1 のソースに直列的に挿入された抵抗Ｒ4 の
両端電圧は、４番ピンを介して比較器ＣＭＰの反転入力
端子に入力されている。比較器ＣＭＰの出力は、ＲＳフ
リップフロップＦＦのリセット入力端子Ｒに入力される
と共に、１４番ピンからの入力と共にＮＡＮＤ回路に入
力されており、ＮＡＮＤ回路の出力はＲＳフリップフロ
ップＦＦのセット端子Ｓに入力されている。また、平滑
用のコンデンサＣ1 の両端電圧は、抵抗Ｒ5 ，Ｒ6 によ
り分圧され、１２番ピンを介してオペアンプＡＭＰの反
転入力端子に印加されている。オペアンプＡＭＰの非反
転入力端子には、基準電圧Ｖｒｅｆが印加されている。
オペアンプＡＭＰの出力は、１３番ピンに出力されると
共に、乗算器ＭＰＸの第２の入力とされている。１２番
ピンと１３番ピンの間には、発振周期設定用の抵抗Ｒ7
とコンデンサＣ3 の並列回路が接続されている。また、
１１番ピンはダイオードＤ2 とツェナダイオードＺＤ2
を介して１２番ピンに接続されている。なお、３番ピン
は電源端子、１番ピンはアース端子であり、コンデンサ
Ｃ2 から直流低電圧が供給されている。コンデンサＣ2
は、交流電源ＡＣから抵抗Ｒ9 とダイオードブリッジＤ
Ｂを介して充電される。コンデンサＣ2 に得られる直流
電圧は、ツェナダイオードＺＤ1 により規制されてい
る。
【００１４】以下、上記回路の動作について説明する。
この回路では、インダクタＬ1 に流れる電流が無くなる
ことをインダクタＬ1 の２次巻線Ｌ2 で検出して、制限
抵抗Ｒ3 を通じて電圧の立ち下がり信号を１４番ピンに
与えると、２番ピンよりＭＯＳトランジスタＱ1 をオン
させる駆動信号が出力されるものである。この駆動信号
のパルス幅は、次のようにして決定される。平滑用コン
デンサＣ1 の出力電圧は抵抗Ｒ5 と抵抗Ｒ6 で分圧され
て、出力電圧のフィードバック用の１２番ピンに入力さ
れる。１２番ピンは内部オペアンプＡＭＰの反転入力端
子に接続されており、もう一方の非反転入力端子には、
基準電圧Ｖｒｅｆが印加されている。また、ダイオード
ブリッジＤＢの直流出力端の電圧、つまり、チョッパー
回路の入力電圧Ｖｉｎを抵抗Ｒ1 とＲ2 で分圧して、１
１番ピンに入力している。そして、前述のオペアンプＡ
ＭＰの出力と、１１番ピンの入力電圧を乗算器ＭＰＸに
より乗算し、スイッチング素子Ｑ1 をオンさせる時間幅
を決定している。また、スイッチング素子Ｑ1 のソース
抵抗Ｒ4 の検出信号を４番ピンに入力し、スイッチング
素子Ｑ1 を流れる電流を検出している。そして、乗算器
ＭＰＸの出力とソース抵抗Ｒ4 の両端電圧とを内部の比
較器ＣＭＰで比較し、ソース抵抗Ｒ4 の両端電圧が高く
なると、スイッチング素子Ｑ1 をオフさせるように動作
する。スイッチング素子Ｑ1 がオフすると、インダクタ
Ｌ1 の電流は、交流電源ＡＣから、ダイオードブリッジ
ＤＢ、インダクタＬ1 、ダイオードＤ1 、コンデンサＣ
1 を通る経路で流れ、コンデンサＣ1 を充電しながら減
少して行く。やがて、インダクタＬ1 に電流が流れなく
なると、再び１４番ピンに電圧の立ち下がり信号が入
り、再びＭＯＳトランジスタＱ1 へ駆動信号が与えら
れ、以後、この動作が繰り返される。
この回路では、インダクタＬ1 に流れる電流が無くなる
ことをインダクタＬ1 の２次巻線Ｌ2 で検出して、制限
抵抗Ｒ3 を通じて電圧の立ち下がり信号を１４番ピンに
与えると、２番ピンよりＭＯＳトランジスタＱ1 をオン
させる駆動信号が出力されるものである。この駆動信号
のパルス幅は、次のようにして決定される。平滑用コン
デンサＣ1 の出力電圧は抵抗Ｒ5 と抵抗Ｒ6 で分圧され
て、出力電圧のフィードバック用の１２番ピンに入力さ
れる。１２番ピンは内部オペアンプＡＭＰの反転入力端
子に接続されており、もう一方の非反転入力端子には、
基準電圧Ｖｒｅｆが印加されている。また、ダイオード
ブリッジＤＢの直流出力端の電圧、つまり、チョッパー
回路の入力電圧Ｖｉｎを抵抗Ｒ1 とＲ2 で分圧して、１
１番ピンに入力している。そして、前述のオペアンプＡ
ＭＰの出力と、１１番ピンの入力電圧を乗算器ＭＰＸに
より乗算し、スイッチング素子Ｑ1 をオンさせる時間幅
を決定している。また、スイッチング素子Ｑ1 のソース
抵抗Ｒ4 の検出信号を４番ピンに入力し、スイッチング
素子Ｑ1 を流れる電流を検出している。そして、乗算器
ＭＰＸの出力とソース抵抗Ｒ4 の両端電圧とを内部の比
較器ＣＭＰで比較し、ソース抵抗Ｒ4 の両端電圧が高く
なると、スイッチング素子Ｑ1 をオフさせるように動作
する。スイッチング素子Ｑ1 がオフすると、インダクタ
Ｌ1 の電流は、交流電源ＡＣから、ダイオードブリッジ
ＤＢ、インダクタＬ1 、ダイオードＤ1 、コンデンサＣ
1 を通る経路で流れ、コンデンサＣ1 を充電しながら減
少して行く。やがて、インダクタＬ1 に電流が流れなく
なると、再び１４番ピンに電圧の立ち下がり信号が入
り、再びＭＯＳトランジスタＱ1 へ駆動信号が与えら
れ、以後、この動作が繰り返される。
【００１５】本実施例では、チョッパー回路の入力電圧
を分圧する抵抗Ｒ1 ，Ｒ2 の接続点を、ダイオードＤ2
とツェナダイオードＺＤ2 を通じて、制御回路ＩＣ1 の
１２番ピンに接続している。したがって、入力電圧の低
い部分では、ツェナダイオードＺＤ2 が導通しないの
で、通常と全く変わらない動作を行うが、入力電圧の高
い部分では、抵抗Ｒ1 、ダイオードＤ2 、ツェナダイオ
ードＺＤ2 を通じて制御回路ＩＣ1 の１２番ピンに電流
が流れるため、１２番ピンの電圧が高くなる。このた
め、制御回路ＩＣ1 では、平滑用のコンデンサＣ1 の出
力電圧が高くなったと判断して、ＭＯＳトランジスタＱ
1 がオンされている期間を短くする。つまり、図９
（ａ）に示すように、入力電圧が或る値Ｖ2 以上では、
強制的にＭＯＳトランジスタＱ1 のオン期間を短くする
ことにより、図９（ｂ）に示すように、入力電流のピー
ク値を抑えるようにしたものである。ここで、交流入力
電圧のピーク値Ｖ1 の近傍で入力電流を抑えなかった場
合のピーク値をＩ1 、抑えたときのピーク値をＩ2 とす
ると、同じ動作周波数で動作させた場合の出力電圧Ｖｏ
ｕｔ 1 及びＶｏｕｔ2 はどのようになるかを求める。こ
こで、図９（ｃ）に示すように、入力電流を抑えない場
合のＭＯＳトランジスタＱ1 のオン期間をｔ1 、オフ期
間をｔ2 とし、図９（ｄ）に示すように、入力電流を抑
えた場合のＭＯＳトランジスタＱ1 のオン期間を
ｔ1 ’、オフ期間をｔ2 ’とすると、 Ｉ1 ＝Ｖ1 ×ｔ1 ／Ｌ＝（Ｖｏｕｔ1 −Ｖ1 ）×ｔ2 ／Ｌ Ｉ2 ＝Ｖ1 ×ｔ1 ’／Ｌ＝（Ｖｏｕｔ2 −Ｖ1 ）×ｔ2 ’／Ｌ となる。これを解いて、 Ｖｏｕｔ1 ＝Ｖ1 ×（１＋ｔ1 ／ｔ2 ） Ｖｏｕｔ2 ＝Ｖ1 ×（１＋ｔ1 ’／ｔ2 ’） ここで、チョッパー回路の発振周波数をｆとすると、ｔ
1 ＋ｔ2 ＝ｔ1 ’＋ｔ 2 ’＝１／ｆであるので、 ｔ1 ＝Ｌ×Ｉ1 ／Ｖ1 ｔ2 ＝１／ｆ−Ｌ×Ｉ1 ／Ｖ1 ｔ1 ’＝Ｌ×Ｉ2 ／Ｖ1 ｔ2 ’＝１／ｆ−Ｌ×Ｉ2 ／Ｖ1 となる。したがって、 昇圧比＝Ｖｏｕｔ2 ／Ｖｏｕｔ1 ＝（１＋ｔ1 ’／ｔ2 ’）／（１＋ｔ1 ／ｔ2 ） ＝ｔ2 ／ｔ2 ’＜１ となる。よって、出力電圧を低減させることができる。
を分圧する抵抗Ｒ1 ，Ｒ2 の接続点を、ダイオードＤ2
とツェナダイオードＺＤ2 を通じて、制御回路ＩＣ1 の
１２番ピンに接続している。したがって、入力電圧の低
い部分では、ツェナダイオードＺＤ2 が導通しないの
で、通常と全く変わらない動作を行うが、入力電圧の高
い部分では、抵抗Ｒ1 、ダイオードＤ2 、ツェナダイオ
ードＺＤ2 を通じて制御回路ＩＣ1 の１２番ピンに電流
が流れるため、１２番ピンの電圧が高くなる。このた
め、制御回路ＩＣ1 では、平滑用のコンデンサＣ1 の出
力電圧が高くなったと判断して、ＭＯＳトランジスタＱ
1 がオンされている期間を短くする。つまり、図９
（ａ）に示すように、入力電圧が或る値Ｖ2 以上では、
強制的にＭＯＳトランジスタＱ1 のオン期間を短くする
ことにより、図９（ｂ）に示すように、入力電流のピー
ク値を抑えるようにしたものである。ここで、交流入力
電圧のピーク値Ｖ1 の近傍で入力電流を抑えなかった場
合のピーク値をＩ1 、抑えたときのピーク値をＩ2 とす
ると、同じ動作周波数で動作させた場合の出力電圧Ｖｏ
ｕｔ 1 及びＶｏｕｔ2 はどのようになるかを求める。こ
こで、図９（ｃ）に示すように、入力電流を抑えない場
合のＭＯＳトランジスタＱ1 のオン期間をｔ1 、オフ期
間をｔ2 とし、図９（ｄ）に示すように、入力電流を抑
えた場合のＭＯＳトランジスタＱ1 のオン期間を
ｔ1 ’、オフ期間をｔ2 ’とすると、 Ｉ1 ＝Ｖ1 ×ｔ1 ／Ｌ＝（Ｖｏｕｔ1 −Ｖ1 ）×ｔ2 ／Ｌ Ｉ2 ＝Ｖ1 ×ｔ1 ’／Ｌ＝（Ｖｏｕｔ2 −Ｖ1 ）×ｔ2 ’／Ｌ となる。これを解いて、 Ｖｏｕｔ1 ＝Ｖ1 ×（１＋ｔ1 ／ｔ2 ） Ｖｏｕｔ2 ＝Ｖ1 ×（１＋ｔ1 ’／ｔ2 ’） ここで、チョッパー回路の発振周波数をｆとすると、ｔ
1 ＋ｔ2 ＝ｔ1 ’＋ｔ 2 ’＝１／ｆであるので、 ｔ1 ＝Ｌ×Ｉ1 ／Ｖ1 ｔ2 ＝１／ｆ−Ｌ×Ｉ1 ／Ｖ1 ｔ1 ’＝Ｌ×Ｉ2 ／Ｖ1 ｔ2 ’＝１／ｆ−Ｌ×Ｉ2 ／Ｖ1 となる。したがって、 昇圧比＝Ｖｏｕｔ2 ／Ｖｏｕｔ1 ＝（１＋ｔ1 ’／ｔ2 ’）／（１＋ｔ1 ／ｔ2 ） ＝ｔ2 ／ｔ2 ’＜１ となる。よって、出力電圧を低減させることができる。
【００１６】図３は本発明の第２実施例の回路図であ
る。本実施例では、入力電圧を分圧する抵抗Ｒ1 ，Ｒ2
の接続点を、反転回路ＩＣ2 の入力に接続し、トランジ
スタＱ 1 のゲートをダイオードＤ2 を介して、反転回路
ＩＣ2 の出力に接続している。その他の構成は、図１の
回路と同様である。この回路の動作波形図を図８に示
す。図４（ａ）はチョッパー回路の入力電圧、図４
（ｂ）は交流電源ＡＣからの入力電流、図４（ｃ）はチ
ョッパー回路のスイッチング用のＭＯＳトランジスタＱ
1 の駆動信号、図８（ｄ）は反転回路ＩＣ2 の出力電圧
である。この実施例では、入力電圧がある設定値Ｖ2 を
越えると、反転回路ＩＣ2 の出力がＬｏｗレベルに落ち
て、制御回路ＩＣ1 の２番ピンより出力される駆動信号
が抵抗Ｒ8 とダイオードＤ2 を通して反転回路ＩＣ2 の
出力によりプルダウンされてしまうため、ＭＯＳトラン
ジスタＱ1 のゲートへの駆動信号が送られなくなる。し
たがって、この期間は、チョッパーが動作を停止するこ
とになり、見掛け上、入力電圧のピーク値がＶ1 からＶ
2 に下がったことになり、チョッパーの出力電圧を下げ
ることができる。
る。本実施例では、入力電圧を分圧する抵抗Ｒ1 ，Ｒ2
の接続点を、反転回路ＩＣ2 の入力に接続し、トランジ
スタＱ 1 のゲートをダイオードＤ2 を介して、反転回路
ＩＣ2 の出力に接続している。その他の構成は、図１の
回路と同様である。この回路の動作波形図を図８に示
す。図４（ａ）はチョッパー回路の入力電圧、図４
（ｂ）は交流電源ＡＣからの入力電流、図４（ｃ）はチ
ョッパー回路のスイッチング用のＭＯＳトランジスタＱ
1 の駆動信号、図８（ｄ）は反転回路ＩＣ2 の出力電圧
である。この実施例では、入力電圧がある設定値Ｖ2 を
越えると、反転回路ＩＣ2 の出力がＬｏｗレベルに落ち
て、制御回路ＩＣ1 の２番ピンより出力される駆動信号
が抵抗Ｒ8 とダイオードＤ2 を通して反転回路ＩＣ2 の
出力によりプルダウンされてしまうため、ＭＯＳトラン
ジスタＱ1 のゲートへの駆動信号が送られなくなる。し
たがって、この期間は、チョッパーが動作を停止するこ
とになり、見掛け上、入力電圧のピーク値がＶ1 からＶ
2 に下がったことになり、チョッパーの出力電圧を下げ
ることができる。
【００１７】また、図３と同様の回路で、チョッパー回
路の出力電圧Ｖｏｕｔを入力電圧のピーク値以下に設定
することも可能である。その場合の動作波形図を図５に
示す。図５（ａ）はチョッパー回路の入力電圧であり、
図５（ｂ）は交流電源ＡＣからの入力電流であり、図５
（ｃ）はチョッパー回路のスイッチング用のＭＯＳトラ
ンジスタＱ1 の駆動信号である。つまり、出力電圧Ｖｏ
ｕｔ以下の入力電圧に対しては、チョッパー回路を動作
させ、出力電圧Ｖｏｕｔ以上の入力電圧に対しては、チ
ョッパー回路を停止させ、交流電源ＡＣからの入力電圧
だけを利用して、コンデンサＣ1 を充電するものであ
る。この場合、図４（ｂ）に示す入力電流に比べると、
図５（ｂ）に示す入力電流の波形は不連続部分が少な
く、商用交流電圧の正弦波に近い波形となっている。し
たがって、ノイズフィルタを小型化できるものである。
路の出力電圧Ｖｏｕｔを入力電圧のピーク値以下に設定
することも可能である。その場合の動作波形図を図５に
示す。図５（ａ）はチョッパー回路の入力電圧であり、
図５（ｂ）は交流電源ＡＣからの入力電流であり、図５
（ｃ）はチョッパー回路のスイッチング用のＭＯＳトラ
ンジスタＱ1 の駆動信号である。つまり、出力電圧Ｖｏ
ｕｔ以下の入力電圧に対しては、チョッパー回路を動作
させ、出力電圧Ｖｏｕｔ以上の入力電圧に対しては、チ
ョッパー回路を停止させ、交流電源ＡＣからの入力電圧
だけを利用して、コンデンサＣ1 を充電するものであ
る。この場合、図４（ｂ）に示す入力電流に比べると、
図５（ｂ）に示す入力電流の波形は不連続部分が少な
く、商用交流電圧の正弦波に近い波形となっている。し
たがって、ノイズフィルタを小型化できるものである。
【００１８】
【発明の効果】本発明にあっては、上述のように、交流
電源を整流する整流回路の出力端にインダクタ及びスイ
ッチング素子を直列に接続し、スイッチング素子と並列
に、ダイオード及び平滑用コンデンサを直列に接続して
成る電源装置において、少なくとも交流電源からの入力
電圧のピーク値を含む期間はチョッパー回路の出力を弱
めたり、実質的に停止させたりして、出力を抑制するこ
とにより、昇圧比を低く抑えることができ、各部品の耐
圧を下げることができると共に、チョッパー回路のイン
ダクタに流れる電流のピーク値を下げることができるの
で、インダクタの飽和も起こりにくく、小型化が可能に
なるという効果が得られるものである。
電源を整流する整流回路の出力端にインダクタ及びスイ
ッチング素子を直列に接続し、スイッチング素子と並列
に、ダイオード及び平滑用コンデンサを直列に接続して
成る電源装置において、少なくとも交流電源からの入力
電圧のピーク値を含む期間はチョッパー回路の出力を弱
めたり、実質的に停止させたりして、出力を抑制するこ
とにより、昇圧比を低く抑えることができ、各部品の耐
圧を下げることができると共に、チョッパー回路のイン
ダクタに流れる電流のピーク値を下げることができるの
で、インダクタの飽和も起こりにくく、小型化が可能に
なるという効果が得られるものである。
【図１】本発明の第１実施例の回路図である。
【図２】本発明の第１実施例に用いる制御回路の回路図
である。
である。
【図３】本発明の第２実施例の回路図である。
【図４】本発明の第２実施例の動作を示す波形図であ
る。
る。
【図５】本発明の第２実施例の別の動作を示す波形図で
ある。
ある。
【図６】従来例の回路図である。
【図７】従来例の要部構成を示す回路図である。
【図８】従来例の動作を示す波形図である。
【図９】従来例の問題点を説明するための波形図であ
る。
る。
ＡＣ 交流電源 ＤＢ ダイオードブリッジ ＩＣ1 制御回路 Ｌ1 インダクタ Ｑ1 ＭＯＳトランジスタ Ｄ1 ダイオード Ｃ1 平滑用のコンデンサ Ｚ 負荷
Claims (1)
- 【請求項１】 交流電源を整流する整流回路の出力端
にインダクタ及びスイッチング素子を直列に接続し、ス
イッチング素子と並列に、ダイオード及び平滑用コンデ
ンサを直列に接続して成る電源装置において、少なくと
も交流電源の電源電圧のピーク値を含む期間の出力を抑
制させる手段を設けたことを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3340578A JPH05176526A (ja) | 1991-12-24 | 1991-12-24 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3340578A JPH05176526A (ja) | 1991-12-24 | 1991-12-24 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05176526A true JPH05176526A (ja) | 1993-07-13 |
Family
ID=18338342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3340578A Pending JPH05176526A (ja) | 1991-12-24 | 1991-12-24 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05176526A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002199730A (ja) * | 2000-12-28 | 2002-07-12 | Toshiba Kyaria Kk | 直流電源装置 |
| WO2007072925A1 (ja) * | 2005-12-22 | 2007-06-28 | Matsushita Electric Works, Ltd. | 放電灯点灯装置及び画像表示装置 |
| JP2009148149A (ja) * | 2007-11-20 | 2009-07-02 | Nissin Electric Co Ltd | 昇降圧チョッパ回路の制御方法 |
| JP2017005926A (ja) * | 2015-06-12 | 2017-01-05 | 富士電機株式会社 | スイッチング電源用制御ｉｃにおける入力前置回路および該入力前置回路を有するスイッチング電源制御装置 |
| JP2019129670A (ja) * | 2018-01-26 | 2019-08-01 | 新電元工業株式会社 | 力率改善回路及び力率改善回路の制御方法 |
-
1991
- 1991-12-24 JP JP3340578A patent/JPH05176526A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002199730A (ja) * | 2000-12-28 | 2002-07-12 | Toshiba Kyaria Kk | 直流電源装置 |
| WO2007072925A1 (ja) * | 2005-12-22 | 2007-06-28 | Matsushita Electric Works, Ltd. | 放電灯点灯装置及び画像表示装置 |
| US7943890B2 (en) | 2005-12-22 | 2011-05-17 | Panasonic Electric Works Co., Ltd. | Discharge lamp lighting device and image display device with switching frequency |
| JP2009148149A (ja) * | 2007-11-20 | 2009-07-02 | Nissin Electric Co Ltd | 昇降圧チョッパ回路の制御方法 |
| JP2017005926A (ja) * | 2015-06-12 | 2017-01-05 | 富士電機株式会社 | スイッチング電源用制御ｉｃにおける入力前置回路および該入力前置回路を有するスイッチング電源制御装置 |
| JP2019129670A (ja) * | 2018-01-26 | 2019-08-01 | 新電元工業株式会社 | 力率改善回路及び力率改善回路の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3294343B2 (ja) | 電源装置 | |
| JP2719096B2 (ja) | 力率補正機能を有する電源回路 | |
| US7352599B2 (en) | Switching power source apparatus | |
| JP3687528B2 (ja) | 電源装置及び放電灯点灯装置 | |
| JPH05176526A (ja) | 電源装置 | |
| JP3038304B2 (ja) | スイッチング電源装置 | |
| JPH0564432A (ja) | 電源装置 | |
| JP4051899B2 (ja) | 電源回路および電源回路の制御方法 | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JP2984519B2 (ja) | スイッチング電源 | |
| JPH04368471A (ja) | 電源装置 | |
| JP3456833B2 (ja) | スイッチング電源 | |
| JP4240926B2 (ja) | 電源装置 | |
| JP3562251B2 (ja) | 電源装置 | |
| JP2004289893A (ja) | 力率改善回路 | |
| JP3327013B2 (ja) | 放電灯点灯装置 | |
| JPH083197Y2 (ja) | 直流電源回路 | |
| JP3405096B2 (ja) | 電源装置 | |
| JPS6231371A (ja) | 直流電源装置の平滑回路 | |
| JPH08275509A (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| JP2001286131A (ja) | 電源装置 | |
| JPH0678528A (ja) | 電源装置 | |
| JPH06284713A (ja) | スイッチング電源回路 | |
| JP2913800B2 (ja) | スイッチング電源装置の出力電圧可変方式 | |
| CN115940622A (zh) | 一种多模式功率因数校正电路及其控制方法 |