JPH05175276A - テープ・キャリア・パッケージ - Google Patents
テープ・キャリア・パッケージInfo
- Publication number
- JPH05175276A JPH05175276A JP3338495A JP33849591A JPH05175276A JP H05175276 A JPH05175276 A JP H05175276A JP 3338495 A JP3338495 A JP 3338495A JP 33849591 A JP33849591 A JP 33849591A JP H05175276 A JPH05175276 A JP H05175276A
- Authority
- JP
- Japan
- Prior art keywords
- tape
- package
- carrier package
- tape carrier
- outer lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 テスト・プローブにより、容易に機能検査を
行うことができるテープ・キャリア・パッケージを提供
すること。 【構成】 テープに搭載されて供給されるテープ・キャ
リア・パッケージは切断箇所５で切断されプリント基板
に実装される。アウター・リード線３上のテープ４には
アウター・リード線３のピッチと同一ピッチの機能検査
用のチェック孔７が設けられており、プリント基板への
実装後にテープ・キャリア・パッケージの機能検査を行
う際、チェック孔７にテスト・プローブを当てて検査を
行う。チェック孔７が設けられているので、ピン間のシ
ョートが発生することがなく、容易に波形の観測などを
行うことが出来る。また、アウター・リード線３上にチ
ェック孔を設けたフィルムを貼り付けても同様の効果を
うることができる。
行うことができるテープ・キャリア・パッケージを提供
すること。 【構成】 テープに搭載されて供給されるテープ・キャ
リア・パッケージは切断箇所５で切断されプリント基板
に実装される。アウター・リード線３上のテープ４には
アウター・リード線３のピッチと同一ピッチの機能検査
用のチェック孔７が設けられており、プリント基板への
実装後にテープ・キャリア・パッケージの機能検査を行
う際、チェック孔７にテスト・プローブを当てて検査を
行う。チェック孔７が設けられているので、ピン間のシ
ョートが発生することがなく、容易に波形の観測などを
行うことが出来る。また、アウター・リード線３上にチ
ェック孔を設けたフィルムを貼り付けても同様の効果を
うることができる。
Description
【０００１】
【産業上の利用分野】本発明はテープに搭載されて供給
されるＩＣパッケージ（Tape Carrier Package、以下Ｔ
ＣＰと略記する）に関し、特に、ＴＣＰをプリント基板
に実装した際、その機能をプローブにより容易にチェッ
クできるようにしたＴＣＰに関する。
されるＩＣパッケージ（Tape Carrier Package、以下Ｔ
ＣＰと略記する）に関し、特に、ＴＣＰをプリント基板
に実装した際、その機能をプローブにより容易にチェッ
クできるようにしたＴＣＰに関する。
【０００２】
【従来の技術】ＩＣパッケージのプリント基板への実装
時の精度を確保するとともに、実装を容易にするため、
ＩＣパッケージをテープに搭載して供給し、実装時にテ
ープからＩＣパッケージを切断してプリント基板に実装
するＴＣＰが使用されている。図４ａ，ｂはＴＣＰの供
給時の状態を示す図であり、同図ａはテープに搭載され
て供給される状態を示し、同図ｂは１つのＩＣパッケー
ジを示した図である。
時の精度を確保するとともに、実装を容易にするため、
ＩＣパッケージをテープに搭載して供給し、実装時にテ
ープからＩＣパッケージを切断してプリント基板に実装
するＴＣＰが使用されている。図４ａ，ｂはＴＣＰの供
給時の状態を示す図であり、同図ａはテープに搭載され
て供給される状態を示し、同図ｂは１つのＩＣパッケー
ジを示した図である。
【０００３】同図において、１はＩＣパッケージ、２は
インナー・リード、３はアウター・リード、４はテー
プ、５は実装に際してテープからＩＣパッケージを切断
する切断箇所、６はテープに設けられた穴、１０はスプ
ロケット用の穴である。ＩＣパッケージ１は図４ａに示
すように、耐熱性の高いポリイミド樹脂から形成される
フィルム状のテープ４に搭載されて供給され、切断箇所
５で切断されてプリント基板に実装される。
インナー・リード、３はアウター・リード、４はテー
プ、５は実装に際してテープからＩＣパッケージを切断
する切断箇所、６はテープに設けられた穴、１０はスプ
ロケット用の穴である。ＩＣパッケージ１は図４ａに示
すように、耐熱性の高いポリイミド樹脂から形成される
フィルム状のテープ４に搭載されて供給され、切断箇所
５で切断されてプリント基板に実装される。
【０００４】インナー・リード２、アウター・リード３
はリード線であり、図４ｂに示されるようにＩＣパッケ
ージ１より外部に引き出されている。ところで、上記し
たＴＣＰはアウター・リード３の間隔が狭く（３００μ
ｍ以下）、また、リード線の幅も狭い（１２０μｍ以
下）。このため、ＴＣＰの実装後に、アウター・リード
３にテスト・プローブを当ててその機能検査を行うと
き、ピン間のショートが発生し、容易に波形の観測など
を行うことが出来なかった。
はリード線であり、図４ｂに示されるようにＩＣパッケ
ージ１より外部に引き出されている。ところで、上記し
たＴＣＰはアウター・リード３の間隔が狭く（３００μ
ｍ以下）、また、リード線の幅も狭い（１２０μｍ以
下）。このため、ＴＣＰの実装後に、アウター・リード
３にテスト・プローブを当ててその機能検査を行うと
き、ピン間のショートが発生し、容易に波形の観測など
を行うことが出来なかった。
【０００５】
【発明が解決しようとする課題】本発明は上記従来の欠
点を改善するためになされたものであって、テスト・プ
ローブにより、容易に機能検査を行うことができるＴＣ
Ｐを提供することを目的とする。
点を改善するためになされたものであって、テスト・プ
ローブにより、容易に機能検査を行うことができるＴＣ
Ｐを提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の請求項１の発明
は、テープに搭載されて供給され、テープより単位ＩＣ
パッケージを切断して、プリント基板へ実装するテープ
・キャリア・パッケージにおいて、テープ・キャリア・
パッケージのアウター・リード線３のピッチと同一ピッ
チの機能検査用のチェック孔をアウター・リード線３上
のテープ４に設けたものである。
は、テープに搭載されて供給され、テープより単位ＩＣ
パッケージを切断して、プリント基板へ実装するテープ
・キャリア・パッケージにおいて、テープ・キャリア・
パッケージのアウター・リード線３のピッチと同一ピッ
チの機能検査用のチェック孔をアウター・リード線３上
のテープ４に設けたものである。
【０００７】そして、プリント基板への実装後にテープ
・キャリア・パッケージの機能検査を行う際、チェック
孔７にテスト・プローブを当てて検査を行う。本発明の
請求項２の発明は、テープに搭載されて供給され、テー
プより単位ＩＣパッケージを切断して、プリント基板へ
実装するテープ・キャリア・パッケージにおいて、テー
プ・キャリア・パッケージのアウター・リード線３のピ
ッチと同一ピッチの機能検査用のチェック孔７を設けた
フィルム８をアウター・リード線３上に貼り付けたもの
である。
・キャリア・パッケージの機能検査を行う際、チェック
孔７にテスト・プローブを当てて検査を行う。本発明の
請求項２の発明は、テープに搭載されて供給され、テー
プより単位ＩＣパッケージを切断して、プリント基板へ
実装するテープ・キャリア・パッケージにおいて、テー
プ・キャリア・パッケージのアウター・リード線３のピ
ッチと同一ピッチの機能検査用のチェック孔７を設けた
フィルム８をアウター・リード線３上に貼り付けたもの
である。
【０００８】そして、プリント基板への実装後にテープ
・キャリア・パッケージの機能検査を行う際、チェック
孔７にテスト・プローブを当てて検査を行う。
・キャリア・パッケージの機能検査を行う際、チェック
孔７にテスト・プローブを当てて検査を行う。
【０００９】
【作用】テープ・キャリア・パッケージのアウター・リ
ード線３のピッチと同一ピッチの機能検査用のチェック
孔７をアウター・リード線３上のテープ４に設けること
により、プリント基板への実装後にテープ・キャリア・
パッケージの機能検査を行う際、チェック孔７にテスト
・プローブを当てて検査を行うことができるので、ピン
間のショートが発生することがなく、容易に波形の観測
などを行うことが出来る。
ード線３のピッチと同一ピッチの機能検査用のチェック
孔７をアウター・リード線３上のテープ４に設けること
により、プリント基板への実装後にテープ・キャリア・
パッケージの機能検査を行う際、チェック孔７にテスト
・プローブを当てて検査を行うことができるので、ピン
間のショートが発生することがなく、容易に波形の観測
などを行うことが出来る。
【００１０】また、テープ・キャリア・パッケージのア
ウター・リード線３のピッチと同一ピッチの機能検査用
のチェック孔７を設けたフィルム８をアウター・リード
線３上に貼り付けた場合にも、同様の効果をうることが
できる。
ウター・リード線３のピッチと同一ピッチの機能検査用
のチェック孔７を設けたフィルム８をアウター・リード
線３上に貼り付けた場合にも、同様の効果をうることが
できる。
【００１１】
【実施例】図１は本発明の第１の実施例を示す図であ
る。同図において、ａは上面図、ｂは側面図であり、１
はＩＣパッケージ、２はインナー・リード、３はアウタ
ー・リード、４はテープ、５は実装に際してテープから
ＩＣパッケージを切断する切断箇所、６はテープに設け
られた穴、７はチェック孔である。
る。同図において、ａは上面図、ｂは側面図であり、１
はＩＣパッケージ、２はインナー・リード、３はアウタ
ー・リード、４はテープ、５は実装に際してテープから
ＩＣパッケージを切断する切断箇所、６はテープに設け
られた穴、７はチェック孔である。
【００１２】同図はＩＣパッケージ１が表向き（ＦＡＣ
Ｅ−ＵＰ）になるように実装した場合を示す図であり、
アウター・リード３は同図に点線で示すようにテープ４
の裏面に配置され、テープに設けられた穴６の部分でテ
ープ４の上面側に現れる。チェック孔７はテープ４とア
ウター・リード３を接続する際に設けられる孔であっ
て、テスト・プローブによりテープ４の上面側からアウ
ター・リード３に接触できる程度の大きさで形成され
る。
Ｅ−ＵＰ）になるように実装した場合を示す図であり、
アウター・リード３は同図に点線で示すようにテープ４
の裏面に配置され、テープに設けられた穴６の部分でテ
ープ４の上面側に現れる。チェック孔７はテープ４とア
ウター・リード３を接続する際に設けられる孔であっ
て、テスト・プローブによりテープ４の上面側からアウ
ター・リード３に接触できる程度の大きさで形成され
る。
【００１３】本実施例においては、上記のように、テー
プ４にチェック孔７を設けたので、プリント基板への実
装後にＴＣＰの機能検査を行う際、チェック孔７にテス
ト・プローブを当てて検査することができ、ピン間のシ
ョートが発生することなく容易に検査を行うことができ
る。図２は本発明の第２の実施例を示す図であり、図２
ａは上面図、図２ｂは側面図である。同図において、図
１と同一のものについては同一の符号が付されており、
図２においては、図１の実施例に加えてフィルム８が設
けられている。
プ４にチェック孔７を設けたので、プリント基板への実
装後にＴＣＰの機能検査を行う際、チェック孔７にテス
ト・プローブを当てて検査することができ、ピン間のシ
ョートが発生することなく容易に検査を行うことができ
る。図２は本発明の第２の実施例を示す図であり、図２
ａは上面図、図２ｂは側面図である。同図において、図
１と同一のものについては同一の符号が付されており、
図２においては、図１の実施例に加えてフィルム８が設
けられている。
【００１４】同図はＩＣパッケージ１が裏向き（ＦＡＣ
Ｅ−ＤＯＷＮ）になるように実装した場合を示す図であ
り、アウター・リード３は同図に実線で示すようにテー
プ４の上面に位置する。本実施例の場合には、実装時、
アウター・リード３が上面に位置するため、図２に示す
ように、アウター・リード３のピッチと同じピッチで、
テスト・プローブによりテープ４の上面側からアウター
・リード３に接触できる程度の大きさで形成された、チ
ェック孔７を設けたフィルム８を貼り付ける。
Ｅ−ＤＯＷＮ）になるように実装した場合を示す図であ
り、アウター・リード３は同図に実線で示すようにテー
プ４の上面に位置する。本実施例の場合には、実装時、
アウター・リード３が上面に位置するため、図２に示す
ように、アウター・リード３のピッチと同じピッチで、
テスト・プローブによりテープ４の上面側からアウター
・リード３に接触できる程度の大きさで形成された、チ
ェック孔７を設けたフィルム８を貼り付ける。
【００１５】本実施例においても、第１の実施例に示し
たものと同様、チェック孔７にテスト・プローブを当て
て検査することができ、ピン間のショートが発生するこ
となく容易に検査を行うことができる。なお、図１、図
２に示した実施例においては、チェック孔７をテープに
１列設ける例を示したが、アウター・リード３のピッチ
が更に狭い場合には、図３ａに示すように、チェック孔
７を２列にしたり、また、必要に応じて３列、４列とす
ることができる。あるいは図３ｂに示すように、千鳥状
に配列することもできる。
たものと同様、チェック孔７にテスト・プローブを当て
て検査することができ、ピン間のショートが発生するこ
となく容易に検査を行うことができる。なお、図１、図
２に示した実施例においては、チェック孔７をテープに
１列設ける例を示したが、アウター・リード３のピッチ
が更に狭い場合には、図３ａに示すように、チェック孔
７を２列にしたり、また、必要に応じて３列、４列とす
ることができる。あるいは図３ｂに示すように、千鳥状
に配列することもできる。
【００１６】
【発明の効果】以上説明したことから明らかなように、
本発明においては、アウター・リードと同ピッチのチェ
ック孔をＴＣＰのテープ上もしくはテープに貼り付ける
フィルム上に設けたので、アウター・リード３にテスト
・プローブを当ててその機能検査を行うとき、ピン間の
ショートが発生することがなく、容易に波形の観測など
を行うことが出来る。
本発明においては、アウター・リードと同ピッチのチェ
ック孔をＴＣＰのテープ上もしくはテープに貼り付ける
フィルム上に設けたので、アウター・リード３にテスト
・プローブを当ててその機能検査を行うとき、ピン間の
ショートが発生することがなく、容易に波形の観測など
を行うことが出来る。
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の第２の実施例を示す図である。
【図３】本発明の他の実施例を示す図である。
【図４】テープ・キャリア・パッケージの供給時の状態
を示す図である。
を示す図である。
１ ＩＣパッケージ ２ インナー・リード ３ アウター・リード ４ テープ ５ 切断箇所 ７ チェック孔 ８ フィルム
Claims (2)
- 【請求項１】 テープに搭載されて供給され、テープよ
り単位ＩＣパッケージを切断して、プリント基板へ実装
するテープ・キャリア・パッケージにおいて、 テープ・キャリア・パッケージのアウター・リード線
(3) のピッチと同一ピッチの機能検査用のチェック孔
(7) をアウター・リード線(3) 上のテープ(4) に設け、 プリント基板への実装後にテープ・キャリア・パッケー
ジの機能検査を行う際、チェック孔(7) にテスト・プロ
ーブを当てて検査できるように構成したことを特徴とす
るテープ・キャリア・パッケージ - 【請求項２】 テープに搭載されて供給され、テープよ
り単位ＩＣパッケージを切断して、プリント基板へ実装
するテープ・キャリア・パッケージにおいて、 テープ・キャリア・パッケージのアウター・リード線
(3) のピッチと同一ピッチの機能検査用のチェック孔
(7) を設けたフィルム(8) をアウター・リード線(3) 上
に貼り付けプリント基板への実装後にテープ・キャリア
・パッケージの機能検査を行う際、チェック孔(7) にテ
スト・プローブを当てて検査できるように構成したこと
を特徴とするテープ・キャリア・パッケージ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338495A JPH05175276A (ja) | 1991-12-20 | 1991-12-20 | テープ・キャリア・パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3338495A JPH05175276A (ja) | 1991-12-20 | 1991-12-20 | テープ・キャリア・パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05175276A true JPH05175276A (ja) | 1993-07-13 |
Family
ID=18318697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3338495A Pending JPH05175276A (ja) | 1991-12-20 | 1991-12-20 | テープ・キャリア・パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05175276A (ja) |
-
1991
- 1991-12-20 JP JP3338495A patent/JPH05175276A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0658926B2 (ja) | 動的チツプ・バーン・イン可能なテープ構造 | |
| JPH11312714A (ja) | フィルムキャリア及びバーンイン方法 | |
| JPH05175276A (ja) | テープ・キャリア・パッケージ | |
| KR0135214B1 (ko) | 집적 회로 테스팅 장치(Integrated Circuit Test Apparatus) | |
| JPH1167845A (ja) | テープキャリア | |
| JP2955736B2 (ja) | 半導体装置用多層セラミックパッケージ | |
| JPH0282634A (ja) | テープキャリア | |
| JPH05160215A (ja) | 半導体装置用評価装置 | |
| JPH0697242A (ja) | プローブ装置 | |
| JP4060985B2 (ja) | プローブカード | |
| JPH0823013A (ja) | ウエハー用プローバ | |
| JPS6365635A (ja) | フイルムキヤリアテ−プ搭載集積回路 | |
| JPH03196536A (ja) | 半導体集積回路装置 | |
| JPH0358426A (ja) | Ｔａｂ方式半導体装置 | |
| JPS62271443A (ja) | 半導体装置 | |
| JPH01239950A (ja) | 半導体ウエハ | |
| JP3707857B2 (ja) | マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法 | |
| JPH07111282A (ja) | 半導体チップおよびそれを用いた半導体集積回路装置 | |
| KR970077418A (ko) | 리드 프레임을 이용한 노운 굳 다이 제조 방법 | |
| JP2772086B2 (ja) | 半導体テスト装置 | |
| JPH03293739A (ja) | 半導体装置 | |
| JPH02292851A (ja) | リードフレーム | |
| JPH0294550A (ja) | ピン・グリッド・アレイ型パッケージ | |
| JPS61107754A (ja) | チツプキヤリア型素子を搭載するキヤリア | |
| JPH03195034A (ja) | フィルムキャリアテープ |