JPS61107754A - チツプキヤリア型素子を搭載するキヤリア - Google Patents
チツプキヤリア型素子を搭載するキヤリアInfo
- Publication number
- JPS61107754A JPS61107754A JP22861084A JP22861084A JPS61107754A JP S61107754 A JPS61107754 A JP S61107754A JP 22861084 A JP22861084 A JP 22861084A JP 22861084 A JP22861084 A JP 22861084A JP S61107754 A JPS61107754 A JP S61107754A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- leads
- chip carrier
- type element
- flat package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はＩＣのキャリアにかかり、とくにチップキャリ
ア型素子用キャリアに関するものである。
ア型素子用キャリアに関するものである。
（従来技術）
ＩＣを使用して構成される装置において、ＩＣの高密度
実装のため、従来の標準デコアル、インラインパッケー
ジ（ＤＩＰ）などに比べ、より小型のパッケージが種々
出現している。この小型パッケージの主なものとして、
フラットパッケージ型素子とチップキャリア型素子があ
る。通常、ＩＣはパッケージに搭載されてから製品とし
ての機能を満たしているかどうかのテストが種々行なゎ
える。大規模化し、複雑な機能を有するＩＣのテストは
自動特性測定装置（ＩＣテスタ）で行ない、大量生産さ
れるＩＣは、ＩＣを自動供給するオートハンドラとＩＣ
テスタとを組み合わせてテストすることが一般的である
が、前述のとおり、種々のパッケージが出現すると、そ
れぞれのパッケージに対応したテストユニ７）やオート
ハンド２か必要となる。
実装のため、従来の標準デコアル、インラインパッケー
ジ（ＤＩＰ）などに比べ、より小型のパッケージが種々
出現している。この小型パッケージの主なものとして、
フラットパッケージ型素子とチップキャリア型素子があ
る。通常、ＩＣはパッケージに搭載されてから製品とし
ての機能を満たしているかどうかのテストが種々行なゎ
える。大規模化し、複雑な機能を有するＩＣのテストは
自動特性測定装置（ＩＣテスタ）で行ない、大量生産さ
れるＩＣは、ＩＣを自動供給するオートハンドラとＩＣ
テスタとを組み合わせてテストすることが一般的である
が、前述のとおり、種々のパッケージが出現すると、そ
れぞれのパッケージに対応したテストユニ７）やオート
ハンド２か必要となる。
９ （発明の概要）
本発明の目的はチップキャリア要素子を７ラツトパツケ
ージ型素子の搭載されるキャリアと同様のキャリアに搭
載する事で７ラツトパツケージ型素子で用いるテスト装
置やオートハンドラを使用できる様な、チップキャリア
素子搭載用キャリアを提供する事にある。
ージ型素子の搭載されるキャリアと同様のキャリアに搭
載する事で７ラツトパツケージ型素子で用いるテスト装
置やオートハンドラを使用できる様な、チップキャリア
素子搭載用キャリアを提供する事にある。
（発明の説明）
以下に図面を用いて本発明の詳細な説明する。
第１図は代表的な２４ＰＩＮのフラットパッケージ型素
子１０外形図であり、第１図Ａは平面図、第１図Ｂは側
面図である。同図から明らかのように複数のリード１が
水平方向に延長している。この素子１０は第２図に示す
様なフラットパッケージ用キャリア１１に搭載されて、
とり扱われ、特性のテストは位置決め穴１３で位置を決
めて、リードにプローグ等を当てることで行なわれる。
子１０外形図であり、第１図Ａは平面図、第１図Ｂは側
面図である。同図から明らかのように複数のリード１が
水平方向に延長している。この素子１０は第２図に示す
様なフラットパッケージ用キャリア１１に搭載されて、
とり扱われ、特性のテストは位置決め穴１３で位置を決
めて、リードにプローグ等を当てることで行なわれる。
尚、第２図Ａは平面図、第２図Ｂは側面図である。
一方、第３図は、２４ＰＩＮフラツトパツケージ型素子
に対応するチップキャリア型素子２０外形図である。図
に示す様にチップキャリア型素子２０にはリードを伸ば
さない事で、実装密度を上げることを特徴とする特性の
テストは複数のパッド２にプローブ等を当てることで行
なわれるが、フラットパッケージのリードとチップキャ
リアイパッドはそのピッチも位置も一般には異なる。尚
、第３図Ａは平面図、第３図Ｂは側面図である。
に対応するチップキャリア型素子２０外形図である。図
に示す様にチップキャリア型素子２０にはリードを伸ば
さない事で、実装密度を上げることを特徴とする特性の
テストは複数のパッド２にプローブ等を当てることで行
なわれるが、フラットパッケージのリードとチップキャ
リアイパッドはそのピッチも位置も一般には異なる。尚
、第３図Ａは平面図、第３図Ｂは側面図である。
このため、本発明は第２図に示すフラットパッケージ用
キャリアとリード部、位置決め穴を合致させたチップキ
ャリア用を提供し、テストユニットオートハンドラを共
通化することを可能とするものである。
キャリアとリード部、位置決め穴を合致させたチップキ
ャリア用を提供し、テストユニットオートハンドラを共
通化することを可能とするものである。
（発明の実施例）
第４図に本発明の実施例を示す。フラットパッケージ型
素子搭載用キャリアと外形を合わせたチップキャリア型
素子搭載用キャリア１２には複数のリード３を埋め込み
、そのリードの先端にはチップキャリアのパッドに接触
させるパッド接触子４を有する。この場合リード３の外
形はフラットパッケージのリード位置と一致させ、リー
ドのパッド接触子はチップキャリアの、４ツドと位置が
合う様にするために第４図Ａの平面図に示すように平面
形状で曲げられている。尚、第４図Ｂは側面図、符号１
４は位置出し穴（切欠き）である。
素子搭載用キャリアと外形を合わせたチップキャリア型
素子搭載用キャリア１２には複数のリード３を埋め込み
、そのリードの先端にはチップキャリアのパッドに接触
させるパッド接触子４を有する。この場合リード３の外
形はフラットパッケージのリード位置と一致させ、リー
ドのパッド接触子はチップキャリアの、４ツドと位置が
合う様にするために第４図Ａの平面図に示すように平面
形状で曲げられている。尚、第４図Ｂは側面図、符号１
４は位置出し穴（切欠き）である。
（発明の効果）
、じ以上述べてきた様に本発明によれば、フラット
パッケージ用のキャリアに外形を合わせた、チップキャ
リア用キャリアにチップキャリア型ＩＣを入れて取り扱
う事で、フラットパッケージと同一のテストユニットや
オートノ１ンドラを用いる事ができる。
、じ以上述べてきた様に本発明によれば、フラット
パッケージ用のキャリアに外形を合わせた、チップキャ
リア用キャリアにチップキャリア型ＩＣを入れて取り扱
う事で、フラットパッケージと同一のテストユニットや
オートノ１ンドラを用いる事ができる。
（発明のまとめ）
本、発明はフラットパッケージのリードと位置を合わせ
たリードを有するチップキャリ用キャリアであるが、リ
ードのかわりにプリントパターンなどでも良い事はもち
ろんであり、さらにＰＩＮ数が異なっても可能である。
たリードを有するチップキャリ用キャリアであるが、リ
ードのかわりにプリントパターンなどでも良い事はもち
ろんであり、さらにＰＩＮ数が異なっても可能である。
第１図はフラットパッケージ型ＩＣを示す外形図である
。第２図はフラットパッケージ用のキャ 拳リアを示す
外形図である。第３図はチップキャリア型ＩＣの外形図
である。第４図は本発明へ１実施例を示す外形図である
。 １・・・・・・リード、２・・・・・・パッド、３・・
・・・・リード、４・・・・・・パッド接触子、１０・
・・・・・フラットパッケージ型ＩＣ素子、１１・・・
・・・フラットパッケージ型ＩＣ素子用キャリア、１２
・・・・・・チップキャリア型ＩＣ素子用キャリア、１
３ 、１４・・・・・・位置穴め穴（切欠き）である。 榮１図 第３図 第２図
。第２図はフラットパッケージ用のキャ 拳リアを示す
外形図である。第３図はチップキャリア型ＩＣの外形図
である。第４図は本発明へ１実施例を示す外形図である
。 １・・・・・・リード、２・・・・・・パッド、３・・
・・・・リード、４・・・・・・パッド接触子、１０・
・・・・・フラットパッケージ型ＩＣ素子、１１・・・
・・・フラットパッケージ型ＩＣ素子用キャリア、１２
・・・・・・チップキャリア型ＩＣ素子用キャリア、１
３ 、１４・・・・・・位置穴め穴（切欠き）である。 榮１図 第３図 第２図
Claims (1)
- 搭載せるチップキャリア型素子の複数のパッド部にそ
れぞれ接触することを可能ならしめた複数のリードを有
することを特徴とするチップキャリア型素子を搭載する
キャリア。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22861084A JPS61107754A (ja) | 1984-10-30 | 1984-10-30 | チツプキヤリア型素子を搭載するキヤリア |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22861084A JPS61107754A (ja) | 1984-10-30 | 1984-10-30 | チツプキヤリア型素子を搭載するキヤリア |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107754A true JPS61107754A (ja) | 1986-05-26 |
Family
ID=16879043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22861084A Pending JPS61107754A (ja) | 1984-10-30 | 1984-10-30 | チツプキヤリア型素子を搭載するキヤリア |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151038A (ja) * | 1986-12-16 | 1988-06-23 | Tokyo Electron Ltd | Ｉｃ製品搬送用具及びｉｃ製品検査方法 |
-
1984
- 1984-10-30 JP JP22861084A patent/JPS61107754A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63151038A (ja) * | 1986-12-16 | 1988-06-23 | Tokyo Electron Ltd | Ｉｃ製品搬送用具及びｉｃ製品検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5180974A (en) | Semiconductor testing and shipping system | |
| US4812742A (en) | Integrated circuit package having a removable test region for testing for shorts and opens | |
| US6137296A (en) | Probe card for testing semiconductor devices | |
| US6891384B2 (en) | Multi-socket board for open/short tester | |
| US4963821A (en) | Probe and method for testing a populated circuit board | |
| JP2764854B2 (ja) | プローブカード及び検査方法 | |
| US5909122A (en) | Integrated circuit package pin marking system | |
| JPS61107754A (ja) | チツプキヤリア型素子を搭載するキヤリア | |
| JPH0823013A (ja) | ウエハー用プローバ | |
| JPH1167845A (ja) | テープキャリア | |
| US7161365B2 (en) | Apparatus and method for making ground connection | |
| JPH06180345A (ja) | 半導体装置収納用トレイ及び半導体装置の試験装置，試験方法 | |
| JPH09223725A (ja) | 半導体装置 | |
| KR20110121867A (ko) | 컨택트 프로브 홀더 | |
| US20030197514A1 (en) | System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate | |
| JPH07183341A (ja) | プローブテストヘッド | |
| JPH01263572A (ja) | 半導体塔載基板試験装置 | |
| JPH04252964A (ja) | テスターヘッド | |
| JPH0346246A (ja) | 検査装置 | |
| JP2772086B2 (ja) | 半導体テスト装置 | |
| JPS63207146A (ja) | プロ−ブカ−ド | |
| JPH0237683A (ja) | 半導体装置測定用ソケット | |
| JPH05211219A (ja) | 半導体記憶装置のバーンイン方法 | |
| KR20010037461A (ko) | 반도체 칩 테스트용 프로브 카드 | |
| JPS6170734A (ja) | プロ−ブカ−ド |