JPH05166604A - チップ型正特性サーミスタの製造方法 - Google Patents
チップ型正特性サーミスタの製造方法Info
- Publication number
- JPH05166604A JPH05166604A JP3352326A JP35232691A JPH05166604A JP H05166604 A JPH05166604 A JP H05166604A JP 3352326 A JP3352326 A JP 3352326A JP 35232691 A JP35232691 A JP 35232691A JP H05166604 A JPH05166604 A JP H05166604A
- Authority
- JP
- Japan
- Prior art keywords
- layer side
- side electrode
- lower layer
- temperature coefficient
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 下層側電極表面にのみ確実にメッキ金属膜
（上層側電極）を形成し、半田くわれの発生を防止して
半田付け性を向上させる。 【構成】 正特性サーミスタ素体１上に下層側電極２を
形成した後、ガラスコーティングを施すことにより正特
性サーミスタ素体１の表面の下層側電極２が形成されて
いない部分にガラス被膜３を形成し、ガラス被膜３から
露出した下層側電極２の表面に半田付け性を有する金属
材料をメッキすることにより上層側電極４を形成する。
（上層側電極）を形成し、半田くわれの発生を防止して
半田付け性を向上させる。 【構成】 正特性サーミスタ素体１上に下層側電極２を
形成した後、ガラスコーティングを施すことにより正特
性サーミスタ素体１の表面の下層側電極２が形成されて
いない部分にガラス被膜３を形成し、ガラス被膜３から
露出した下層側電極２の表面に半田付け性を有する金属
材料をメッキすることにより上層側電極４を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、正特性サーミスタに
関し、詳しくは、正特性サーミスタ素体上に電極を形成
してなるチップ型正特性サーミスタの製造方法に関す
る。
関し、詳しくは、正特性サーミスタ素体上に電極を形成
してなるチップ型正特性サーミスタの製造方法に関す
る。
【０００２】
【従来の技術及び発明が解決しようとする課題】正の抵
抗温度特性を有する正特性サーミスタ（例えば、チタン
酸バリウム系セラミックから形成される正特性サーミス
タ）は、キュリー点以上の温度になると抵抗値が急激に
増大して、通過する電流量を減少させることから、回路
の過電流保護素子用やテレビ受像機のブラウン管枠の消
磁用などの種々の分野に広く用いられている。
抗温度特性を有する正特性サーミスタ（例えば、チタン
酸バリウム系セラミックから形成される正特性サーミス
タ）は、キュリー点以上の温度になると抵抗値が急激に
増大して、通過する電流量を減少させることから、回路
の過電流保護素子用やテレビ受像機のブラウン管枠の消
磁用などの種々の分野に広く用いられている。
【０００３】そして、近年特に多用されるようになって
きた表面実装に対応するため、プリント基板などの実装
基板上に半田付けすることにより容易に実装することが
可能なチップ型正特性サーミスタが開発されており、例
えば、図５に示すような、直方体状の正特性サーミスタ
素体２１の両端側に電極２２を形成したチップ型正特性
サーミスタが広く使用されるに至っている。
きた表面実装に対応するため、プリント基板などの実装
基板上に半田付けすることにより容易に実装することが
可能なチップ型正特性サーミスタが開発されており、例
えば、図５に示すような、直方体状の正特性サーミスタ
素体２１の両端側に電極２２を形成したチップ型正特性
サーミスタが広く使用されるに至っている。
【０００４】従来のチップ型正特性サーミスタの電極と
しては、例えば、Ａｇペーストを塗布焼付けする方法に
より形成されるＡｇ電極が用いられるが、このＡｇ電極
は、半田が電極膜を浸食するいわゆる半田くわれを生じ
やすく、半田付け強度が必ずしも十分でないため、実装
の信頼性が低いという問題点がある。
しては、例えば、Ａｇペーストを塗布焼付けする方法に
より形成されるＡｇ電極が用いられるが、このＡｇ電極
は、半田が電極膜を浸食するいわゆる半田くわれを生じ
やすく、半田付け強度が必ずしも十分でないため、実装
の信頼性が低いという問題点がある。
【０００５】一方、電極の半田付け性を改善するための
有効な方法としては、電極上に例えばＳｎ合金などの半
田付け性に優れた金属材料をメッキすることによりメッ
キ膜を形成する方法が知られている。しかし、チタン酸
バリウム系セラミックなどから形成される正特性サーミ
スタ素体は半導体であり、メッキ工程で電極上のみでは
なく、正特性サーミスタ素体の全面にメッキ膜が形成さ
れてしまうため、電極表面のみにメッキ膜を形成するこ
とが困難であるという問題点がある。
有効な方法としては、電極上に例えばＳｎ合金などの半
田付け性に優れた金属材料をメッキすることによりメッ
キ膜を形成する方法が知られている。しかし、チタン酸
バリウム系セラミックなどから形成される正特性サーミ
スタ素体は半導体であり、メッキ工程で電極上のみでは
なく、正特性サーミスタ素体の全面にメッキ膜が形成さ
れてしまうため、電極表面のみにメッキ膜を形成するこ
とが困難であるという問題点がある。
【０００６】この発明は、上記問題点を解決するもので
あり、正特性サーミスタ素体の電極（下層側電極）表面
のみに確実にメッキ金属膜（上層側電極）を形成するこ
とにより、半田くわれの発生を防止して半田付け性を向
上させることが可能なチップ型正特性サーミスタの製造
方法を提供することを目的とする。
あり、正特性サーミスタ素体の電極（下層側電極）表面
のみに確実にメッキ金属膜（上層側電極）を形成するこ
とにより、半田くわれの発生を防止して半田付け性を向
上させることが可能なチップ型正特性サーミスタの製造
方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明のチップ型正特性サーミスタの製造方法
は、正特性サーミスタ素体上に下層側電極を形成する工
程と、ガラスコーティングを施すことにより正特性サー
ミスタ素体表面の前記下層側電極が形成されていない部
分にガラス被膜を形成する工程と、前記ガラス被膜から
露出した下層側電極表面に半田付け性を有する金属材料
をメッキすることにより上層側電極を形成する工程とを
具備することを特徴とする。
に、この発明のチップ型正特性サーミスタの製造方法
は、正特性サーミスタ素体上に下層側電極を形成する工
程と、ガラスコーティングを施すことにより正特性サー
ミスタ素体表面の前記下層側電極が形成されていない部
分にガラス被膜を形成する工程と、前記ガラス被膜から
露出した下層側電極表面に半田付け性を有する金属材料
をメッキすることにより上層側電極を形成する工程とを
具備することを特徴とする。
【０００８】
【作用】正特性サーミスタ素体表面の下層側電極が形成
されていない部分はガラス被膜により被覆され下層側電
極のみが露出するため、半田付け性を有する金属材料を
メッキすることにより、下層側電極表面のみに半田付け
性を有する上層側電極が形成される。
されていない部分はガラス被膜により被覆され下層側電
極のみが露出するため、半田付け性を有する金属材料を
メッキすることにより、下層側電極表面のみに半田付け
性を有する上層側電極が形成される。
【０００９】したがって、半田付け性を改善するための
上層側電極を確実に下層側電極表面のみに形成すること
が可能になり、半田付け性を改善して実装基板への容易
かつ確実な実装を可能にすることができる。
上層側電極を確実に下層側電極表面のみに形成すること
が可能になり、半田付け性を改善して実装基板への容易
かつ確実な実装を可能にすることができる。
【００１０】
【実施例】以下、この発明の実施例を図に基づいて説明
する。図１は、この発明の一実施例にかかるチップ型正
特性サーミスタを示す断面図、図２はその斜視図であ
る。
する。図１は、この発明の一実施例にかかるチップ型正
特性サーミスタを示す断面図、図２はその斜視図であ
る。
【００１１】この実施例のチップ型正特性サーミスタの
製造方法においては、まず、ＢａＣＯ3，ＴｉＯ2，Ｓｒ
ＣＯ3，Ｙ2Ｏ3を下記の組成となるように調合する。 （Ｂａ0.9458Ｓｒ0.05Ｙ0.004）ＴｉＯ3＋0.002Ｍｎ＋
0.007ＳｉＯ2
製造方法においては、まず、ＢａＣＯ3，ＴｉＯ2，Ｓｒ
ＣＯ3，Ｙ2Ｏ3を下記の組成となるように調合する。 （Ｂａ0.9458Ｓｒ0.05Ｙ0.004）ＴｉＯ3＋0.002Ｍｎ＋
0.007ＳｉＯ2
【００１２】それから、上記原料を純水及びジルコニア
ボールとともに容器に入れ５時間粉砕し、１１００℃で
２時間仮焼する。この仮焼粉にジルコニアボール、バイ
ンダ及び純水を添加して７時間混合し、脱水、乾燥を行
った後、５０メッシュの粒度に造粒する。そして、これ
を所定の形状に成形して１３００℃で２時間焼成するこ
とにより正特性サーミスタ素体を作成する。
ボールとともに容器に入れ５時間粉砕し、１１００℃で
２時間仮焼する。この仮焼粉にジルコニアボール、バイ
ンダ及び純水を添加して７時間混合し、脱水、乾燥を行
った後、５０メッシュの粒度に造粒する。そして、これ
を所定の形状に成形して１３００℃で２時間焼成するこ
とにより正特性サーミスタ素体を作成する。
【００１３】それから、図３に示すように、この正特性
サーミスタ素体１の両端側に、例えば、Ａｇペーストを
塗布焼付けすることによりオーミック性を有する下層側
電極２を形成する。次いで、図４に示すように、正特性
サーミスタ素体１の表面の下層側電極２が形成されてい
ない部分にガラスコーティングを施しガラス被膜３を形
成する。なお、このガラス被膜３を形成するにあたって
は、Ｓｉ酸化物を主成分とするペーストを正特性サーミ
スタ素体１の露出面に塗布し、これを６００℃で焼き付
けることによりガラス被膜３を形成した。
サーミスタ素体１の両端側に、例えば、Ａｇペーストを
塗布焼付けすることによりオーミック性を有する下層側
電極２を形成する。次いで、図４に示すように、正特性
サーミスタ素体１の表面の下層側電極２が形成されてい
ない部分にガラスコーティングを施しガラス被膜３を形
成する。なお、このガラス被膜３を形成するにあたって
は、Ｓｉ酸化物を主成分とするペーストを正特性サーミ
スタ素体１の露出面に塗布し、これを６００℃で焼き付
けることによりガラス被膜３を形成した。
【００１４】そして、ガラス被膜３に覆われていない下
層側電極２の表面に、Ｓｎ合金の電解メッキを行い、図
１，２に示すように下層側電極２の表面にメッキ膜すな
わちＳｎ合金からなる上層側電極４を形成する。このメ
ッキ工程においては、下層側電極２以外の部分がガラス
被膜３により覆われていることから、メッキ膜が成長し
て正特性サーミスタ素体１の両端側の電極を短絡させる
ようなことはない。
層側電極２の表面に、Ｓｎ合金の電解メッキを行い、図
１，２に示すように下層側電極２の表面にメッキ膜すな
わちＳｎ合金からなる上層側電極４を形成する。このメ
ッキ工程においては、下層側電極２以外の部分がガラス
被膜３により覆われていることから、メッキ膜が成長し
て正特性サーミスタ素体１の両端側の電極を短絡させる
ようなことはない。
【００１５】上記実施例の方法により製造されたチップ
型正特性サーミスタは、メッキ膜すなわち半田付け性に
優れたＳｎ合金膜からなる上層側電極が確実に下層側電
極２の表面のみに形成されており、チップ型正特性サー
ミスタとしての特性を劣化させることなく、必要な半田
付け強度を得ることができた。
型正特性サーミスタは、メッキ膜すなわち半田付け性に
優れたＳｎ合金膜からなる上層側電極が確実に下層側電
極２の表面のみに形成されており、チップ型正特性サー
ミスタとしての特性を劣化させることなく、必要な半田
付け強度を得ることができた。
【００１６】なお、上記実施例では、Ａｇペーストを塗
布焼付けすることにより、下層側電極を形成した場合に
ついて説明したが、下層側電極の形成方法及び下層側電
極を構成する材料については、特に制約はなく、オーミ
ック接触を得ることが可能な種々の方法により下層側電
極を形成することが可能であり、また、この発明の効果
を損わない限りにおいて種々の材料を下層側電極材料と
して用いることが可能である。
布焼付けすることにより、下層側電極を形成した場合に
ついて説明したが、下層側電極の形成方法及び下層側電
極を構成する材料については、特に制約はなく、オーミ
ック接触を得ることが可能な種々の方法により下層側電
極を形成することが可能であり、また、この発明の効果
を損わない限りにおいて種々の材料を下層側電極材料と
して用いることが可能である。
【００１７】また、上記実施例では、電解メッキを施す
ことにより上層側電極（メッキ膜）を形成した場合につ
いて説明したが、上層側電極を形成するためのメッキ方
法は電解メッキの方法に限らず、無電解メッキなどの方
法を用いることも可能であり、さらに、半田ディップな
どのメッキ法に準ずる方法により上層側電極を形成する
ことが可能な場合もある。
ことにより上層側電極（メッキ膜）を形成した場合につ
いて説明したが、上層側電極を形成するためのメッキ方
法は電解メッキの方法に限らず、無電解メッキなどの方
法を用いることも可能であり、さらに、半田ディップな
どのメッキ法に準ずる方法により上層側電極を形成する
ことが可能な場合もある。
【００１８】さらに、上記実施例では、ガラス被膜を構
成するガラス材料としてＳｉ酸化物を主成分とするガラ
ス材料を用いた場合について説明したが、ガラス材料は
これに限られるものではなく、ホウケイ酸ガラスなどの
他のガラス材料を用いることも可能である。
成するガラス材料としてＳｉ酸化物を主成分とするガラ
ス材料を用いた場合について説明したが、ガラス材料は
これに限られるものではなく、ホウケイ酸ガラスなどの
他のガラス材料を用いることも可能である。
【００１９】さらに、上記実施例においては、上層側電
極を構成する材料としてＳｎ合金を用いた場合について
説明したが、上層側電極材料としては、Ｓｎ合金に限ら
ず、半田付け性を有する他の金属材料を用いることも可
能である。
極を構成する材料としてＳｎ合金を用いた場合について
説明したが、上層側電極材料としては、Ｓｎ合金に限ら
ず、半田付け性を有する他の金属材料を用いることも可
能である。
【００２０】さらに、上記実施例では、下層側電極が一
層構造の電極である場合について説明したが、下層側電
極が複数の層からなる多層構造の電極である場合にも特
に問題なくこの発明を適用することが可能であり、上層
側電極との接合強度に優れた膜（中間電極膜）を下層側
電極上に形成することにより、さらに半田付け性を向上
させることも可能である。
層構造の電極である場合について説明したが、下層側電
極が複数の層からなる多層構造の電極である場合にも特
に問題なくこの発明を適用することが可能であり、上層
側電極との接合強度に優れた膜（中間電極膜）を下層側
電極上に形成することにより、さらに半田付け性を向上
させることも可能である。
【００２１】また、上記実施例においては、チップ型正
特性サーミスタの製造方法について説明したが、この発
明はチップ型正特性サーミスタ以外の、チップ型負特性
サーミスタなどの他のチップ型セラミック電子部品の製
造方法にも適用することが可能である。
特性サーミスタの製造方法について説明したが、この発
明はチップ型正特性サーミスタ以外の、チップ型負特性
サーミスタなどの他のチップ型セラミック電子部品の製
造方法にも適用することが可能である。
【００２２】
【発明の効果】上述のように、この発明のチップ型正特
性サーミスタの製造方法は、正特性サーミスタ素体上に
下層側電極を形成した後、ガラスコーティングを施すこ
とにより正特性サーミスタ素体の表面の下層側電極が形
成されていない部分にガラス被膜を形成し、ガラス被膜
から露出した下層側電極の表面に半田付け性を有する金
属材料をメッキして上層側電極を形成するようにしてい
るので、半田付け性を改善するための上層側電極を下層
側電極表面のみに確実に形成することが可能になり、半
田くわれを防止して半田付け性を向上させることができ
る。
性サーミスタの製造方法は、正特性サーミスタ素体上に
下層側電極を形成した後、ガラスコーティングを施すこ
とにより正特性サーミスタ素体の表面の下層側電極が形
成されていない部分にガラス被膜を形成し、ガラス被膜
から露出した下層側電極の表面に半田付け性を有する金
属材料をメッキして上層側電極を形成するようにしてい
るので、半田付け性を改善するための上層側電極を下層
側電極表面のみに確実に形成することが可能になり、半
田くわれを防止して半田付け性を向上させることができ
る。
【００２３】また、正特性サーミスタ素体表面がガラス
被膜により被覆されることから、耐候性、耐湿性などの
耐環境性を向上させることが可能になる。
被膜により被覆されることから、耐候性、耐湿性などの
耐環境性を向上させることが可能になる。
【図１】この発明の一実施例にかかるチップ型正特性サ
ーミスタの構造を示す断面図である。
ーミスタの構造を示す断面図である。
【図２】この発明の一実施例にかかるチップ型正特性サ
ーミスタの外観形状を示す斜視図である。
ーミスタの外観形状を示す斜視図である。
【図３】この発明の一実施例の製造方法によるチップ型
正特性サーミスタの製造工程を示す断面図である。
正特性サーミスタの製造工程を示す断面図である。
【図４】この発明の一実施例の製造方法によるチップ型
正特性サーミスタの製造工程を示す断面図である。
正特性サーミスタの製造工程を示す断面図である。
【図５】従来のチップ型正特性サーミスタを示す斜視図
である。
である。
１ 正特性サーミスタ素体 ２ 下層側電極 ３ ガラス被膜 ４ 上層側電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 和敬 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 坂部 行雄 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (1)
- 【請求項１】 正特性サーミスタ素体上に下層側電極を
形成する工程と、ガラスコーティングを施すことにより
正特性サーミスタ素体表面の前記下層側電極が形成され
ていない部分にガラス被膜を形成する工程と、前記ガラ
ス被膜から露出した下層側電極表面に半田付け性を有す
る金属材料をメッキすることにより上層側電極を形成す
る工程とを具備することを特徴とするチップ型正特性サ
ーミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3352326A JPH05166604A (ja) | 1991-12-13 | 1991-12-13 | チップ型正特性サーミスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3352326A JPH05166604A (ja) | 1991-12-13 | 1991-12-13 | チップ型正特性サーミスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166604A true JPH05166604A (ja) | 1993-07-02 |
Family
ID=18423294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3352326A Pending JPH05166604A (ja) | 1991-12-13 | 1991-12-13 | チップ型正特性サーミスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166604A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6151771A (en) * | 1997-06-10 | 2000-11-28 | Cyntec Company | Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6367202U (ja) * | 1986-10-22 | 1988-05-06 | ||
| JPH03250603A (ja) * | 1989-12-28 | 1991-11-08 | Mitsubishi Materials Corp | サーミスタ |
-
1991
- 1991-12-13 JP JP3352326A patent/JPH05166604A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6367202U (ja) * | 1986-10-22 | 1988-05-06 | ||
| JPH03250603A (ja) * | 1989-12-28 | 1991-11-08 | Mitsubishi Materials Corp | サーミスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6151771A (en) * | 1997-06-10 | 2000-11-28 | Cyntec Company | Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636075B2 (ja) | 積層ｐｔｃサーミスタ | |
| KR100498682B1 (ko) | 칩형 전자 부품 | |
| US20020006023A1 (en) | Conductive paste and ceramic electronic component | |
| KR100616673B1 (ko) | 절연코팅층을 갖는 반도성 칩 소자 및 그 제조방법 | |
| JPH10223409A (ja) | 積層チップバリスタ及びその製造方法 | |
| JPH09246017A (ja) | 積層型チップバリスタ及びその製造方法 | |
| JP3735756B2 (ja) | チップ状電子部品およびその製造方法 | |
| JPH037130B2 (ja) | ||
| JPH05166604A (ja) | チップ型正特性サーミスタの製造方法 | |
| JPS5874030A (ja) | 電子部品、導電皮膜組成物及び製造方法 | |
| JP4442135B2 (ja) | セラミック電子部品の製造方法 | |
| JPS6127003A (ja) | 導電性ペ−スト組成物 | |
| JP2003272906A (ja) | セラミック素子及びその製造方法 | |
| JPS635842B2 (ja) | ||
| JP2584393B2 (ja) | 外部端子を有する電気部品の製造方法 | |
| JP2001135501A (ja) | チップ型サーミスタ | |
| JPH0536501A (ja) | 積層型正特性サーミスタ | |
| JPH09162452A (ja) | セラミック素子及びその製造方法 | |
| JPH08236306A (ja) | チップ型サーミスタとその製造方法 | |
| JP4359267B2 (ja) | 導電体ペースト、積層型チップバリスタおよびその製造方法 | |
| JPH0121609B2 (ja) | ||
| JP3785961B2 (ja) | セラミック電子部品 | |
| JPS6010701A (ja) | 正特性サ−ミスタ | |
| JP2001176327A (ja) | 導電性ペーストおよびこれを用いたセラミック電子部品 | |
| JPS60701A (ja) | オ−ム性電極 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001219 |