JPH05165746A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH05165746A JPH05165746A JP3331955A JP33195591A JPH05165746A JP H05165746 A JPH05165746 A JP H05165746A JP 3331955 A JP3331955 A JP 3331955A JP 33195591 A JP33195591 A JP 33195591A JP H05165746 A JPH05165746 A JP H05165746A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- signal
- level
- data transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4494—Execution paradigms, e.g. implementations of programming paradigms data driven
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
込まれるデータ量が一定数を越えたことに応じて、第1
の装置からのデータの伝送を禁止し、処理速度の向上を
図るとともに、システムダウンを未然に防止できるよう
なデータ伝送装置を提供することを主要な特徴とする。 【構成】 この発明に係るデータ伝送装置は、分岐部2
06から外部データバッファ207のメモリ301に書
込まれるデータ数とメモリ301から読出されるデータ
数をデータ数検出部304で検出し、データ伝送路が詰
っていれば禁止信号発生部305から送信禁止信号を発
生し、データ伝送路が空いていれば送信禁止信号を解除
して合流部202の転送調停部1に与え、データ転送を
調停させる。
Description
し、特に、データを第1の装置から第2の装置へ自律的
かつ非同期で伝送する場合に、データがオーバーフロー
したときにデータの伝送を禁止するようなデータ伝送装
置に関する。
同期でデータを第1の装置から第2の装置に伝送するも
のが知られている。すなわち、第2の装置から送信許可
信号が第1の装置に伝送されて来ると、第1の装置から
第2の装置にデータを伝送し、第1の装置がデータを第
2の装置に伝送し終えるまで、第1の装置は送信禁止信
号を前段に伝送する。そして、第1の装置が第2の装置
にデータの伝送を終了すると、第1の装置は前段に送信
許可信号を出力し、前段から送られてくる新たなデータ
を保持する。
において、第1の装置から第2の装置へデータを伝送す
る際、第2の装置の伝搬遅延時間が第1の装置よりも遅
い場合、第2の装置内に取込まれるデータの数が実行時
間に比例して増え続け、ある一定のデータ数を越えてし
まうと、処理の内容によっては、処理速度が低下した
り、システムとしてオーバーフローしてしまうおそれが
あった。
2の装置内に取込まれるデータ量が一定数を越えたこと
に応じて、第1の装置からのデータの伝送を禁止できる
ようなデータ伝送装置を提供することである。
ら第2の装置へのデータ伝送を制御するデータ伝送装置
であって、第2の装置は内部のデータ数を検知し、その
データ数が予め定める数以上になったことに応じて、送
信禁止信号を第1の装置に伝送する送信禁止信号伝送手
段を含み、第1の装置は第2の装置から与えられる送信
禁止信号に応じて、第1の装置から第2の装置へのデー
タの伝送を禁止する禁止手段とを備えて構成される。
が内部のデータ数が予め定める数以上になれば送信禁止
信号を第1の装置に伝送し、第1の装置はその送信禁止
信号が与えられると第2の装置へのデータの伝送を禁止
することにより、第2の装置の内部に溜められるデータ
数を調節することができ、処理速度の向上を図ることが
でき、データ数超過によるシステムダウンを未然に防
ぎ、安全なシステムを構成することができる。
である。図1を参照して、この実施例では、情報処理装
置Aから情報処理装置Bにデータが伝送される。情報処
理装置Aは転送調停部1を含む。転送調停部1はその前
段から与えられたデータを↓REQ(↓は“L”レベル
で活性化されることを示す)信号により与えられたデー
タを後段に送るか否かを調停する。↓REQ信号が許可
状態であれば情報処理装置Bに含まれるデータ伝送路1
0にデータを与える。データ伝送路10は転送制御部1
1とデータ保持回路12とを含む。転送制御部11は次
段のデータ伝送路20から送信許可信号が与えられる
と、保持しているデータをデータ伝送路20に伝送す
る。データの伝送が終了すると、前段のデータ伝送路に
送信許可信号を与える。データ伝送路20もデータ伝送
路10と同様にして、転送制御部21とデータ保持回路
22とを含む。
されているデータとデータ伝送路50で保持されている
データとを選択的にデータ伝送路60に伝送させる。デ
ータ伝送路40,50,60はそれぞれ転送制御部4
1,51,61とデータ保持回路42,52,62とを
含む。合流制御部30はデータ伝送路20に保持されて
いるデータをデータ伝送路60に伝送するときには、転
送制御部21に送信許可信号を与え、データ伝送路50
に保持されているデータをデータ伝送路60に伝送する
ときには転送制御部51に送信許可信号を与える。
すブロック図である。図2を参照して、今、↓REQ信
号が“H”レベルのとき、この↓REQ信号がインバー
タ101で“L”レベルに反転され、NANDラッチ1
02の一方入力端に与えられ、そのQを“L”レベルに
セットするとともに、NANDゲート103の一方の入
力端に与えられ、このゲートを閉じる。NANDラッチ
102の↓Q出力はNORゲート105の一方入力端に
与えられる。“L”レベルの↓CBI信号がRSフリッ
プフロップ104のセット入力端に与えられると、RS
フリップフロップ104の↓Qは“L”レベルになり、
遅延回路106で遅延され、NORゲート105の他方
入力端に与えられる。応じて、NORゲート105は
“H”レベル信号をパルスカット用のDタイプフリップ
フロップ107のクロック入力端に与える。Dタイプフ
リップフロップ107の↓Q出力はインバータ108を
介して↓S入力端に与えられており、Dタイプフリップ
フロップ107はNORゲート105出力の“H”レベ
ル信号に応じてセットされ、そのQ出力から“L”レベ
ルの↓CBO信号を出力し、データの伝送を行なう。ま
た、RSフリップフロップ104の↓Q出力はORゲー
ト110の一方入力端に与えられるとともに、遅延回路
109で遅延されてORゲート110の他方入力端に与
えられ、ORゲート110の出力から“L”レベルの↓
RBO信号が出力され、前段からのデータの伝送を禁止
する。
と、NANDラッチ102の↓Q出力が“H”レベルに
なり、NORゲート105が閉じられる。このため、
“L”レベルの↓CBI信号が入力され、RSフリップ
フロップ104がセットされてその↓Q出力から“L”
レベル信号が出力されても、NORゲート105が閉じ
られているため、Dタイプフリップフロップ107はセ
ットされず、データの伝送が禁止される。
号↓RBIが入力されると、RSフリップフロップ10
4の↓Q出力は“H”レベルになり、前段への送信許可
信号↓RBOを“H”レベルにし、前段からのデータの
伝送を許可する。
図であり、図4および図5は転送制御部の動作を説明す
るためのタイミング図である。
御部11について説明する。図3に示すように、転送制
御部11は、2入力NANDゲート111,115と3
入力NANDゲート112とインバータ113,114
を含む。送信信号入力端子↓Ciには前段部から送信信
号C10が与えられ、送信許可信号出力端子↓AKoか
らは送信許可信号AK10が出力される。送信信号出力
端子↓COからは送信信号C20が出力され、送信許可
信号入力端子↓AKiには次段の転送制御部21(図1
参照)から送信許可信号AK20が与えられる。
送路が空き状態の場合の動作について説明する。次段の
データ伝送路が空き状態のときには、次段の転送制御部
から“H”レベルの送信許可信号AK20が与えられ
る。そのため、送信許可信号入力端子↓AKiは“H”
レベルになっている。前段部から与えられる送信信号C
10が“L”レベルに立下ると、送信信号入力端子↓C
iが“L”レベルに変化する。それによって、NAND
ゲート111の出力が“H”レベルになる。その結果、
インバータ113の出力が“L”レベルとなり、送信許
可信号出力端子↓Akoから出力される送信許可信号A
K10が“L”レベルに立下る。一方、NANDゲート
112の出力が“L”レベルとなり、インバータ114
の出力が“H”レベルとなる。このとき、送信許可信号
入力端子↓AKiは“H”レベルになっているので、N
ANDゲート115の出力が“L”レベルに立下る。こ
れにより、送信信号出力端子↓COから出力される送信
信号C20が“L”レベルに立下る。
の転送制御部21は、送信信号C20の立下りに応じ
て、転送制御部11に与える送信許可信号AK20を
“L”レベルに立下げる。したがって、転送制御部11
の送信許可信号入力端子↓AKiは“L”レベルに立下
る。一方、NANDゲート115の出力の“L”レベル
への立下りに応じて、NANDゲート112の出力は
“H”レベルとなり、インバータ114の出力が“L”
レベルとなる。このため、NANDゲート115の出力
が再び“H”レベルに立上がる。これにより、送信信号
C20が再び“H”レベルに立上がる。このように、送
信信号C20は“L”レベルに立下がった後、一定時間
経過後に“H”レベルに立上がる。
0は、一定時間の経過後に“H”レベルに立上がる。こ
のため、NANDゲート111の出力が“L”レベルに
立下り、インバータ113の出力が“H”レベルに立上
がる。それにより、送信許可信号AK10が再び“H”
レベルに立上がる。このように、次段の転送制御部から
与えられる送信許可信号AK20が許可状態(“H”レ
ベル)である場合には、前段部から与えられる送信信号
C10の立下りに応答して、前段部に与える送信許可信
号AK10が禁止状態(“L”レベル)になり、さらに
一定時間経過後に次段の転送制御部に与える送信信号C
20が“L”レベルに立下る。送信信号C20の立下り
に応答して、図1に示したデータ保持回路12の入力端
子に与えられるデータがラッチされて出力端子から出力
される。すなわち、データ伝送路10からデータ伝送路
20にデータが伝送される。
路が詰り状態である場合について説明する。この場合、
次段の転送制御部から与えられる送信許可信号AK20
は“L”レベルになっている。前段部から与えられる送
信信号C10が“L”レベルに立下ると、NANDゲー
ト111の出力が“H”レベルとなり、インバータ11
3の出力が“L”レベルに立下る。これにより、送信許
可信号出力端子Akoから出力される送信許可信号AK
10が“L”レベルに立下る。次段の転送制御部から与
えられる送信許可信号AK20が“L”レベル(禁止状
態)のときには、NANDゲート115の出力は“H”
レベルになっている。したがって、送信許可信号AK2
0が“L”レベルである限り、次段の転送制御部21に
与えられる送信信号C20は“H”レベルを保持する。
このため、データ伝送路10からデータ伝送路20へは
データが伝送されない。
信号AK20が“H”レベルに立上がると、NANDゲ
ート115の出力が“L”レベルに立下る。それによっ
て、次段の転送制御部に与えられる送信信号C20が
“L”レベルに立下る。送信信号C20の立下りに応じ
て、データ保持回路12に与えられるデータがラッチさ
れて出力される。一方、次段の転送制御部は転送制御部
11から与えられる送信信号C20の立下りに応答し
て、一定時間後に転送制御部11に与える送信許可信号
AK20を“L”レベルに立下げる。なお、次段の転送
制御部から与えられる送信許可信号AK20の立上りに
応答して、一定時間経過後に前段部に与える送信許可信
号AK10が“H”レベルに立上がる。
られる送信許可信号AK20が禁止状態(“L”レベ
ル)であるときには、次段の転送制御部に与える送信信
号C20は“L”レベルに立下がらない。すなわち、次
段のデータ伝送路20が詰り状態であるときには、デー
タ伝送路10からデータ伝送路20へデータは伝送され
ない。
であり、図7はこの発明の一実施例のデータフロー型情
報処理装置の一例を示すブロック図である。
201からのデータは合流部202に与えられ、合流部
202は外部データメモリ201からのデータと外部情
報処理装置からのデータとを合流させる。合流部202
とプログラム記憶部203と対データ検出部204と演
算処理部205と分岐部206と内部データバッファ2
07はリング状に接続されていて、プログラム記憶部2
03は予め複数のプログラムを記憶しており、合流部2
02からデータが与えられると、対応するプログラムを
読出して対データ検出部204に出力する。対データ検
出部204は対となるデータを検出し、検出した対のデ
ータを演算処理部205に与えて演算処理させる。演算
処理部205の演算結果のデータは分岐部206に与え
られ、外部データメモリ201または内部データバッフ
ァ207に分岐される。内部データバッファ207は図
6に示した送信禁止信号発生回路300を含む。
ついて説明する。メモリ301はFIFOメモリを含
み、図7に示した分岐部206からデータ保持回路30
3を介して与えられたデータのパケットが増加し、デー
タ伝送路が詰ると順次データを書込み、データ伝送路が
空くと書込んだデータを読出し、データ保持回路308
を介して合流部202に出力する。データ数検出部30
4はメモリ301に書込んだデータ数とメモリ301か
ら読出したデータ数を検出する。すなわち、データ数検
出部304はアップダウンカウンタを含み、メモリ30
1にデータが書込まれると+1し、メモリ301からデ
ータが読出されると−1される。したがって、データ数
検出部304はその計数値が+の設定値以上になると、
データがオーバーフローしたことを示す信号を禁止信号
発生部305に与える。禁止信号発生部305はデータ
数検出部304からその信号が与えられると、送信禁止
信号を発生する。送信信号発生部309は送信信号を発
生するものであって、転送制御部306,307を介し
て合流部202に出力する。
は、データ数検出部304がメモリ301にデータが書
込まれるごとに+1し、メモリ301からデータが読出
されるごとに−1し、その計数値が+の設定値以上であ
ればデータ伝送路が詰っているものと判断し、禁止信号
発生回路305から送信禁止信号↓REQが発生される
のを禁止する。そして、データ数検出部304の計数値
が+の設定値未満であればデータ伝送路が空いているも
のと判断し、送信禁止信号↓REQを解除して、図1に
示した転送調停部1によってデータの転送を調停させ
る。
の装置から第2の装置へデータ伝送するデータ伝送装置
において、第2の装置で内部のデータ数を検知し、その
データ数が予め定める数以上であれば送信禁止信号を第
1の装置に与え、第1の装置から第2の装置へのデータ
の伝送を禁止するようにしたので、処理速度が低下した
り、オーバーフローするおそれをなくすことができる。
図である。
動作を説明するためのタイミング図である。
御部の動作を説明するためのタイミング図である。
成を示すブロック図である。
7 転送制御部 12,22,42,52,62,303,308 デー
タ保持回路 30 合流制御部 201 外部データメモリ 202 合流部 203 プログラム記憶部 204 対データ検出部 205 演算処理部 206 分岐部 207 内部データバッファ 301 メモリ 304 データ数検出部 305 禁止信号発生部 309 送信信号発生部
Claims (1)
- 【請求項1】 第1の装置から第2の装置へのデータ伝
送を制御するデータ伝送装置において、 前記第2の装置は、内部のデータ数を検知し、そのデー
タ数が予め定める数以上になったことに応じて、送信禁
止信号を前記第1の装置に伝送する送信禁止信号伝送手
段を含み、 前記第1の装置は、前記第2の装置から与えられる送信
禁止信号に応じて、該第1の装置から前記第2の装置へ
のデータの伝送を禁止する禁止手段を含む、データ伝送
装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3331955A JP2883483B2 (ja) | 1991-12-16 | 1991-12-16 | データフロー型情報処理装置 |
US07/990,247 US5546600A (en) | 1991-12-16 | 1992-12-14 | Data driven computer producing inhibit signal for inhibiting merging external provided data pieces with internal data pieces when number of processing data exceeds reference value |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3331955A JP2883483B2 (ja) | 1991-12-16 | 1991-12-16 | データフロー型情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05165746A true JPH05165746A (ja) | 1993-07-02 |
JP2883483B2 JP2883483B2 (ja) | 1999-04-19 |
Family
ID=18249512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3331955A Expired - Lifetime JP2883483B2 (ja) | 1991-12-16 | 1991-12-16 | データフロー型情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5546600A (ja) |
JP (1) | JP2883483B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5586281A (en) * | 1992-10-27 | 1996-12-17 | Sharp Kabushiki Kaisha | Data driven type information processing apparatus |
US5931921A (en) * | 1996-06-28 | 1999-08-03 | Lsi Logic Corporation | System for CD-ROM audio playback utilizing blocking of data writing, resuming writing responsive to detecting data in response to difference between desired address and present address |
US20050188539A1 (en) * | 2004-02-26 | 2005-09-01 | Prudden John Jr. | Shaving blade unit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03233745A (ja) * | 1990-02-09 | 1991-10-17 | Fujitsu Ltd | 送信データ制御方式 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4663706A (en) * | 1982-10-28 | 1987-05-05 | Tandem Computers Incorporated | Multiprocessor multisystem communications network |
JPH0782414B2 (ja) * | 1983-05-24 | 1995-09-06 | 日本電気株式会社 | 情報処理装置 |
JPS6277645A (ja) * | 1985-09-30 | 1987-04-09 | Usac Electronics Ind Co Ltd | ローカルジョブ起動制御方法 |
US4799215A (en) * | 1985-10-07 | 1989-01-17 | Nec Corporation | High-speed packet-switched communications system with end-to-end flow control and retransmission |
JPS63186297A (ja) * | 1987-01-28 | 1988-08-01 | 三菱電機株式会社 | 音声出力装置 |
US4985890A (en) * | 1987-10-20 | 1991-01-15 | Sharp Kabushiki Kaisha | Data transmission unit |
AU614044B2 (en) * | 1988-03-25 | 1991-08-15 | Nec Corporation | Information processing system capable of quickly detecting an extended buffer memory regardless of a state of a main memory device |
US4998198A (en) * | 1988-04-07 | 1991-03-05 | Tandem Computers Incorporated | Dynamic burst control for data transfers |
JP2504149B2 (ja) * | 1988-12-02 | 1996-06-05 | 三菱電機株式会社 | 命令キュ―管理装置 |
US5369775A (en) * | 1988-12-20 | 1994-11-29 | Mitsubishi Denki Kabushiki Kaisha | Data-flow processing system having an input packet limiting section for preventing packet input based upon a threshold value indicative of an optimum pipeline processing capacity |
JP2527821B2 (ja) * | 1989-09-14 | 1996-08-28 | 株式会社日立製作所 | デ―タ処理方法及び入出力装置 |
US5179661A (en) * | 1989-10-30 | 1993-01-12 | Hayes Microcomputer Products, Inc. | Method and apparatus for serial data flow control |
US5278956A (en) * | 1990-01-22 | 1994-01-11 | Vlsi Technology, Inc. | Variable sized FIFO memory and programmable trigger level therefor for use in a UART or the like |
US5249271A (en) * | 1990-06-04 | 1993-09-28 | Emulex Corporation | Buffer memory data flow controller |
JP2597040B2 (ja) * | 1990-09-12 | 1997-04-02 | シャープ株式会社 | Fifoメモリ装置 |
JPH04165866A (ja) * | 1990-10-30 | 1992-06-11 | Nec Corp | バッファメモリ回路 |
US5187707A (en) * | 1990-12-03 | 1993-02-16 | Northern Telecom Limited | Packet data flow control for an isdn D-channel |
-
1991
- 1991-12-16 JP JP3331955A patent/JP2883483B2/ja not_active Expired - Lifetime
-
1992
- 1992-12-14 US US07/990,247 patent/US5546600A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03233745A (ja) * | 1990-02-09 | 1991-10-17 | Fujitsu Ltd | 送信データ制御方式 |
Also Published As
Publication number | Publication date |
---|---|
US5546600A (en) | 1996-08-13 |
JP2883483B2 (ja) | 1999-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0166272B1 (en) | Processor bus access | |
GB1562982A (en) | Data processing system | |
JPS5847050B2 (ja) | 入出力割込みシステム | |
GB1562981A (en) | Data processing system | |
US5404356A (en) | Microcomputer with watchdog timer and I/O port control | |
US4853847A (en) | Data processor with wait control allowing high speed access | |
US4077011A (en) | Uncertain interval timer using a variable length shift register | |
US10467181B2 (en) | Interface apparatus and method | |
JP2883483B2 (ja) | データフロー型情報処理装置 | |
JP2758634B2 (ja) | データ伝送装置 | |
CA1205203A (en) | Memory access selection circuit | |
JP2700956B2 (ja) | データ伝送装置 | |
US5249154A (en) | Data access controller and method | |
JP3093374B2 (ja) | 割り込みコントローラ | |
JPH0143392B2 (ja) | ||
JPS6236270B2 (ja) | ||
JPH1173389A (ja) | データ伝送路 | |
JPH01302459A (ja) | 高速同期式データ転送方式 | |
KR970004522B1 (ko) | 버스 마스타간의 선취요청 중재 장치 | |
JPS63282865A (ja) | 入出力回路 | |
JP3354177B2 (ja) | データ伝送装置 | |
JP2577420B2 (ja) | データ伝送装置 | |
RU2134442C1 (ru) | Устройство для программного логического управления электроприводами, электронными ключами и сигнализацией | |
JP2659411B2 (ja) | オーバーフロー報知装置 | |
JP2504797B2 (ja) | デ―タ伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080205 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090205 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100205 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110205 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120205 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |