JPH05160344A - 膜インダクタンス及びその製造方法 - Google Patents
膜インダクタンス及びその製造方法Info
- Publication number
- JPH05160344A JPH05160344A JP32219891A JP32219891A JPH05160344A JP H05160344 A JPH05160344 A JP H05160344A JP 32219891 A JP32219891 A JP 32219891A JP 32219891 A JP32219891 A JP 32219891A JP H05160344 A JPH05160344 A JP H05160344A
- Authority
- JP
- Japan
- Prior art keywords
- inductance
- film
- substrate
- conductor
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 値の大きいインダクタンスＬ（Ｈ）であって
も占有面積の少ない膜インダクタンス及びその製造方法
を提供する。 【構成】 基板上に形成されたスパイラル状の導体と、
該スパイラル状の導体上及び／又は前記基板上の前記導
体の近傍の少なくとも一部に印刷された磁性体ペースト
とを備えている。また、本発明の膜インダクタンスは、
基板上にスパイラル状に導体を形成し、該導体上及び／
又は基板上の該導体の近傍の少なくとも一部に磁性体ペ
ーストを印刷することにより製造される。
も占有面積の少ない膜インダクタンス及びその製造方法
を提供する。 【構成】 基板上に形成されたスパイラル状の導体と、
該スパイラル状の導体上及び／又は前記基板上の前記導
体の近傍の少なくとも一部に印刷された磁性体ペースト
とを備えている。また、本発明の膜インダクタンスは、
基板上にスパイラル状に導体を形成し、該導体上及び／
又は基板上の該導体の近傍の少なくとも一部に磁性体ペ
ーストを印刷することにより製造される。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路、例えばマイ
クロ波以上の高周波用の混成集積回路のインダクタンス
素子として使用される膜インダクタンスおよびその製造
方法に関する。
クロ波以上の高周波用の混成集積回路のインダクタンス
素子として使用される膜インダクタンスおよびその製造
方法に関する。
【０００２】
【従来の技術】従来の膜インダクタンスを図６及び図７
を参照して説明する。従来の膜インダクタンスは基板１
０上に、例えばＡｕの厚膜導体ペーストが所定の幅と間
隔で、目的とする大きさのインダクタンスＬ（Ｈ）にな
るようにスパイラル状に印刷されている。このスパイラ
ルの形状は目的に応じて、角形１２や円形１４に印刷さ
れる。
を参照して説明する。従来の膜インダクタンスは基板１
０上に、例えばＡｕの厚膜導体ペーストが所定の幅と間
隔で、目的とする大きさのインダクタンスＬ（Ｈ）にな
るようにスパイラル状に印刷されている。このスパイラ
ルの形状は目的に応じて、角形１２や円形１４に印刷さ
れる。
【０００３】図６又は図７に示すスパイラル状の膜イン
ダクタンスでは、インダクタンスＬ（Ｈ）の増減は、タ
ーン数（スパイラルの巻数）ｎによって調整されてい
る。例えば、インダクタンスＬ（Ｈ）を大きくするに
は、膜インダクタンスを貫く磁束を大きくするために、
巻数ｎを多くしている。
ダクタンスでは、インダクタンスＬ（Ｈ）の増減は、タ
ーン数（スパイラルの巻数）ｎによって調整されてい
る。例えば、インダクタンスＬ（Ｈ）を大きくするに
は、膜インダクタンスを貫く磁束を大きくするために、
巻数ｎを多くしている。
【０００４】
【発明が解決しようとする課題】すなわち、値の大きな
インダクタンスＬ（Ｈ）が必要な場合は、ターン数ｎを
多くしなければならないため、基板上における膜インダ
クタンスの占有面積が広くなる。このため、値の大きい
インダクタンスＬ（Ｈ）が必要とされる集積回路では、
他の素子が小さくても膜インダクタンスの占有面積が広
くなるため、その小型化が困難となっている。特に、高
周波、マイクロ波帯域においては、インダクタンスを多
用するため、回路の面積が大きくなり、小型化が難しい
という問題点がある。
インダクタンスＬ（Ｈ）が必要な場合は、ターン数ｎを
多くしなければならないため、基板上における膜インダ
クタンスの占有面積が広くなる。このため、値の大きい
インダクタンスＬ（Ｈ）が必要とされる集積回路では、
他の素子が小さくても膜インダクタンスの占有面積が広
くなるため、その小型化が困難となっている。特に、高
周波、マイクロ波帯域においては、インダクタンスを多
用するため、回路の面積が大きくなり、小型化が難しい
という問題点がある。
【０００５】本発明の目的は、上記問題点に鑑み、値の
大きいインダクタンスＬ（Ｈ）であっても占有面積の少
ない膜インダクタンス及びその製造方法を提供すること
にある。
大きいインダクタンスＬ（Ｈ）であっても占有面積の少
ない膜インダクタンス及びその製造方法を提供すること
にある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明の膜インダクタンスは、基板上に形成されたス
パイラル状の導体と、該スパイラル状の導体上及び／又
は前記基板上の前記導体の近傍の少なくとも一部に形成
された磁性体膜とを備えたことを特徴とするものであ
る。
の本発明の膜インダクタンスは、基板上に形成されたス
パイラル状の導体と、該スパイラル状の導体上及び／又
は前記基板上の前記導体の近傍の少なくとも一部に形成
された磁性体膜とを備えたことを特徴とするものであ
る。
【０００７】また、本発明の膜インダクタンスの製造方
法は、基板上にスパイラル状に導体を形成し、該導体上
及び／又は前記基板上の該導体の近傍の少なくとも一部
に磁性体膜を形成することを特徴とするものである。
法は、基板上にスパイラル状に導体を形成し、該導体上
及び／又は前記基板上の該導体の近傍の少なくとも一部
に磁性体膜を形成することを特徴とするものである。
【０００８】
【作用】本発明の膜インダクタンスでは、インダクタン
スＬ（Ｈ）の大きさは、基板上に形成されたスパイラル
状の導体の巻数だけではなく、このスパイラル状の導体
上及び／又は基板上の導体近傍の少なくとも一部に形成
された磁性体膜の面積によっても変化するため、スパイ
ラル状の導体の巻数が一定であっても、磁性体膜の面積
を調整することによりインダクタンスＬ（Ｈ）の大きさ
を増加させる方向に調整できる。従って、基板上にスパ
イラル状に導体を形成し、その後、この導体及び／又は
導体近傍の基板上に、目的とするインダクタンスＬ
（Ｈ）に合うように面積が調整された磁性体膜を形成す
ると、膜インダクタンス全体を貫く磁束が調整されるた
め、目的とする値の大きなインダクタンスＬ（Ｈ）が得
られる。
スＬ（Ｈ）の大きさは、基板上に形成されたスパイラル
状の導体の巻数だけではなく、このスパイラル状の導体
上及び／又は基板上の導体近傍の少なくとも一部に形成
された磁性体膜の面積によっても変化するため、スパイ
ラル状の導体の巻数が一定であっても、磁性体膜の面積
を調整することによりインダクタンスＬ（Ｈ）の大きさ
を増加させる方向に調整できる。従って、基板上にスパ
イラル状に導体を形成し、その後、この導体及び／又は
導体近傍の基板上に、目的とするインダクタンスＬ
（Ｈ）に合うように面積が調整された磁性体膜を形成す
ると、膜インダクタンス全体を貫く磁束が調整されるた
め、目的とする値の大きなインダクタンスＬ（Ｈ）が得
られる。
【０００９】すなわち、値の大きなインダクタンスＬ
（Ｈ）を得るに際し、従来のように導体の巻数だけを多
くする必要はなく、少ない巻数であっても磁性体膜の面
積を広くして膜インダクタンス全体を貫く磁束を増加さ
せることができるため、従来に比べ基板内における膜イ
ンダクタンスの占有面積を小さくすることができる。
（Ｈ）を得るに際し、従来のように導体の巻数だけを多
くする必要はなく、少ない巻数であっても磁性体膜の面
積を広くして膜インダクタンス全体を貫く磁束を増加さ
せることができるため、従来に比べ基板内における膜イ
ンダクタンスの占有面積を小さくすることができる。
【００１０】
【実施例】以下、本発明の実施例を示す添付図面を参照
しながら、本発明の実施例を説明する。図１及び図２
は、本発明の一実施例に係る膜インダクタンスが形成さ
れた基板の一部を示す斜視図である。
しながら、本発明の実施例を説明する。図１及び図２
は、本発明の一実施例に係る膜インダクタンスが形成さ
れた基板の一部を示す斜視図である。
【００１１】アルミナ等のセラミックスを材料として形
成された基板１６には、厚膜導体ペーストが所定幅で所
定間隔に印刷されてスパイラル状の導体１８が形成され
ている。本実施例では、厚膜導体ペーストとしてはＡｕ
ペーストが使用されている。この導体１８上若しくは導
体１８近傍の基板上の少なくとも一部に磁性体ペースト
２０が印刷され、上述の導体１８とともに膜インダクタ
ンス２２を形成している。磁性体ペースト２０の成分
は、ガラス系ペーストやエポキシ等の樹脂系ペーストに
磁性体フィラーを混ぜたものである。このような樹脂系
ペーストが望ましい。
成された基板１６には、厚膜導体ペーストが所定幅で所
定間隔に印刷されてスパイラル状の導体１８が形成され
ている。本実施例では、厚膜導体ペーストとしてはＡｕ
ペーストが使用されている。この導体１８上若しくは導
体１８近傍の基板上の少なくとも一部に磁性体ペースト
２０が印刷され、上述の導体１８とともに膜インダクタ
ンス２２を形成している。磁性体ペースト２０の成分
は、ガラス系ペーストやエポキシ等の樹脂系ペーストに
磁性体フィラーを混ぜたものである。このような樹脂系
ペーストが望ましい。
【００１２】磁性体ペースト２０の印刷パターンや印刷
面積は、所望とするインダクタンスＬ（Ｈ）の大きさに
よって調整される。例えば、図１では導体１８とその近
傍の基板のほぼ全域を覆うように磁性体ペースト２０が
印刷され、図２ではスパイラルのほぼ中心の基板上にだ
け磁性体ペースト２０が印刷されている。次に、図３を
参照して厚膜技術を用いた膜インダクタンス２２の製造
方法について説明する。
面積は、所望とするインダクタンスＬ（Ｈ）の大きさに
よって調整される。例えば、図１では導体１８とその近
傍の基板のほぼ全域を覆うように磁性体ペースト２０が
印刷され、図２ではスパイラルのほぼ中心の基板上にだ
け磁性体ペースト２０が印刷されている。次に、図３を
参照して厚膜技術を用いた膜インダクタンス２２の製造
方法について説明する。
【００１３】まず、Ａｌ2 Ｏ3 ，ＡｌＮ，ＳｉＣ，サフ
ァイア等のセラミックス基板１６に、例えばＡｕの厚膜
導体ペーストが約１００μｍ幅で所定間隔を隔てて印刷
され、これによりスパイラル状の導体１８が形成され
る。一方、樹脂系ペースト２４に磁性体粉末２６が投入
・混合され、樹脂系の磁性体ペースト２８が作られる。
次に所望とするインダクタンスＬ（Ｈ）の大きさになる
ように磁性体ペースト２８を用いて、スパイラル状導体
１８上及びその近傍の基板１６上に、印刷、スタンプ、
ディスペンス等により磁性体膜２０を形成する。その
後、導体１８と磁性体膜２０とが形成された基板１６を
例えば１５０℃で６０分間加熱して硬化させる。これに
より、基板１６に膜インダクタンス２２が形成される。
ァイア等のセラミックス基板１６に、例えばＡｕの厚膜
導体ペーストが約１００μｍ幅で所定間隔を隔てて印刷
され、これによりスパイラル状の導体１８が形成され
る。一方、樹脂系ペースト２４に磁性体粉末２６が投入
・混合され、樹脂系の磁性体ペースト２８が作られる。
次に所望とするインダクタンスＬ（Ｈ）の大きさになる
ように磁性体ペースト２８を用いて、スパイラル状導体
１８上及びその近傍の基板１６上に、印刷、スタンプ、
ディスペンス等により磁性体膜２０を形成する。その
後、導体１８と磁性体膜２０とが形成された基板１６を
例えば１５０℃で６０分間加熱して硬化させる。これに
より、基板１６に膜インダクタンス２２が形成される。
【００１４】また、本発明の膜インダクタンスは薄膜技
術を用いて形成することもできる。図４は薄膜技術を用
いた膜インダクタンスの製造方法を示した図、図５は、
薄膜技術を用いた膜インダクタンスの製造において選択
される各種基板を表わした図である。これらの図を参照
して薄膜技術を用いた膜インダクタンスの製造方法につ
いて説明する。
術を用いて形成することもできる。図４は薄膜技術を用
いた膜インダクタンスの製造方法を示した図、図５は、
薄膜技術を用いた膜インダクタンスの製造において選択
される各種基板を表わした図である。これらの図を参照
して薄膜技術を用いた膜インダクタンスの製造方法につ
いて説明する。
【００１５】先ずＡｌ2 Ｏ3 ，ＡｌＮ，ＳｉＣ等のセラ
ミック、もしくはＳｉ，ＧａＡｓ等の半導体からなる基
板３０が用意される。この基板３０は、図５（Ａ）に示
すように例えばＳｉ基板２２ａのままでもよく、図５
（Ｂ）に示すようにＳｉ基板２３ａの上にＳｉＯ2 膜を
形成した基板でもよく、図５（Ｃ）に示すようにＳｉ基
板２４ａ上にＳｉＯ2 膜２４ｂを形成し、さらにその上
にポリイミド等の樹脂膜２４ｃを形成した基板であって
もよく、さらに、図５（Ｄ）に示すようにＧａＡｓ基板
２５ａ上にポリイミド等の樹脂膜を形成した基板であっ
てもよい。次にこの基板３０上に、蒸着、スパッタリン
グ、メッキ等によりスパイラル状の導体３２が形成さ
れ、次にやはり蒸着、スパッタリング、メッキ等により
スパイラル導体３２上及び／又はその近傍の基板１６上
に磁性体膜が形成される。このように薄膜技術を用いて
膜インダクタンスを形成することもできる。
ミック、もしくはＳｉ，ＧａＡｓ等の半導体からなる基
板３０が用意される。この基板３０は、図５（Ａ）に示
すように例えばＳｉ基板２２ａのままでもよく、図５
（Ｂ）に示すようにＳｉ基板２３ａの上にＳｉＯ2 膜を
形成した基板でもよく、図５（Ｃ）に示すようにＳｉ基
板２４ａ上にＳｉＯ2 膜２４ｂを形成し、さらにその上
にポリイミド等の樹脂膜２４ｃを形成した基板であって
もよく、さらに、図５（Ｄ）に示すようにＧａＡｓ基板
２５ａ上にポリイミド等の樹脂膜を形成した基板であっ
てもよい。次にこの基板３０上に、蒸着、スパッタリン
グ、メッキ等によりスパイラル状の導体３２が形成さ
れ、次にやはり蒸着、スパッタリング、メッキ等により
スパイラル導体３２上及び／又はその近傍の基板１６上
に磁性体膜が形成される。このように薄膜技術を用いて
膜インダクタンスを形成することもできる。
【００１６】ここで、薄膜技術を用いたパターン形成の
際は、一般にフォトリソグラフィー技術が用いられる
が、このフォトリソグラフィー技術を厚膜技術に適用し
て膜インダクタンスを形成してもよい。またこれとは逆
に薄膜技術を用いてスパイラル導体３２を形成した後、
厚膜技術である印刷、スタンプ、ディスペンス等の技術
を用いて磁性体膜を形成してもよい。
際は、一般にフォトリソグラフィー技術が用いられる
が、このフォトリソグラフィー技術を厚膜技術に適用し
て膜インダクタンスを形成してもよい。またこれとは逆
に薄膜技術を用いてスパイラル導体３２を形成した後、
厚膜技術である印刷、スタンプ、ディスペンス等の技術
を用いて磁性体膜を形成してもよい。
【００１７】このように、本発明の膜インダクタンス
は、厚膜技術、薄膜技術のいずれを用いても製造するこ
とができ、またこれら膜厚技術と薄膜技術とを併用して
製造することもできる。このように本実施例の膜インダ
クタンスは、インダクタンスＬ（Ｈ）の大きさをスパイ
ラル状の導体１８の巻数ｎだけでなく、磁性体ペースト
２０の印刷面積によっても調整したものであるため、巻
数ｎを少なくして磁性体ペースト２０の印刷面積を広く
すると、膜インダクタンス２２の占有面積が小さくても
値の大きなインダクタンスＬ（Ｈ）を得ることができ
る。このため、回路全体を小さくすることができる。
は、厚膜技術、薄膜技術のいずれを用いても製造するこ
とができ、またこれら膜厚技術と薄膜技術とを併用して
製造することもできる。このように本実施例の膜インダ
クタンスは、インダクタンスＬ（Ｈ）の大きさをスパイ
ラル状の導体１８の巻数ｎだけでなく、磁性体ペースト
２０の印刷面積によっても調整したものであるため、巻
数ｎを少なくして磁性体ペースト２０の印刷面積を広く
すると、膜インダクタンス２２の占有面積が小さくても
値の大きなインダクタンスＬ（Ｈ）を得ることができ
る。このため、回路全体を小さくすることができる。
【００１８】また、導体１８の巻数ｎが一定であって
も、磁性体ペーストの印刷面積を調整することによりと
インダクタンスＬ（Ｈ）の大きさを調整できるため、設
計の自由度が向上する。
も、磁性体ペーストの印刷面積を調整することによりと
インダクタンスＬ（Ｈ）の大きさを調整できるため、設
計の自由度が向上する。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
インダクタンスＬ（Ｈ）の大きさをスパイラル状の導体
の巻数ｎだけでなく、磁性体ペーストの印刷面積によっ
ても調整することができるため、巻数ｎを少なくして磁
性体ペーストの印刷面積を広くすると、膜インダクタン
スの占有面積が小さくても値の大きなインダクタンスＬ
（Ｈ）を得ることができ、回路全体を小さくすることが
できる。
インダクタンスＬ（Ｈ）の大きさをスパイラル状の導体
の巻数ｎだけでなく、磁性体ペーストの印刷面積によっ
ても調整することができるため、巻数ｎを少なくして磁
性体ペーストの印刷面積を広くすると、膜インダクタン
スの占有面積が小さくても値の大きなインダクタンスＬ
（Ｈ）を得ることができ、回路全体を小さくすることが
できる。
【図１】膜インダクタンスが形成された基板の一部を示
す斜視図であり、広い面積に磁性体ペーストが印刷され
た場合の図である。
す斜視図であり、広い面積に磁性体ペーストが印刷され
た場合の図である。
【図２】膜インダクタンスが形成された基板の一部を示
す斜視図であり、スパイラルの中心部にだけ磁性体ペー
ストが印刷された場合の図である。
す斜視図であり、スパイラルの中心部にだけ磁性体ペー
ストが印刷された場合の図である。
【図３】厚膜技術を用いた膜インダクタンスの製造方法
を示す説明図である。
を示す説明図である。
【図４】薄膜技術を用いた膜インダクタンスの製造方法
を示す説明図である。
を示す説明図である。
【図５】基板の各種態様を表わした図である。
【図６】従来の膜インダクタンスを示す斜視図である。
【図７】従来の膜インダクタンスを示す斜視図である。
１６，３０ 基板 １８，３２ 導体 ２０，３４ 磁性体膜 ２２ 膜インダクタンス
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/16 Ｂ 8727−4Ｅ (72)発明者 中林 明 埼玉県大宮市北袋町１丁目297番地 三菱 マテリアル株式会社中央研究所内
Claims (2)
- 【請求項１】 基板上に形成されたスパイラル状の導体
と、 該スパイラル状の導体上及び／又は前記基板上の前記導
体の近傍の少なくとも一部に形成された磁性体膜とを備
えたことを特徴とする膜インダクタンス。 - 【請求項２】 基板上にスパイラル状に導体を形成し、 該導体上及び／又は前記基板上の該導体の近傍の少なく
とも一部に磁性体膜を形成することを特徴とする膜イン
ダクタンスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32219891A JPH05160344A (ja) | 1991-12-06 | 1991-12-06 | 膜インダクタンス及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32219891A JPH05160344A (ja) | 1991-12-06 | 1991-12-06 | 膜インダクタンス及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05160344A true JPH05160344A (ja) | 1993-06-25 |
Family
ID=18141048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32219891A Withdrawn JPH05160344A (ja) | 1991-12-06 | 1991-12-06 | 膜インダクタンス及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05160344A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002001641A1 (fr) * | 2000-06-27 | 2002-01-03 | Matsushita Electric Industrial Co., Ltd. | Dispositif semi-conducteur |
| JP2014032978A (ja) * | 2012-07-31 | 2014-02-20 | Ibiden Co Ltd | インダクタ部品、インダクタ部品の製造方法及び配線板 |
| WO2019009269A1 (ja) * | 2017-07-06 | 2019-01-10 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板 |
| US10937589B2 (en) | 2017-03-29 | 2021-03-02 | Tdk Corporation | Coil component and method of manufacturing the same |
| WO2022224473A1 (ja) * | 2021-04-21 | 2022-10-27 | 昭和電工マテリアルズ株式会社 | 配線基板 |
| WO2022224474A1 (ja) * | 2021-04-21 | 2022-10-27 | 昭和電工マテリアルズ株式会社 | 配線基板の製造方法及び積層体 |
-
1991
- 1991-12-06 JP JP32219891A patent/JPH05160344A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002001641A1 (fr) * | 2000-06-27 | 2002-01-03 | Matsushita Electric Industrial Co., Ltd. | Dispositif semi-conducteur |
| US6674131B2 (en) | 2000-06-27 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor power device for high-temperature applications |
| JP2014032978A (ja) * | 2012-07-31 | 2014-02-20 | Ibiden Co Ltd | インダクタ部品、インダクタ部品の製造方法及び配線板 |
| US10937589B2 (en) | 2017-03-29 | 2021-03-02 | Tdk Corporation | Coil component and method of manufacturing the same |
| WO2019009269A1 (ja) * | 2017-07-06 | 2019-01-10 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板 |
| JPWO2019009269A1 (ja) * | 2017-07-06 | 2020-05-28 | 住友電工プリントサーキット株式会社 | フレキシブルプリント配線板 |
| WO2022224473A1 (ja) * | 2021-04-21 | 2022-10-27 | 昭和電工マテリアルズ株式会社 | 配線基板 |
| WO2022224474A1 (ja) * | 2021-04-21 | 2022-10-27 | 昭和電工マテリアルズ株式会社 | 配線基板の製造方法及び積層体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329715B1 (en) | Passive electronic parts, IC parts, and wafer | |
| KR100321098B1 (ko) | 전자부품 및 그 제조방법 | |
| US6136458A (en) | Ferrite magnetic film structure having magnetic anisotropy | |
| KR100690106B1 (ko) | 코일기판과 그 제조방법 | |
| JP2006190948A (ja) | 平面型磁性インダクタ及びその製造方法 | |
| JPH05160344A (ja) | 膜インダクタンス及びその製造方法 | |
| JPH03116948A (ja) | 超高周波ｉｃ用窒化アルミニウムパッケージ | |
| US6069397A (en) | Integrable using amorphous magnetic material circuit inductor | |
| TW490690B (en) | Variable inductor | |
| JP3109839B2 (ja) | 高周波用薄膜トランス | |
| US6498556B2 (en) | Three-terminal variable inductor | |
| US6075432A (en) | Method for generating enhanced etched inductor elements | |
| JP5148855B2 (ja) | 平板回路基板およびそれを用いたガンダイオード発振器 | |
| KR20000047400A (ko) | 고주파형 공진자 및 그 제조방법 | |
| JPH01173702A (ja) | インダクタンス素子 | |
| JPH05251629A (ja) | 混成半導体集積回路 | |
| JP2738624B2 (ja) | セラミック配線基板 | |
| JP2003303720A (ja) | フェライトコア及びこれを用いたチップインダクタ | |
| JPH1116730A (ja) | 積層型インダクタンス素子 | |
| JPH0567526A (ja) | 薄膜インダクタ | |
| JP2003168864A (ja) | 多層配線基板 | |
| JP2001250725A (ja) | 可変インダクタンス素子およびその製造方法 | |
| JP2000286111A (ja) | 薄膜ｒｃ素子 | |
| JPS61111516A (ja) | 厚膜ハイブリツド電子部品 | |
| JPH11243272A (ja) | 電極パターン及びその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |