JPH05251629A - 混成半導体集積回路 - Google Patents
混成半導体集積回路Info
- Publication number
- JPH05251629A JPH05251629A JP4048234A JP4823492A JPH05251629A JP H05251629 A JPH05251629 A JP H05251629A JP 4048234 A JP4048234 A JP 4048234A JP 4823492 A JP4823492 A JP 4823492A JP H05251629 A JPH05251629 A JP H05251629A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor chip
- semiconductor
- hybrid
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】高周波集積回路において、半導体集積回路チッ
プ１１を出来るかぎり小さくするために、能動素子１
２，抵抗素子１３，容量素子１４のみを半導体基板１５
上に形成し、整合回路に不可欠なスパイラルインダクタ
ンス素子１６を形成した高抵抗誘電体基板上に搭載す
る。 【効果】小型で高性能な、混成型高周波集積回路を実現
できる。
プ１１を出来るかぎり小さくするために、能動素子１
２，抵抗素子１３，容量素子１４のみを半導体基板１５
上に形成し、整合回路に不可欠なスパイラルインダクタ
ンス素子１６を形成した高抵抗誘電体基板上に搭載す
る。 【効果】小型で高性能な、混成型高周波集積回路を実現
できる。
Description
【０００１】
【産業上の利用分野】本発明は、無線システムにおける
高周波回路に適用可能な、小型，高性能，低消費電力、
且つ低価格の混成集積回路に関する。
高周波回路に適用可能な、小型，高性能，低消費電力、
且つ低価格の混成集積回路に関する。
【０００２】
【従来の技術】従来の高周波回路では、例えば、特開平
2−34014号公報のように、Ｓｉ単結晶半導体基板上にＳ
ｉトランジスタ，抵抗素子，容量素子，インダクタンス
素子を形成することによって高周波回路を構成したＭＭ
ＩＣ（Microwave MonolithicIntegrated Circuit）が提
案されてきた。
2−34014号公報のように、Ｓｉ単結晶半導体基板上にＳ
ｉトランジスタ，抵抗素子，容量素子，インダクタンス
素子を形成することによって高周波回路を構成したＭＭ
ＩＣ（Microwave MonolithicIntegrated Circuit）が提
案されてきた。
【０００３】
【発明が解決しようとする課題】例えば、自動車電話に
代表される移動体通信の高周波回路では、低消費電力，
高性能は言うまでもなく、小型で低価格が強く要求され
る。しかし、個別部品で回路を構成するために電気的特
性は達成することが可能であるが、回路全体の大きさを
小さくすることができない。また、先に述べた、従来技
術では、集積回路プロセス技術を利用できるので、微細
化が可能であるが、Ｑ値の高いインダクタンス素子を作
ることが困難である。従来、集積回路プロセスで形成す
るインダクタンス素子は、分布定数構造や、集中定数構
造を用いてきた。微細構造で、且つ、高Ｑのインダクタ
を得るためには、厚膜メッキのような低抵抗配線技術と
エアブリッジ技術により低誘電率を確保するための技術
を必要としてきたが、これらはいずれも、量産性，コス
ト面，信頼性の面で不利であり、新しい技術開発が望ま
れていた。
代表される移動体通信の高周波回路では、低消費電力，
高性能は言うまでもなく、小型で低価格が強く要求され
る。しかし、個別部品で回路を構成するために電気的特
性は達成することが可能であるが、回路全体の大きさを
小さくすることができない。また、先に述べた、従来技
術では、集積回路プロセス技術を利用できるので、微細
化が可能であるが、Ｑ値の高いインダクタンス素子を作
ることが困難である。従来、集積回路プロセスで形成す
るインダクタンス素子は、分布定数構造や、集中定数構
造を用いてきた。微細構造で、且つ、高Ｑのインダクタ
を得るためには、厚膜メッキのような低抵抗配線技術と
エアブリッジ技術により低誘電率を確保するための技術
を必要としてきたが、これらはいずれも、量産性，コス
ト面，信頼性の面で不利であり、新しい技術開発が望ま
れていた。
【０００４】本発明の目的は、特に、高Ｑのスパイラル
コイルを有し、高性能，低消費電力は言うまでもなく、
量産性，コスト面，信頼性の面で優れた高周波混成集積
回路を提供する。
コイルを有し、高性能，低消費電力は言うまでもなく、
量産性，コスト面，信頼性の面で優れた高周波混成集積
回路を提供する。
【０００５】
【課題を解決するための手段】上記目的は、印刷技術を
用いて低抵抗金属の平面型スパイラルコイルと配線パタ
ーンとを形成した高抵抗誘電体基板上に、電界効果型ト
ランジスタ（以下FET)，バイポーラトランジスタ（以下
ＢＪＴ），ダイオード等の能動素子と容量素子，抵抗素
子とを半導体集積回路プロセスを用いて形成した半導体
チップを搭載し、これらを電気的に接続することで実現
できる。
用いて低抵抗金属の平面型スパイラルコイルと配線パタ
ーンとを形成した高抵抗誘電体基板上に、電界効果型ト
ランジスタ（以下FET)，バイポーラトランジスタ（以下
ＢＪＴ），ダイオード等の能動素子と容量素子，抵抗素
子とを半導体集積回路プロセスを用いて形成した半導体
チップを搭載し、これらを電気的に接続することで実現
できる。
【０００６】また、半絶縁性ＧａＡｓ基板上に、能動素
子としてＧａＡｓ ＭＥＳＦＥＴ，金属層／誘電体層／
金属層（ＭＩＭ）構造の容量素子，イオン注入により形
成した抵抗素子を形成し、これらを互いに配線した半導
体チップを用いることにより、高性能化を実現できる。
子としてＧａＡｓ ＭＥＳＦＥＴ，金属層／誘電体層／
金属層（ＭＩＭ）構造の容量素子，イオン注入により形
成した抵抗素子を形成し、これらを互いに配線した半導
体チップを用いることにより、高性能化を実現できる。
【０００７】また、半絶縁性ＧａＡｓ基板上にエピタキ
シャル成長したIII−Ｖ 族ヘテロ接合半導体を用いて、
能動素子としてヘテロ接合ＦＥＴ，ヘテロ接合ＢＪＴを
形成し、配線金属層／誘電体層／配線金属層（ＭＩＭ）
構造の容量素子，高抵抗金属層を用いた抵抗素子を形成
し、これらを互いに配線した半導体チップを用いること
により、更に、高性能化を図ることができる。
シャル成長したIII−Ｖ 族ヘテロ接合半導体を用いて、
能動素子としてヘテロ接合ＦＥＴ，ヘテロ接合ＢＪＴを
形成し、配線金属層／誘電体層／配線金属層（ＭＩＭ）
構造の容量素子，高抵抗金属層を用いた抵抗素子を形成
し、これらを互いに配線した半導体チップを用いること
により、更に、高性能化を図ることができる。
【０００８】搭載した半導体チップの回路と高抵抗誘電
体基板上の回路との接続は、金属ワイヤによるワイヤボ
ンディング法、またはフェースダウンボンディング法を
用いて小型で、且つ、量産に適した構造を達成できる。
体基板上の回路との接続は、金属ワイヤによるワイヤボ
ンディング法、またはフェースダウンボンディング法を
用いて小型で、且つ、量産に適した構造を達成できる。
【０００９】また、複数の半導体チップとフィルタ素子
とを、スパイラルコイルと配線パターンとを形成した１
枚の高抵抗誘電体基板上に搭載し、電気的に接続するこ
とにより、複数の機能を有する混成集積回路を実現する
ことが可能である。
とを、スパイラルコイルと配線パターンとを形成した１
枚の高抵抗誘電体基板上に搭載し、電気的に接続するこ
とにより、複数の機能を有する混成集積回路を実現する
ことが可能である。
【００１０】移動体通信における高周波回路は、低雑音
増幅器，ミキサ等、複数の回路で構成され、システムと
して高性能を実現するためには高Ｑのインダクタを用い
た各回路間のインピーダンス整合が極めて重要である。
この高Ｑのインダクタは、印刷技術を用いて作製する低
抵抗金属の平面型スパイラルコイルにより実現できるの
で、上記技術を用いることにより、移動体通信システム
における高性能な高周波集積回路を達成できる。
増幅器，ミキサ等、複数の回路で構成され、システムと
して高性能を実現するためには高Ｑのインダクタを用い
た各回路間のインピーダンス整合が極めて重要である。
この高Ｑのインダクタは、印刷技術を用いて作製する低
抵抗金属の平面型スパイラルコイルにより実現できるの
で、上記技術を用いることにより、移動体通信システム
における高性能な高周波集積回路を達成できる。
【００１１】
【作用】従来技術では、導体幅，導体間距離を約１０μ
ｍ以下に微細化するに伴い高Ｑのスパイラルコイル作製
が困難になることが問題と成っていたが、これはスパイ
ラルコイルのサイズを大きくすることによって解決する
ことができる。しかし、半導体基板、特に高コストであ
る化合物半導体基板上を用いる場合には、本来サイズの
大きいスパイラルコイルの大型化は、チップ面積の増大
を伴い、製品のコストを高くするという問題を生じる。
これを解決するためには、スパイラルコイルを半導体基
板上ではなく、例えば、ガラスエポキシ基板，テフロ
ン，アルミナコンポジット基板，アルミナセラミック基
板，単結晶サファイア基板等の、高抵抗誘電体基板上
に、例えば、Ｃｕ，Ａｇ，Ａｌ等の導体層により形成す
ることで達成できる。この方法に依れば、コイルの導体
間距離を、例えば、約４０μｍと大きくすることができ
るので、導体間の誘電体層誘電率を大きくしてもコイル
のＱに対する影響は小さく、エアブリッジ等の技術を使
う必要がなくなり、レジンモールド等、信頼性の高いパ
ッケージを適用できるという利点もある。
ｍ以下に微細化するに伴い高Ｑのスパイラルコイル作製
が困難になることが問題と成っていたが、これはスパイ
ラルコイルのサイズを大きくすることによって解決する
ことができる。しかし、半導体基板、特に高コストであ
る化合物半導体基板上を用いる場合には、本来サイズの
大きいスパイラルコイルの大型化は、チップ面積の増大
を伴い、製品のコストを高くするという問題を生じる。
これを解決するためには、スパイラルコイルを半導体基
板上ではなく、例えば、ガラスエポキシ基板，テフロ
ン，アルミナコンポジット基板，アルミナセラミック基
板，単結晶サファイア基板等の、高抵抗誘電体基板上
に、例えば、Ｃｕ，Ａｇ，Ａｌ等の導体層により形成す
ることで達成できる。この方法に依れば、コイルの導体
間距離を、例えば、約４０μｍと大きくすることができ
るので、導体間の誘電体層誘電率を大きくしてもコイル
のＱに対する影響は小さく、エアブリッジ等の技術を使
う必要がなくなり、レジンモールド等、信頼性の高いパ
ッケージを適用できるという利点もある。
【００１２】一方、半導体基板上には、ＦＥＴ，ＢＪＴ
等の能動素子，抵抗素子，容量素子を形成し、これらを
機能に応じて配線する。抵抗素子，容量素子は通常の半
導体集積回路プロセスで容易に作製でき、また、素子の
サイズも小さくできるので、チップサイズへの影響は無
視できる。特に、ＭＩＭ容量素子の場合、単位面積当り
の容量を大きくするために、誘電体層の厚みを約０.１
μｍ 程度にできるだけ薄くすることが要求される。半
導体基板の場合、表面の凹凸は原子層レベルであり、Ｍ
ＩＭ容量素子の作製になんら影響無いことは、これまで
の多くの例から明らかである。しかし、高抵抗誘電体基
板の表面には、通常数μｍ以上の凹凸を有することが知
られており、ＭＩＭ容量素子を作製することは極めて困
難であり、ＭＩＭ容量素子は半導体基板上に作製するほ
うが望ましい。
等の能動素子，抵抗素子，容量素子を形成し、これらを
機能に応じて配線する。抵抗素子，容量素子は通常の半
導体集積回路プロセスで容易に作製でき、また、素子の
サイズも小さくできるので、チップサイズへの影響は無
視できる。特に、ＭＩＭ容量素子の場合、単位面積当り
の容量を大きくするために、誘電体層の厚みを約０.１
μｍ 程度にできるだけ薄くすることが要求される。半
導体基板の場合、表面の凹凸は原子層レベルであり、Ｍ
ＩＭ容量素子の作製になんら影響無いことは、これまで
の多くの例から明らかである。しかし、高抵抗誘電体基
板の表面には、通常数μｍ以上の凹凸を有することが知
られており、ＭＩＭ容量素子を作製することは極めて困
難であり、ＭＩＭ容量素子は半導体基板上に作製するほ
うが望ましい。
【００１３】半導体チップを高誘電体基板上に搭載し、
これらを電気的の接続する方法としては、例えばＡｌ，
Ａｕ，Ｃｕ等の細線によるワイヤボンディング法や、フ
ェースダウンボンディング法等、従来から知られている
方法を用いることにより、実現できる。
これらを電気的の接続する方法としては、例えばＡｌ，
Ａｕ，Ｃｕ等の細線によるワイヤボンディング法や、フ
ェースダウンボンディング法等、従来から知られている
方法を用いることにより、実現できる。
【００１４】以上の技術を用いることにより、量産性，
コスト，信頼性の面で優れた高周波用ＩＣを実現するこ
とができる。
コスト，信頼性の面で優れた高周波用ＩＣを実現するこ
とができる。
【００１５】
【実施例】＜実施例１＞図１に本発明の一実施例を示
す。先ず、半絶縁性ＧａＡｓ基板上にイオン注入、等の
半導体集積回路のプロセス技術を用いてＭＥＳＦＥＴ素
子１２，抵抗素子１３及び金属膜／絶縁膜／金属膜で形
成された容量素子１４からなる集積回路チップ１１を作
成する。また一方で、印刷技術を用いて金属配線、及び
スパイラルコイル素子１６を形成したアルミナを主成分
とするセラミック基板１５を形成する。次に、集積回路
チップ１１をセラミック基板１５上に銀ペースト等を用
いて固定する。引き続き、金ワイヤ１７を用いて半導体
チップ１１の電極端子と、セラミック基板上１５の電極
端子を接続する。集積回路チップ１１とセラミック基板
１５とを結合したことによって、一つの機能を有する回
路を構成している。次に、これをパッケージ１７に搭載
し、それぞれのボンディングパッド１８を金ワイヤ１９
により接続する。最後に、これらを樹脂によって保護す
る。このようにして、作製した高周波集積回路は、高性
能で、且つ、小型，低コスト化することが出来る。
す。先ず、半絶縁性ＧａＡｓ基板上にイオン注入、等の
半導体集積回路のプロセス技術を用いてＭＥＳＦＥＴ素
子１２，抵抗素子１３及び金属膜／絶縁膜／金属膜で形
成された容量素子１４からなる集積回路チップ１１を作
成する。また一方で、印刷技術を用いて金属配線、及び
スパイラルコイル素子１６を形成したアルミナを主成分
とするセラミック基板１５を形成する。次に、集積回路
チップ１１をセラミック基板１５上に銀ペースト等を用
いて固定する。引き続き、金ワイヤ１７を用いて半導体
チップ１１の電極端子と、セラミック基板上１５の電極
端子を接続する。集積回路チップ１１とセラミック基板
１５とを結合したことによって、一つの機能を有する回
路を構成している。次に、これをパッケージ１７に搭載
し、それぞれのボンディングパッド１８を金ワイヤ１９
により接続する。最後に、これらを樹脂によって保護す
る。このようにして、作製した高周波集積回路は、高性
能で、且つ、小型，低コスト化することが出来る。
【００１６】＜実施例２＞図２に本発明の他の実施例を
示す。先ず、半絶縁性ＧａＡｓ基板上にエピタキシャル
成長したヘテロ接合結晶を用いて形成したＨＥＭＴ素
子，抵抗素子、及び金属膜／絶縁膜／金属膜で形成され
た容量素子からなる集積回路チップ２１を作成する。ま
た一方で、メッキ技術を用いて金属配線、及びスパイラ
ルコイル素子２２を形成したアルミナを主成分とするセ
ラミック基板２３を形成する。次に、集積回路チップ２
１をセラミック基板２３上にフリップチップボンディン
グ２４を用いて半導体チップ２１の電極端子と、セラミ
ック基板上２３の電極端子を接続して固定する。集積回
路チップ２１とセラミック基板２３とを結合したことに
よって、一つの機能を有する回路を構成している。次
に、これをパッケージ２５に搭載し、それぞれのボンデ
ィングパッド２６を金ワイヤ２７により接続する。最後
に、これらを樹脂によって保護する。このようにして、
作製した高周波集積回路は、高性能で、且つ、小型，低
コスト化することが出来る。
示す。先ず、半絶縁性ＧａＡｓ基板上にエピタキシャル
成長したヘテロ接合結晶を用いて形成したＨＥＭＴ素
子，抵抗素子、及び金属膜／絶縁膜／金属膜で形成され
た容量素子からなる集積回路チップ２１を作成する。ま
た一方で、メッキ技術を用いて金属配線、及びスパイラ
ルコイル素子２２を形成したアルミナを主成分とするセ
ラミック基板２３を形成する。次に、集積回路チップ２
１をセラミック基板２３上にフリップチップボンディン
グ２４を用いて半導体チップ２１の電極端子と、セラミ
ック基板上２３の電極端子を接続して固定する。集積回
路チップ２１とセラミック基板２３とを結合したことに
よって、一つの機能を有する回路を構成している。次
に、これをパッケージ２５に搭載し、それぞれのボンデ
ィングパッド２６を金ワイヤ２７により接続する。最後
に、これらを樹脂によって保護する。このようにして、
作製した高周波集積回路は、高性能で、且つ、小型，低
コスト化することが出来る。
【００１７】＜実施例３＞図３に本発明の他の実施例を
示す。先ず、半絶縁性ＧａＡｓ基板上にエピタキシャル
成長したヘテロ接合結晶を用いて形成したＨＥＭＴ素子
３２，抵抗素子３３、及び金属膜／絶縁膜／金属膜で形
成された容量素子３４からなる集積回路チップ３１を作
成する。また一方で、印刷技術を用いて金属配線、及び
スパイラルコイル素子３５を形成したアルミナを主成分
とするセラミック基板３６を形成し、更に、セラミック
基板３６上に、集積回路チップ３１を埋め込むことが出
来る大きさの孔３７を形成する。次に、集積回路チップ
３１をセラミック基板３６上に形成された孔３７に埋め
込み、銀ペースト等を用いて固定する。引き続き、金ワ
イヤ３８を用いて半導体チップ３１の電極端子と、セラ
ミック基板上３６の電極端子を接続する。集積回路チッ
プ３１とセラミック基板１５とを結合したことによっ
て、一つの機能を有する回路を構成している。次に、こ
れをパッケージ３９に搭載し、それぞれのボンディング
パッド４０を金ワイヤ３８により接続する。最後に、こ
れらを樹脂によって保護する。このようにして、作製し
た高周波集積回路は、高性能で、且つ、小型，低コスト
化することが出来る。
示す。先ず、半絶縁性ＧａＡｓ基板上にエピタキシャル
成長したヘテロ接合結晶を用いて形成したＨＥＭＴ素子
３２，抵抗素子３３、及び金属膜／絶縁膜／金属膜で形
成された容量素子３４からなる集積回路チップ３１を作
成する。また一方で、印刷技術を用いて金属配線、及び
スパイラルコイル素子３５を形成したアルミナを主成分
とするセラミック基板３６を形成し、更に、セラミック
基板３６上に、集積回路チップ３１を埋め込むことが出
来る大きさの孔３７を形成する。次に、集積回路チップ
３１をセラミック基板３６上に形成された孔３７に埋め
込み、銀ペースト等を用いて固定する。引き続き、金ワ
イヤ３８を用いて半導体チップ３１の電極端子と、セラ
ミック基板上３６の電極端子を接続する。集積回路チッ
プ３１とセラミック基板１５とを結合したことによっ
て、一つの機能を有する回路を構成している。次に、こ
れをパッケージ３９に搭載し、それぞれのボンディング
パッド４０を金ワイヤ３８により接続する。最後に、こ
れらを樹脂によって保護する。このようにして、作製し
た高周波集積回路は、高性能で、且つ、小型，低コスト
化することが出来る。
【００１８】＜実施例４＞図４に本発明の他の実施例を
示す。先ず、半絶縁性ＧａＡｓ基板上にエピタキシャル
成長したヘテロ接合結晶を用いて形成したＨＥＭＴ素
子，抵抗素子、及び金属膜／絶縁膜／金属膜で形成され
た容量素子からなる集積回路チップ，低雑音増幅器（Ｌ
ＮＡ）４１，ミキサ回路（ＭＩＸ）４２、また基準発振
器，分周器，電圧制御発振器からなる周波数シンセサイ
ザ（ＬＯ）４３を作製する。また一方で、印刷技術を用
いて金属配線、及びスパイラルコイル素子４４を形成し
たアルミナを主成分とするセラミック基板４５を形成す
る。次に、集積回路チップ４１，４２，４３をセラミッ
ク基板４５上に銀ペースト等を用いて固定する。また、
セラミック基板４５上には、ＳＡＷフィルタや強誘電体
フィルタ等の受動フィルタ素子４６を搭載し、引き続
き、金ワイヤを用いて半導体チップ４１，４２，４３の
電極端子と、セラミック基板４５上の電極端子を接続す
る。集積回路チップ４１，４２，４３、受動フィルタ素
子４６、および、セラミック基板４５とを結合したこと
によって、移動体通信端末における高周波受信部を構成
する。次に、これをパッケージ４７に搭載する。最後
に、これらを樹脂によって保護する。このようにして、
作製した高周波混成集積回路は、高性能で、且つ、小
型，低コスト化することが出来る。
示す。先ず、半絶縁性ＧａＡｓ基板上にエピタキシャル
成長したヘテロ接合結晶を用いて形成したＨＥＭＴ素
子，抵抗素子、及び金属膜／絶縁膜／金属膜で形成され
た容量素子からなる集積回路チップ，低雑音増幅器（Ｌ
ＮＡ）４１，ミキサ回路（ＭＩＸ）４２、また基準発振
器，分周器，電圧制御発振器からなる周波数シンセサイ
ザ（ＬＯ）４３を作製する。また一方で、印刷技術を用
いて金属配線、及びスパイラルコイル素子４４を形成し
たアルミナを主成分とするセラミック基板４５を形成す
る。次に、集積回路チップ４１，４２，４３をセラミッ
ク基板４５上に銀ペースト等を用いて固定する。また、
セラミック基板４５上には、ＳＡＷフィルタや強誘電体
フィルタ等の受動フィルタ素子４６を搭載し、引き続
き、金ワイヤを用いて半導体チップ４１，４２，４３の
電極端子と、セラミック基板４５上の電極端子を接続す
る。集積回路チップ４１，４２，４３、受動フィルタ素
子４６、および、セラミック基板４５とを結合したこと
によって、移動体通信端末における高周波受信部を構成
する。次に、これをパッケージ４７に搭載する。最後
に、これらを樹脂によって保護する。このようにして、
作製した高周波混成集積回路は、高性能で、且つ、小
型，低コスト化することが出来る。
【００１９】
【発明の効果】本発明によれば、樹脂等の誘電材料で被
覆されても、高Ｑのスパイラルコイルをセラミック基板
上に形成でき、且つ、高性能な半導体能動素子，抵抗素
子，容量素子からなる微細な集積回路チップとを一体化
できるので、高周波特性に優れた構成集積回路を提供す
ることが出来る。
覆されても、高Ｑのスパイラルコイルをセラミック基板
上に形成でき、且つ、高性能な半導体能動素子，抵抗素
子，容量素子からなる微細な集積回路チップとを一体化
できるので、高周波特性に優れた構成集積回路を提供す
ることが出来る。
【図１】本発明による混成集積回路の実施例１の斜視
図。
図。
【図２】本発明による混成集積回路の実施例２の斜視
図。
図。
【図３】本発明による混成集積回路の実施例３の斜視
図。
図。
【図４】本発明による混成集積回路の実施例４の斜視
図。
図。
１１…ＧａＡｓ集積回路チップ、１２…ＭＥＳＦＥＴ素
子、１３…抵抗素子、１４…容量素子、１５…セラミッ
ク基板、１６…スパイラルコイル素子、１７…パッケー
ジ、１８…ボンディングパッド、１９…金ワイヤ。
子、１３…抵抗素子、１４…容量素子、１５…セラミッ
ク基板、１６…スパイラルコイル素子、１７…パッケー
ジ、１８…ボンディングパッド、１９…金ワイヤ。
フロントページの続き (72)発明者 清水 敏彦 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (10)
- 【請求項１】半導体基板上に、少なくとも電界効果型ト
ランジスタ，バイポーラトランジスタ，ダイオードの何
れかの能動素子と、少なくとも容量，抵抗等の受動素子
とからなる集積回路を形成した半導体チップを、少なく
ともインダクタンス素子を含む受動素子からなる集積回
路を形成し、比抵抗が１０9Ω・cm 以上の高抵抗誘電体
基板上に搭載し、電気的に接続することにより形成した
ことを特徴とする混成半導体集積回路。 - 【請求項２】請求項１において、III−Ｖ 族化合物半導
体基板上に、少なくとも、前記電界効果型トランジス
タ，前記バイポーラトランジスタ，前記ダイオードの、
何れかの前記能動素子と、容量，抵抗等の前記受動素子
とからなる集積回路を形成した化合物半導体チップを用
いた混成半導体集積回路。 - 【請求項３】請求項１において、前記半導体チップとし
て、III−Ｖ 族化合物半導体基板上にエピタキシャル成
長した半導体結晶を用いた、ヘテロ接合ＦＥＴ，ヘテロ
接合ＢＪＴ，前記ダイオードの、何れかの前記能動素子
と、容量，抵抗等の前記受動素子とからなる集積回路を
形成した化合物半導体チップを用いた混成半導体集積回
路。 - 【請求項４】請求項１において、前記半導体チップとそ
れを搭載した前記高抵抗誘電体基板とをワイヤボンディ
ングによって電気的に接続した混成半導体集積回路。 - 【請求項５】請求項１において、前記半導体チップとそ
れを搭載した前記高抵抗誘電体基板とをフェースダウン
ボンディングによって電気的に接続した混成半導体集積
回路。 - 【請求項６】請求項１において、前記半導体チップを搭
載する前記高誘電体基板上に孔を形成し、前記半導体チ
ップを埋め込むようにした混成半導体集積回路。 - 【請求項７】請求項１において、前記インダクタンス素
子と配線導体とからなる複数の層の間に絶縁層が介在し
た多層構造の高抵抗誘電体基板を用いた混成半導体集積
回路。 - 【請求項８】請求項１，２，３，４，５，６または７に
おいて、前記インダクタンス素子として、平面型のスパ
イラルコイルを用いた混成集積回路。 - 【請求項９】請求項１，２，３，４，５，６，７または
８において、複数個の前記半導体チップと受動フィルタ
素子ともインダクタンス素子とを含む受動素子からなる
集積回路を形成し、比抵抗が１０9Ω・cm 以上の１枚の
高抵抗誘電体基板上に搭載し、且つ、電気的に接続する
ことにより形成した混成半導体集積回路。 - 【請求項１０】請求項１ないし９いずれかに記載の前記
混成集積回路を通信，無線システムの送信部，受信部の
高周波部に使用した通信，無線システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4048234A JPH05251629A (ja) | 1992-03-05 | 1992-03-05 | 混成半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4048234A JPH05251629A (ja) | 1992-03-05 | 1992-03-05 | 混成半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251629A true JPH05251629A (ja) | 1993-09-28 |
Family
ID=12797757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4048234A Pending JPH05251629A (ja) | 1992-03-05 | 1992-03-05 | 混成半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251629A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521431A (en) * | 1993-12-24 | 1996-05-28 | Nec Corporation | Semiconductor device with lead frame of molded container |
| WO1997027508A1 (en) * | 1996-01-26 | 1997-07-31 | He Holdings, Inc. Doing Business As Hughes Electronics | Substrate system for optoelectronic/microwave circuits |
| US5752182A (en) * | 1994-05-09 | 1998-05-12 | Matsushita Electric Industrial Co., Ltd. | Hybrid IC |
| US6710426B2 (en) | 2002-03-26 | 2004-03-23 | Murata Manufacturing Co., Ltd. | Semiconductor device and transceiver apparatus |
| KR100432871B1 (ko) * | 2000-05-30 | 2004-05-22 | 알프스 덴키 가부시키가이샤 | 전자회로유닛 |
| JP2012038951A (ja) * | 2010-08-09 | 2012-02-23 | Mitsubishi Electric Corp | 半導体装置、半導体回路基板および半導体回路基板の製造方法 |
-
1992
- 1992-03-05 JP JP4048234A patent/JPH05251629A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521431A (en) * | 1993-12-24 | 1996-05-28 | Nec Corporation | Semiconductor device with lead frame of molded container |
| US5752182A (en) * | 1994-05-09 | 1998-05-12 | Matsushita Electric Industrial Co., Ltd. | Hybrid IC |
| EP0683519A3 (en) * | 1994-05-09 | 1998-05-13 | Matsushita Electric Industrial Co., Ltd. | A hybrid IC |
| WO1997027508A1 (en) * | 1996-01-26 | 1997-07-31 | He Holdings, Inc. Doing Business As Hughes Electronics | Substrate system for optoelectronic/microwave circuits |
| KR100432871B1 (ko) * | 2000-05-30 | 2004-05-22 | 알프스 덴키 가부시키가이샤 | 전자회로유닛 |
| US6710426B2 (en) | 2002-03-26 | 2004-03-23 | Murata Manufacturing Co., Ltd. | Semiconductor device and transceiver apparatus |
| JP2012038951A (ja) * | 2010-08-09 | 2012-02-23 | Mitsubishi Electric Corp | 半導体装置、半導体回路基板および半導体回路基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8299572B2 (en) | Semiconductor die with backside passive device integration | |
| US7795728B2 (en) | Electronic component | |
| US5752182A (en) | Hybrid IC | |
| US4982311A (en) | Package for very large scale integrated circuit | |
| EP1104026B1 (en) | Ground plane for a semiconductor chip | |
| JPH0685510A (ja) | マルチチップモジュール | |
| JPH05251629A (ja) | 混成半導体集積回路 | |
| JP2003007910A (ja) | 半導体装置 | |
| US6903447B2 (en) | Apparatus, methods and articles of manufacture for packaging an integrated circuit with internal matching | |
| US6674632B2 (en) | Mobile telephone device with passive integrated module | |
| US6784551B2 (en) | Electronic device having a trimming possibility and at least one semiconductor chip and method for producing the electronic device | |
| US5886587A (en) | Flipped lumped element circulator | |
| JPH06181289A (ja) | 半導体装置 | |
| JPH06252208A (ja) | 半導体集積回路装置 | |
| JPH06334137A (ja) | ハイブリッド集積回路およびその製造方法 | |
| JP2513835B2 (ja) | 半導体装置 | |
| JPH0936617A (ja) | 高周波モジュール | |
| JPH01164052A (ja) | マイクロ波パツケージ | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPS6056306B2 (ja) | マイクロ波ｉｃ装置とその製造方法 | |
| JP2802375B2 (ja) | 電気素子・光素子混載回路の周波数特性伸張法 | |
| JP2556044Y2 (ja) | 電子素子搭載基板 | |
| JPH04261206A (ja) | 増幅器 | |
| JPH0427170Y2 (ja) | ||
| KR20060124834A (ko) | 집적 수동소자 칩 및 그 제조방법 |