JP2001250725A - 可変インダクタンス素子およびその製造方法 - Google Patents

可変インダクタンス素子およびその製造方法

Info

Publication number
JP2001250725A
JP2001250725A JP2000061782A JP2000061782A JP2001250725A JP 2001250725 A JP2001250725 A JP 2001250725A JP 2000061782 A JP2000061782 A JP 2000061782A JP 2000061782 A JP2000061782 A JP 2000061782A JP 2001250725 A JP2001250725 A JP 2001250725A
Authority
JP
Japan
Prior art keywords
pattern
trimming grooves
conductor pattern
trimming
inductance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000061782A
Other languages
English (en)
Other versions
JP3307382B2 (ja
Inventor
Naoki Iida
直樹 飯田
Masahiko Kawaguchi
正彦 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000061782A priority Critical patent/JP3307382B2/ja
Priority to GB0105519A priority patent/GB2360136B/en
Priority to DE10110950A priority patent/DE10110950A1/de
Publication of JP2001250725A publication Critical patent/JP2001250725A/ja
Application granted granted Critical
Publication of JP3307382B2 publication Critical patent/JP3307382B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00Variable inductances or transformers of the signal type
    • H01F21/12Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • H01F41/045Trimming
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0073Printed inductances with a special conductive pattern, e.g. flat spiral
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00Variable inductances or transformers of the signal type
    • H01F21/12Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • H01F2021/125Printed variable inductor with taps, e.g. for VCO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【課題】 Q値が高く、かつ、インダクタンス値の可変
範囲が広い可変インダクタンス素子を提供する。 【解決手段】 導体パターン2の一方の端面から平行に
2本のトリミング溝10a,10bを形成する。導体パ
ターン2の他方の端面から平行に2本のトリミング溝1
1a,11bを形成する。これらトリミング溝10a,
10b,11a,11bは、入出力のために引き出され
ている端部2aと2bを結ぶ仮想線Pを横切るように形
成されている。こうして、導体パターン2の2本のトリ
ミング溝10aと10bの間に磁界干渉防止のための矩
形状ダミーパターン領域3aが形成され、トリミング溝
11aと11bの間に磁界干渉防止のための矩形状ダミ
ーパターン領域3bが形成される。そして、これらダミ
ーパターン領域3a,3b以外の導体パターン2に、蛇
行状インダクタパターン領域4が形成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、可変インダクタン
ス素子、特に、携帯電話などの移動体通信機器等に使用
される可変インダクタンス素子およびその製造方法に関
する。
【0002】
【従来の技術】近年、小型化が著しい携帯電話などの移
動体通信機器にあっては、それに使用される電子部品に
対しても厳しい小型化が要求されている。また、これら
移動体通信機器は使用する周波数が高くなるにつれて回
路も複雑になり、実装される電子部品に対してもその定
数が狭偏差で精度の高いものが要求されている。
【0003】しかしながら、個々の電子部品として定数
が狭偏差で精度の高いものを使用して回路を構成したと
しても、実装される電子部品個々の定数の偏差が集積さ
れ、所望の機能を発揮できないものも生じる。そこで、
回路を構成する電子部品のうちの必要なものの定数を可
変とし、その電子部品が有している定数を微調整するこ
とにより、回路が所望の機能を発揮できるようにしてい
る。
【0004】従来のこの種の微調整の方法の一例を図1
1に示す。該微調整の方法は、信号パターン31,32
の間に、インダクタンス素子として機能するトリミング
電極34を形成しておき、図示しないレーザトリミング
機から発射されるレーザ光をトリミング電極34に照射
しつつ直線的に移動させる。トリミング電極34は、レ
ーザ光の移動軌跡に応じて部分的に除去され、直線状の
トリミング溝35が形成される。これにより、トリミン
グ電極34に略蛇行状インダクタパターンが形成され、
トリミング電極34のインダクタンス値が微調整され
る。
【0005】
【発明が解決しようとする課題】ところで、従来の可変
インダクタンス素子は、トリミング電極34が小さい
と、インダクタンス値の可変範囲が狭くなって回路の微
調整ができなくなるので、トリミング電極34を大きく
している。しかしながら、通信機器の小型化が進むにつ
れ、トリミング電極34が回路基板上で占める割合が大
きくなり、小型化、省スペース化の妨げとなっている。
【0006】このため、インダクタンス値の可変範囲を
広くする必要があるときには、図12に示すように、ト
リミング溝35を交互に形成することによって、トリミ
ング電極34に形成される略蛇行状インダクタパターン
の線路長を長くすることが提案されている。しかし、高
精度のレーザトリミング機を使用した場合、一回のトリ
ミングで形成されるトリミング溝35の溝幅(トリミン
グ幅)は一般に30〜50μmと細い。このため、略蛇
行状インダクタパターンの隣り合う部分でそれぞれ発生
する磁界が相互に干渉して打ち消し合い、線路長を長く
してもインダクタンス値が所望の値とならない。従っ
て、トリミング溝35の本数が必要以上に増え、トリミ
ングの作業時間が長くなったり、インダクタパターンの
パターン幅が狭くなってQ特性が低下するなどの問題が
ある。
【0007】そこで、本発明の目的は、インダクタンス
値の可変範囲が広く、Q値が高く、かつ、インダクタン
ス値を効率良く微調整することができる可変インダクタ
ンス素子およびその製造方法を提供することにある。
【0008】
【課題を解決するための手段及び作用】前記目的を達成
するため、本発明に係る可変インダクタンス素子は、導
体パターンの少なくとも同一端面から2本以上のトリミ
ング溝を形成することにより、前記導体パターンの前記
トリミング溝の間に磁界干渉防止のためのダミーパター
ン領域を形成するとともに、前記導体パターンに略蛇行
状インダクタパターン領域を形成し、略蛇行状インダク
タパターン領域の隣り合う部分に前記ダミーパターン領
域が挟まれていることを特徴とする。
【0009】また、本発明に係る可変インダクタンス素
子の製造方法は、(a)絶縁性基板の表面に導体パター
ンを形成する工程と、(b)前記導体パターンの少なく
とも同一端面からトリミング溝を2本以上形成し、前記
導体パターンのトリミング溝の間に磁界干渉防止のため
のダミーパターン領域を形成するとともに、前記導体パ
ターンに略蛇行状インダクタパターン領域を形成する工
程と、を備えたことを特徴とする。
【0010】ここに、導体パターンは、チップ部品の絶
縁性基板の表面、あるいは、回路パターンが設けられて
いる回路基板の表面などに設けられている。そして、前
記2本以上のトリミング溝を略平行に形成し、略蛇行状
インダクタパターン領域の隣り合う部分の間隔が、略蛇
行状インダクタパターン領域のパターン幅の2倍以上に
設定することが好ましい。
【0011】以上の構成により、略蛇行状インダクタパ
ターン領域の隣り合う部分にダミーパターン領域を挟ん
でいるため、インダクタパターン領域の隣り合う部分で
それぞれ発生する磁界の間の距離が大きくなり、磁界の
干渉が抑えられる。そして、導体パターンの少なくとも
同一端面から形成される2本以上のトリミング溝の位置
や長さや数を変化させると、トリミング溝の間に形成さ
れる磁界干渉防止のためのダミーパターン領域の数や面
積、ダミーパターン領域とダミーパターン領域との間の
スペースが変化する。同時に、略蛇行状インダクタパタ
ーン領域のパターン幅や線路長が変化し、そのインダク
タンス値が変化する。
【0012】また、導体パターンの対向する二つの端面
からそれぞれ2本以上のトリミング溝の組を交互に形成
することにより、インダクタパターン領域の線路長をよ
り長くすることができる。
【0013】
【発明の実施の形態】以下、本発明に係る可変インダク
タンス素子およびその製造方法の実施形態について、添
付図面を参照して説明する。
【0014】[第1実施形態、図1〜図5]図1に示す
ように、絶縁性基板1の上面を平滑な面になるように研
磨した後、厚膜印刷法、あるいはスパッタリング、蒸着
等の薄膜形成法により広面積の導体パターン2を絶縁性
基板1の上面に形成する。厚膜印刷法は、例えば所望の
パターン形状を有した開口を備えたスクリーン版を絶縁
性基板1の上面に被せた後、導電性ペーストをスクリー
ン版の上から塗布し、スクリーン版の開口から露出した
絶縁性基板1の上面に、比較的膜厚の厚い所望のパター
ン形状の導電体(第1実施形態の場合、導体パターン
2)を形成する方法である。
【0015】また、薄膜形成法は、例えば以下に説明す
る方法である。絶縁性基板1の上面の略全面にスパッタ
リング法等で比較的膜厚の薄い導電性膜を形成した後、
レジスト膜(例えば感光性樹脂膜等)をスピンコート又
は印刷により導電性膜の略全体に形成する。次に、レジ
スト膜の上面に所定の画像パターンが形成されたマスク
フィルムを被せ、紫外線等を照射する等の方法により、
レジスト膜の所望の部分を硬化させる。次に、硬化した
部分を残してレジスト膜を除去した後、露出した部分の
導電性膜をエッチングにより除去し、所望のパターン形
状の導電体を形成する。この後、硬化したレジスト膜を
除去する。
【0016】さらに、別の形成方法として、絶縁性基板
1の上面に感光性導電ペーストを塗布し、その後、所定
の画像パターンが形成されたマスクフィルムを被せて露
光し、現像する方法でもよい。導体パターン2は、絶縁
性基板1上の略全面に配設されている。
【0017】導体パターン2の一方の端部2aは絶縁性
基板1の左辺の奥寄りに引き出され、他方の端部2bは
絶縁性基板1の右辺の手前寄りに引き出されている。絶
縁性基板1の材料としては、ガラス、ガラスセラミック
ス、アルミナ、フェライト、Si、SiO2等が使用さ
れる。導体パターン2の材料としては、Ag,Ag−P
d,Cu,Au,Ni,Al等が使用される。
【0018】さらに、必要に応じて、液状の絶縁性材料
(ポリイミド、ガラス、ガラスセラミックス等)を絶縁
性基板1の上面側全面にスピンコート又は印刷等により
塗布、乾燥及び焼成して、導体パターン2を被覆する絶
縁保護膜を形成する。
【0019】次に、絶縁性基板1の長手方向の左右の端
部に入出力外部電極6,7を設ける。入出力外部電極6
は導体パターン2の端部2aに電気的に接続し、入出力
外部電極7は導体パターン2の端部2bに電気的に接続
している。入出力外部電極6,7は、Ag,Ag−P
d,Cu,Ni,NiCr,NiCu等の導電性ペース
トを塗布、焼付けた上に、湿式電解めっきによりNi,
Sn,Sn−Pb等の金属膜が形成されたり、また、ス
パッタリング、蒸着などによって形成される。
【0020】こうして得られた可変インダクタンス素子
9を、印刷配線板等に実装した後、導体パターン2をト
リミングする。すなわち、図2に示すように、レーザビ
ームLを移動させつつ可変インダクタンス素子9の上面
側から照射して、導体パターン2の奥側の端面から平行
に2本のトリミング溝10a,10bを形成する。同様
に、導体パターン2の手前側の端面から平行に2本のト
リミング溝11a,11bを形成する。これらトリミン
グ溝10a,10b,11a,11bは、図3に示すよ
うに、入出力のために引き出されている端部2aと2b
を結ぶ仮想線Pを横切るように形成されている。こうし
て、導体パターン2の2本のトリミング溝10aと10
bの間に磁界干渉防止のための矩形状ダミーパターン領
域3aが形成され、トリミング溝11aと11bの間に
磁界干渉防止のための矩形状ダミーパターン領域3bが
形成される。そして、これらダミーパターン領域3a,
3b以外の導体パターン2に、蛇行状インダクタパター
ン領域4が形成される。蛇行状インダクタパターン領域
4は、その両端部2a,2bが入出力外部電極6,7に
電気的に接続されている。
【0021】蛇行状インダクタパターン領域4の隣り合
う部分には、ダミーパターン領域3a,3bが挟まれて
いるので、インダクタパターン領域4の隣り合う部分で
それぞれ発生する磁界の間の距離が大きくなり、磁界の
干渉を抑えることができる。
【0022】そして、トリミング溝10a,10b,1
1a,11bの位置や長さJを変化させると、ダミーパ
ターン領域3a,3bの面積、領域3aと領域3bとの
間のスペースが変化する。これにより、蛇行状インダク
タパターン領域4のパターン幅や線路長が変化し、蛇行
状インダクタパターン領域4のインダクタンス値を広範
囲かつ無段階に変化させ、効率良く所望のインダクタン
ス値に微調整することができる。このとき、インダクタ
ンス素子9は、高周波回路に必要な高いQ値を確保して
いる。
【0023】このように、蛇行状インダクタパターン領
域4の隣り合う部分にダミーパターン領域3a,3bを
形成して、磁界の干渉を抑えるようにすることで、従来
より広い範囲でのインダクタンス調整が可能となる。図
4は、2.0mm×1.25mmサイズの可変インダク
タンス素子9を使用して、トリミング溝の長さJを変化
させたときのインダクタンス変化率を測定した結果を示
すグラフである(実線15参照)。比較のために、図4
には、蛇行状インダクタパターンの隣り合う部分の間に
トリミング溝しか有さない図12に示す従来の可変イン
ダクタンス素子の測定結果も併せて記載している(点線
16参照)。図4から、本第1実施形態の可変インダク
タンス素子9は、従来のインダクタンス素子と比較し
て、インダクタンス調整可能範囲が約10%広くなるこ
とがわかる。
【0024】また、本第1実施形態では、インダクタパ
ターン領域4の絶縁性基板1の幅方向に平行に延在する
部分のパターン幅Vと長手方向に平行に延在する部分の
パターン幅Hとを略等しくして、インダクタパターン領
域4のパターン幅が全長に渡って略一定になるようにし
ている。そして、トリミング溝10a,10b間の距離
D並びにトリミング溝11a,11b間の距離Dをパタ
ーン幅Vの2倍以上に設定している。これにより、イン
ダクタパターン領域4の隣接する部分の間隔Dがパター
ン幅Vの2倍以上になる。この結果、インダクタパター
ン領域4の隣り合う部分でそれぞれ発生する磁界の間の
距離がさらに大きくなり、磁界の干渉を確実に抑えるこ
とができる。従って、インダクタンス素子9のQ値をさ
らに高くすることができる。
【0025】図5は、2.0mm×1.25mmサイズ
の可変インダクタンス素子9を使用して、Q特性を測定
した結果を示すグラフである。実線17は、インダクタ
パターン領域4の隣接する部分の間隔Dをパターン幅V
の2倍に設定したときの測定結果を表示し、実線18
は、間隔Dをパターン幅Vと同じに設定したときの測定
結果を表示している。実線17と実線18を比較する
と、間隔Dをパターン幅Vの2倍に設定することによ
り、Q値が約10%向上していることがわかる。比較の
ために、図5には、図11に示す従来の可変インダクタ
ンス素子の測定結果も併せて記載している(点線19参
照)。本第1実施形態の可変インダクタンス素子9は、
従来の可変インダクタンス素子と比較して、Q値が約4
0%高くできた。
【0026】なお、導体パターン2のトリミングはレー
ザビームに限らず、サンドブラスト等いかなる手段で行
ってもよく、また、導体パターン2が電気的に切断され
ていれば、トリミング溝10a,10b,11a,11
bは物理的に凹んだ構造になっていなくともよい。
【0027】[第2実施形態、図6および図7]本第2
実施形態では、図6に示すように、印刷配線板21に直
接、導体パターン22を形成する。印刷配線板21の材
料としては、ガラスエポキシ樹脂、ガラスフッ素樹脂、
アルミナ、紙フェノール樹脂等が使用される。インダク
タンス素子20として機能する導体パターン22は、信
号パターン28,29の間に挿入されている。
【0028】図7に示すように、パルス状のレーザビー
ムを移動させつつ導体パターン22を照射し、そのエネ
ルギーで導体パターン22のレーザビーム照射部分を除
去して導体パターン22の一方の端面から平行に2本の
トリミング溝26a,26bを形成する。同様に、導体
パターン22の他方の端面から平行に2本のトリミング
溝27a,27bを形成する。これにより、導体パター
ン22の2本のトリミング溝26a,26bの間に磁界
干渉防止のための矩形状ダミーパターン領域23aが形
成され、トリミング溝27aと27bの間に磁界干渉防
止のための矩形状ダミーパターン領域23bが形成され
る。そして、これらダミーパターン領域23a,23b
以外の導体パターン22に、蛇行状インダクタパターン
領域24が形成される。蛇行状インダクタパターン領域
24は、その両端部が信号パターン28,29に電気的
に接続されている。
【0029】蛇行状インダクタパターン領域24の隣り
合う部分には、ダミーパターン領域23a,23bが挟
まれているので、インダクタパターン領域24の隣り合
う部分でそれぞれ発生する磁界の間の距離が大きくな
り、磁界の干渉を抑えることができる。
【0030】[他の実施形態]なお、本発明に係る可変
インダクタンス素子およびその製造方法は前記実施形態
に限定するものではなく、その要旨の範囲内で種々に変
更することができる。
【0031】前記第1実施形態は個産の場合を例にして
説明しているが、量産する場合には、複数の可変インダ
クタンス素子を備えたマザー基板(ウエハ)の状態で製
造し、最終工程でダイシング、スクライブブレイク、レ
ーザ等の工法により製品サイズ毎に切り出す方法が効果
的である。また、2本のトリミング溝10aと10b
(あるいは、11aと11b)は、平行に形成されてい
るが、必ずしも平行である必要はなく、一方のトリミン
グ溝に対して他方のトリミング溝が傾斜していてもよ
い。さらに、トリミング溝は直線状以外に、曲線状であ
ってもよく、インダクタパターン領域の形状も略蛇行形
状であればよく、例えばsin曲線を有する形状であっ
てもよい。
【0032】また、可変インダクタンス素子において、
必要なインダクタンス値に応じて、一つ(図8参照)の
ダミーパターン領域3aが形成されるようにトリミング
溝10a,10bを形成してもよい。あるいは、蛇行状
インダクタパターン領域4の線路長をより長くするため
に、三つ(図9参照)もしくはそれ以上のダミーパター
ン領域3a,3b,3cが形成されるように、導体パタ
ーン2の対向する二つの端面からそれぞれ平行に2本の
トリミング溝10a,10b、11a,11b、12
a,12bの組を交互に形成してもよい。
【0033】また、トリミング溝は必ずしも2本一組で
ある必要はなく、図10に示すように、7本のトリミン
グ溝10a〜10gを導体パターン2の一端面から形成
するようにしてもよい。この場合、トリミング溝10a
〜10gの間にダミーパターン領域3a〜3fが形成さ
れる。
【0034】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、トリミング溝の間に磁界干渉防止のための
ダミーパターン領域を形成し、略蛇行状インダクタパタ
ーン領域の隣り合う部分に前記ダミーパターン領域が挟
まれているので、インダクタパターン領域の隣り合う部
分でそれぞれ発生する磁界の間の距離が大きくなり、磁
界の干渉を抑えることができる。そして、トリミング溝
の位置や長さや数を変えてダミーパターン領域のパター
ン形状を変化させ、略蛇行状インダクタパターン領域の
パターン幅や蛇行数を変化させてインダクタパターン領
域のインダクタンス値を変化させるようにしたので、イ
ンダクタンス値を広範囲かつ無段階に効率良く微調整す
ることができ、所望のインダクタンス値を有し、かつ、
高いQ値を有する高精度の可変インダクタンス素子を得
ることができる。
【0035】さらに、略蛇行状インダクタパターン領域
の隣り合う部分の間隔を、パターン幅の2倍以上に設定
することにより、隣り合う部分でそれぞれ発生する磁界
の間の距離がさらに大きくなり、磁界の干渉を確実に抑
えることができる。従って、インダクタンス素子のQ値
を更に高くすることができる。
【図面の簡単な説明】
【図1】本発明に係る可変インダクタンス素子の第1実
施形態の外観を示す斜視図。
【図2】図1に示した可変インダクタンス素子のインダ
クタンス調整方法を説明するための斜視図。
【図3】図1に示した可変インダクタンス素子の蛇行状
インダクタパターン領域とダミーパターン領域の平面
図。
【図4】図1に示した可変インダクタンス素子のトリミ
ング溝の長さを変化させたときのインダクタンス変化率
を示すグラフ。
【図5】図1に示した可変インダクタンス素子のQ特性
を示すグラフ。
【図6】本発明に係る可変インダクタンス素子の第2実
施形態の導体パターンの平面図。
【図7】図6に示した可変インダクタンス素子の蛇行状
インダクタパターン領域とダミーパターン領域の平面
図。
【図8】蛇行状インダクタパターン領域とダミーパター
ン領域の変形例を示す平面図。
【図9】蛇行状インダクタパターン領域とダミーパター
ン領域の他の変形例を示す平面図。
【図10】蛇行状インダクタパターン領域とダミーパタ
ーン領域の他の変形例を示す平面図。
【図11】従来の可変インダクタンス素子のインダクタ
ンス値の調整方法の説明図。
【図12】従来の可変インダクタンス素子のインダクタ
ンス値の調整方法が有している問題点の説明図。
【符号の説明】
1…絶縁性基板 2,22…導体パターン 3a〜3f,23a,23b…ダミーパターン領域 4,24…蛇行状インダクタパターン領域 9,20…可変インダクタンス素子 10a〜10g,11a,11b,12a,12b,2
6a,26b,27a,27b…トリミング溝 21…印刷配線板 D…距離 V,H…パターン幅 L…レーザビーム

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 導体パターンの少なくとも同一端面から
    2本以上のトリミング溝を形成することにより、前記導
    体パターンの前記トリミング溝の間に磁界干渉防止のた
    めのダミーパターン領域を形成するとともに、前記導体
    パターンに略蛇行状インダクタパターン領域を形成し、
    略蛇行状インダクタパターン領域の隣り合う部分に前記
    ダミーパターン領域が挟まれていることを特徴とする可
    変インダクタンス素子。
  2. 【請求項2】 前記2本以上のトリミング溝が略平行に
    形成され、前記略蛇行状インダクタパターン領域の隣り
    合う部分の間隔が、前記略蛇行状インダクタパターン領
    域のパターン幅の2倍以上であることを特徴とする請求
    項1記載の可変インダクタンス素子。
  3. 【請求項3】 チップ部品の絶縁性基板の表面に前記導
    体パターンが設けられていることを特徴とする請求項1
    又は請求項2記載の可変インダクタンス素子。
  4. 【請求項4】 回路パターンが設けられている回路基板
    の表面に前記導体パターンが設けられていることを特徴
    とする請求項1又は請求項2記載の可変インダクタンス
    素子。
  5. 【請求項5】 前記導体パターンの対向する二つの端面
    からそれぞれ2本以上のトリミング溝の組が交互に形成
    されていることを特徴とする請求項1ないし請求項4記
    載の可変インダクタンス素子。
  6. 【請求項6】 絶縁性基板の表面に導体パターンを形成
    する工程と、 前記導体パターンの少なくとも同一端面からトリミング
    溝を2本以上形成し、前記導体パターンのトリミング溝
    の間に磁界干渉防止のためのダミーパターン領域を形成
    するとともに、前記導体パターンに略蛇行状インダクタ
    パターン領域を形成する工程と、を備えたことを特徴と
    する可変インダクタンス素子の製造方法。
JP2000061782A 2000-03-07 2000-03-07 可変インダクタンス素子およびその製造方法 Expired - Fee Related JP3307382B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000061782A JP3307382B2 (ja) 2000-03-07 2000-03-07 可変インダクタンス素子およびその製造方法
GB0105519A GB2360136B (en) 2000-03-07 2001-03-06 Variable inductance element and manufacturing method for the same
DE10110950A DE10110950A1 (de) 2000-03-07 2001-03-07 Element mit variabler Induktivität und Verfahren zum Herstellen desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000061782A JP3307382B2 (ja) 2000-03-07 2000-03-07 可変インダクタンス素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001250725A true JP2001250725A (ja) 2001-09-14
JP3307382B2 JP3307382B2 (ja) 2002-07-24

Family

ID=18581876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000061782A Expired - Fee Related JP3307382B2 (ja) 2000-03-07 2000-03-07 可変インダクタンス素子およびその製造方法

Country Status (3)

Country Link
JP (1) JP3307382B2 (ja)
DE (1) DE10110950A1 (ja)
GB (1) GB2360136B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014046013A1 (ja) * 2012-09-20 2014-03-27 株式会社 豊田自動織機 平面コイル、トランスおよび平面コイルの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619613A (en) * 1979-07-25 1981-02-24 Mitsubishi Electric Corp Manufacture of inductance element
JPH08236308A (ja) * 1995-02-22 1996-09-13 Murata Mfg Co Ltd セラミック電子部品とその特性値調整方法
JPH11144964A (ja) * 1997-11-11 1999-05-28 Murata Mfg Co Ltd 可変インダクタ素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2623730A1 (fr) * 1987-11-27 1989-06-02 Dion Biro Guy Installation de fabrication de mousses, notamment pour la realisation d'elements de construction cellulaires permettant la fabrication de mousses avec de tres faibles proportions d'agent emulsifiant comprises entre 1 et 15 pour mille
JP2001052927A (ja) * 1999-08-12 2001-02-23 Murata Mfg Co Ltd 可変インダクタンス素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5619613A (en) * 1979-07-25 1981-02-24 Mitsubishi Electric Corp Manufacture of inductance element
JPH08236308A (ja) * 1995-02-22 1996-09-13 Murata Mfg Co Ltd セラミック電子部品とその特性値調整方法
JPH11144964A (ja) * 1997-11-11 1999-05-28 Murata Mfg Co Ltd 可変インダクタ素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014046013A1 (ja) * 2012-09-20 2014-03-27 株式会社 豊田自動織機 平面コイル、トランスおよび平面コイルの製造方法
JP2014063838A (ja) * 2012-09-20 2014-04-10 Toyota Industries Corp 平面コイルの中間体および平面コイルの製造方法

Also Published As

Publication number Publication date
GB2360136B (en) 2002-05-01
GB2360136A (en) 2001-09-12
JP3307382B2 (ja) 2002-07-24
GB0105519D0 (en) 2001-04-25
DE10110950A1 (de) 2001-09-20

Similar Documents

Publication Publication Date Title
US6727571B2 (en) Inductor and method for adjusting the inductance thereof
JP2002280810A (ja) 方向性結合器
JP3267276B2 (ja) 可変インダクタンス素子
JP3159196B2 (ja) 可変インダクタンス素子
US6583704B2 (en) Variable inductor
JP2000223317A (ja) 可変インダクタンス素子
JP3307382B2 (ja) 可変インダクタンス素子およびその製造方法
KR100366927B1 (ko) 3단자형 가변 인덕턴스 소자
JP2001052927A (ja) 可変インダクタンス素子
JP2003173728A (ja) チップ型電流ヒューズの製造方法
JP2003059725A (ja) Lr複合部品
JPH09260108A (ja) チップ型サーミスタ及びその製造方法
KR100481197B1 (ko) 내장형 세라믹 인덕터의 제조방법
JPH0730356A (ja) ノイズ・フィルタ
JPH0757970A (ja) 厚膜印刷コンデンサの容量調整方法
JPH05145210A (ja) インダクタンス素子付き回路基板
JPH04357862A (ja) コンデンサおよびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100517

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110517

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees