JPH05158852A - コンピュータシステム装置 - Google Patents

コンピュータシステム装置

Info

Publication number
JPH05158852A
JPH05158852A JP32543791A JP32543791A JPH05158852A JP H05158852 A JPH05158852 A JP H05158852A JP 32543791 A JP32543791 A JP 32543791A JP 32543791 A JP32543791 A JP 32543791A JP H05158852 A JPH05158852 A JP H05158852A
Authority
JP
Japan
Prior art keywords
output
data
input
process input
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32543791A
Other languages
English (en)
Inventor
Hiroyuki Shinonaga
裕之 篠永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP32543791A priority Critical patent/JPH05158852A/ja
Publication of JPH05158852A publication Critical patent/JPH05158852A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【構成】 本発明は、主記憶装置に入力するプロセス入
力データを一時的に保存するプロセス入力データエリア
と、主記憶装置から出力するプロセス出力データを一時
的に保存するプロセス出力データエリアと、このプロセ
ス出力データエリアに保存されたプロセス出力データを
予め定めた周期で検出してプロセス入出力装置に出力
し、又はプロセス入出力装置に入力された新しいプロセ
ス入力データを予め定めた周期で検出してプロセス入力
データエリアに入力されていたプロセス入力データを更
新するプロセス入出力専用プロセッサとを備えたコンピ
ュータシステム装置である。 【効果】 本発明により、プロセス入出力処理における
処理応答遅れの影響を少なくすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプロセス入出力を行うコ
ンピュータシステム装置に関する。
【0002】
【従来の技術】一般にプロセス入出力を行うコンピュー
タシステムにおいては、中央演算処理装置(CPU)の
制御の元でプロセス入出力装置と主記憶装置との間でプ
ロセスデータの入出力が必要なタイミングでプロセスデ
ータの入出力を行っている。
【0003】
【発明が解決しようとする課題】従来のシステムでは、
プロセス入出力は業務プログラム群がプロセスデータの
入出力が必要なタイミングで、中央演算処理装置(CP
U)にプロセス入出力処理を要求し、プロセス入出力プ
ログラムによって、プロセス入出力装置を通じてプロセ
スデータ入出力が行われ、今度は逆の経路をたどって、
業務プログラム群が処理を進め、プロセス入出力プログ
ラムとその他の業務プログラム群が同一のCPUで処理
されるため、プログラム間で処理の競合によるCPU待
ちがランダムに発生し、結果的に待たされたプログラム
の処理応答速度の低下が生じ、この処理応答速度の低下
の程度はCPUに対する処理要求の発生状態によって変
動し、一定の処理応答速度を確保しなければならないプ
ログラムに対しては極めて予測の難しい外乱となり、複
数のプログラム間での処理の競合は特にプロセス入出力
プログラムとの間に限らず一般的に発生しているが、特
に大量の高速のプロセス入出力を必要とする応用分野
(例えば鉄鋼の圧延制御)では、プロセス入出力プログ
ラムの動作頻度が高く、また、プロセス入出力のタイミ
ング精度そのものに対する要求も厳しいために、他のプ
ログラムとの競合によって処理応答速度に与える影響は
特に大きくなる傾向にある。
【0004】従来、この対策としては処理応答速度に対
する要求の厳しいプログラムについて処理の優先順位を
高くして処理待ち時間を短縮するといった配慮や、複数
のCPUを備えたコンピュータシステムとして処理能力
を十分大きくするといったことが行われ、結果としてど
んな場合でも最低限の処理応答速度は確保できるように
コンピュータシステムを構築している。
【0005】しかしながら、これらの対策ではプロセス
入出力プログラムと当該プログラムの競合そのものは回
避されないので、対策による効果について事前に定量的
な評価をすることが困難であり、最適な処理能力を持っ
たコンピュータシステムの選択は難しいのが現状であ
る。
【0006】また、CPUの処理負荷を軽減するために
専用の分散制御装置(DCP)を備えるコンピュータシ
ステムでは、プロセスデータの入出力そのものはDCP
で行わせる方法も考えられる。この場合、プロセス入出
力処理とその他のプログラム処理を行うプロセッサが分
離されることによって、CPU上でのプロセス入出力処
理との競合によるその他のプログラムの処理待ちは解消
されるが、単にプロセス入出力専用としただけでは、当
該DCPに対してはプロセス入出力を必要とする複数の
プログラムからランダムに要求を受けることになり、安
定したプロセス入出力の処理応答を得ることはできな
い。従って、プロセスからの入力データを必要とするプ
ログラムにとっては、時としてプロセスからのデータの
入力待ちが発生し、全体としての処理速度に対する影響
が残るという不具合があった。
【0007】
【課題を解決するための手段】本発明は、外部プロセス
との間でプロセスデータの入出力を行なうプロセス入出
力装置と、プロセスデータを主記憶装置に入力し、又は
プロセスデータを主記憶装置から出力する業務プログラ
ム群と、主記憶装置に入力するプロセス入力データを一
時的に保存するプロセス入力データエリアと、主記憶装
置から出力するプロセス出力データを一時的に保存する
プロセス出力データエリアと、このプロセス出力データ
エリアに保存されたプロセス出力データを予め定めた周
期で検出してプロセス入出力装置に出力し、又はプロセ
ス入出力装置に入力された新しいプロセス入力データを
予め定めた周期で検出してプロセス入力データエリアに
入力されていたプロセス入力データを更新するプロセス
入出力専用プロセッサとを具備してなるコンピュータシ
ステム装置である。
【0008】
【作用】本発明のコンピュータシステム装置において
は、プロセス入出力装置によって外部プロセスとの間で
プロセスデータの入出力を行ない、業務プログラムによ
ってプロセスデータを主記憶装置に入力し、又はプロセ
スデータを主記憶装置から出力し、プロセス入力データ
エリアにおいて主記憶装置に入力するプロセス入力デー
タを一時的に保存し、プロセス出力データエリアにおい
て主記憶装置から出力するプロセス出力データを一時的
に保存し、プロセス出力データエリアに保存されたプロ
セス出力データを予め定めた周期で検出して前記プロセ
ス入出力装置に出力し、又はプロセス入出力装置に入力
された新しいプロセス入力データを予め定めた周期で検
出してプロセス入力データエリアに入力されていたプロ
セス入力データを更新する。
【0009】
【実施例】次に本発明の一実施例を説明する。図1は、
外部プロセス1との間でプロセスデータの入出力を行な
うプロセス入出力装置40と、プロセスデータを主記憶
装置10に入力し、又はプロセスデータを主記憶装置1
0から出力する業務プログラム群11と、主記憶装置1
0に入力するプロセス入力データを一時的に保存するプ
ロセス入力データエリア12と、主記憶装置10から出
力するプロセス出力データを一時的に保存するプロセス
出力データエリア13と、このプロセス出力データエリ
ア13に保存されたプロセス出力データを予め定めた周
期で検出してプロセス入出力装置40に出力し、又はプ
ロセス入出力装置40に入力された新しいプロセス入力
データを予め定めた周期で検出してプロセス入力データ
エリア12に入力されていたプロセス入力データを更新
するプロセス入出力専用プロセッサ50とを具備してな
るコンピュータシステム装置であり、外部プロセス1と
の間でデータの入出力を行う為のプロセス入出力装置4
0を備えるコンピュータシステム装置において、プロセ
ス入出力装置40からの全入力データを定周期で主記憶
装置10上のプロセス入力データエリア12に書き込
み、また、主記憶装置10上のプロセス出力データエリ
ア13上の全データを定周期でプロセス入出力装置40
に対して出力するプロセス入出力専用プロセッサを備え
たコンピュータシステム装置を示している。
【0010】即ち、本実施例のコンピュータシステム装
置は、外部プロセス1との間でデータの入出力を行う為
のプロセス入出力装置40と主記憶装置10との間でプ
ロセスデータの入出力を専用に行うプロセッサを備え、
このプロセッサがプロセス入出力装置40からの全入力
データを十分に短い一定周期で主記憶装置10上のプロ
セス入力データエリア12に書き込み、また、主記憶装
置10上のプロセス出力データエリア13上の全データ
を十分に短い一定周期でプロセス入出力装置40に対し
て出力する機能を持たせたものである。
【0011】従って、本実施例は以上のような手段を講
じることにより、プロセス入出力処理とその他のプログ
ラム処理を行うプロセッサとを分離することにより、こ
れら2種類の処理についてプロセッサ上での競合を無く
すことができるだけではなく、プロセス入出力専用のプ
ロセッサが、プロセス入出力装置40からの全入力デー
タを十分短い一定周期で主記憶装置10上のプロセス入
力データエリア12に書き込み、また、主記憶装置10
上のプロセス出力データエリア13上の全データを十分
短い一定周期でプロセス入出力装置40に対して出力す
ることにより、実プロセスのデータと主記憶装置10上
のデータを実用上問題の無いレベルで常時一致させるこ
とができ、従って、プロセスからのデータ入力を必要と
する業務プログラム、あるいはプロセスに対してデータ
出力を必要とする業務プログラムは、各々主記憶装置1
0上のプロセス入力データエリア12からの読み出し動
作、プロセス出力データエリア13への書き込み動作を
行うことでプロセスデータの入出力が可能となる。
【0012】図1は本発明の一実施例としての構成図で
あって、この装置は従来と同様な機能を持つ主記憶装置
10、DMAバス(Direct MemoryAcc
ess)20、中央演算処理装置(CPU)30、プロ
セス入出力装置40のほか、プロセス入出力専用プロセ
ッサ50から成っている。
【0013】中央処理装置10の上には、業務プログラ
ム群11、プロセス入力データエリア12、プロセス出
力データエリア13等があり、そのうちプロセス入力デ
ータエリア12、プロセス出力データエリア13は主記
憶装置10の上の固定的なデータエリアで、プロセス入
出力装置40に接続されたプロセス情報と同一のデータ
を主記憶装置10の上で業務プログラム群11に提供す
るために用意されたものである。
【0014】次に、以上のような装置の動作について説
明する。プロセス入出力専用プロセッサ50は、プロセ
スから当該コンピュータシステムの少なくとも1つの業
務プログラムが入力を必要とするプロセスデータについ
て、一定の周期でプロセス入出力装置40を通じて入力
し、主記憶装置10上のプロセス入力データエリア12
のデータを更新する。また、プロセス入出力専用プロセ
ッサ50は、プロセスに対して当該コンピュータシステ
ムの少なくとも1つの業務プログラムが出力を必要とす
るプロセスデータについて、一定の周期で主記憶装置1
0上のプロセス出力データエリア13のデータを読み出
し、プロセス入出力装置40を通じてプロセスに対して
出力する。業務プログラム群11は、それぞれの動作タ
イミングで中央演算処理装置(CPU)30によって実
行され、この際に必要となるプロセス入出力について
は、主記憶装置10の上のプロセス入力データエリア1
2、プロセス出力データエリア13に対するデータ入出
力動作を行う。
【0015】従って、以上のような実施例の構成によれ
ば、プロセス入出力専用プロセッサ50がプロセス入出
力装置40から当該コンピュータシステムが必要とする
全入力データを十分に短い一定周期で主記憶装置10上
のプロセス入力データエリア12に書き込み、また、主
記憶装置10上のプロセス出力データエリア13上の全
データを十分に短い一定周期でプロセス入出力装置40
に対して出力する機能を有しているため、実プロセスの
データと主記憶装置10上のデータを実用上問題の無い
レベルで常時一致させることができ、従って、プロセス
からのデータを入力する、あるいはプロセスに対してデ
ータを出力する業務プログラム群11は、各々主記憶装
置上のプロセス入力データエリア12からの読み出し動
作、プロセス出力データエリア13への書き込み動作を
行うことでプロセスデータの入出力が可能となる。ま
た、プロセス入出力処理をその他の業務プログラムとは
別のプロセッサを用いて、かつまた周期を取らずに独立
して行う為、相互に干渉することなく処理を行うことが
可能となる。
【0016】以上、本実施例によれば、外部プロセスと
の間でデータの入出力を行う為のプロセス入出力装置と
主記憶装置との間でプロセスデータの入出力を専用に行
うプロセッサを備え、プロセス入出力処理とのその他の
プログラム処理についてプロセッサ上での競合を無くす
ことができるだけではなく、このプロセッサがプロセス
入出力装置からの全入力データを十分に短い一定周期で
主記憶装置上のプロセス入力データエリアに書き込み、
また、主記憶装置上のプロセス出力データエリア上の全
データを十分に短い一定周期でプロセス入出力装置に対
して出力する機能を有しているため、実プロセスのデー
タと主記憶装置上のデータを実用上問題の無いレベルで
常時一致させることができ、従って、プロセスからのデ
ータを入力するプログラム、プロセスに対してデータを
出力するプログラムは、各々主記憶装置上のプロセス入
力データエリアからの読み出し動作、プロセス出力デー
タエリアへの書き込み動作を行うことでプロセスデータ
の入出力が可能となり、プロセス入出力処理のばらつき
による処理応答遅れの影響を考慮せずに最適なコンピュ
ータシステムの構築が可能となる。
【0017】
【発明の効果】本発明により、プロセス入出力処理にお
ける処理応答遅れの影響を少なくすることができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すコンピュータシステム
装置の構成図である。
【符号の説明】
10…主記憶装置 11…業務プログラム群 12…プロセス入力データエリア 13…プロセス出力データエリア 40…プロセス入力装置 50…プロセス入出力専用プロセッサ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 外部プロセスとの間でプロセスデータの
    入出力を行なうプロセス入出力装置と、前記プロセスデ
    ータを主記憶装置に入力し、又は前記プロセスデータを
    前記主記憶装置から出力する業務プログラム群と、前記
    主記憶装置に入力するプロセス入力データを一時的に保
    存するプロセス入力データエリアと、前記主記憶装置か
    ら出力するプロセス出力データを一時的に保存するプロ
    セス出力データエリアと、このプロセス出力データエリ
    アに保存された前記プロセス出力データを予め定めた周
    期で検出して前記プロセス入出力装置に出力し、又は前
    記プロセス入出力装置に入力された新しいプロセス入力
    データを予め定めた周期で検出して前記プロセス入力デ
    ータエリアに入力されていた前記プロセス入力データを
    更新するプロセス入出力専用プロセッサとを具備してな
    るコンピュータシステム装置。
JP32543791A 1991-12-10 1991-12-10 コンピュータシステム装置 Pending JPH05158852A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32543791A JPH05158852A (ja) 1991-12-10 1991-12-10 コンピュータシステム装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32543791A JPH05158852A (ja) 1991-12-10 1991-12-10 コンピュータシステム装置

Publications (1)

Publication Number Publication Date
JPH05158852A true JPH05158852A (ja) 1993-06-25

Family

ID=18176852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32543791A Pending JPH05158852A (ja) 1991-12-10 1991-12-10 コンピュータシステム装置

Country Status (1)

Country Link
JP (1) JPH05158852A (ja)

Similar Documents

Publication Publication Date Title
US5140682A (en) Storage control apparatus
JPH0760423B2 (ja) データ転送方式
US6212543B1 (en) Asymmetric write-only message queuing architecture
US4800490A (en) Buffer storage control system having a priority circuit
US5481756A (en) DMA controller mailing auto-initialize halting unit
JPH0798663A (ja) 非同期i/o制御方式
JPH05158852A (ja) コンピュータシステム装置
JPH09218859A (ja) マルチプロセッサ制御システム
JPH02171846A (ja) トランザクション処理方式
JPH10507548A (ja) データ処理システムおよび方法およびこのようなシステムとの通信システム
JPH07319829A (ja) データ転送方法
JPS59111563A (ja) マルチプロセツサの制御方式
KR20200036217A (ko) 멀티모달 센서 지원을 위한 센서 데이터 버퍼 장치
JP2895892B2 (ja) データ処理装置
JPS6049464A (ja) マルチプロセッサ計算機におけるプロセッサ間通信方式
JPS58103039A (ja) デ−タベ−スシステム
JPS61101864A (ja) プログラム制御方式
JPH10307802A (ja) 並列計算機におけるマルチバッファ制御によるデータ転送装置
JPH0570866B2 (ja)
JPH0535507A (ja) 中央処理装置
JPH02114362A (ja) 並列演算装置
JPS5999522A (ja) 入出力制御方式
JPH0418658A (ja) 機能分散型計算機システム
JPH05265967A (ja) マルチプロセッサシステムのデータ通信方法
JPH04260156A (ja) ファジィ演算機能を備えたプロセッサ