JPH05153104A - モデムと同期端子間で可変速度データ伝送を可能にする装置 - Google Patents
モデムと同期端子間で可変速度データ伝送を可能にする装置Info
- Publication number
- JPH05153104A JPH05153104A JP4133278A JP13327892A JPH05153104A JP H05153104 A JPH05153104 A JP H05153104A JP 4133278 A JP4133278 A JP 4133278A JP 13327892 A JP13327892 A JP 13327892A JP H05153104 A JPH05153104 A JP H05153104A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- access
- modem
- terminal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
- H04L5/24—Arrangements affording multiple use of the transmission path using time-division multiplexing with start-stop synchronous converters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
- G06F2205/061—Adapt frequency, i.e. clock frequency at one side is adapted to clock frequency, or average clock frequency, at the other side; Not pulse stuffing only
Abstract
(57)【要約】
【目的】 本発明はモデム（１０）と同期端子（１）間
の可変速度データ伝送を可能にする装置を提供すること
を目的とする。 【構成】 同期端子と、モデムと、モデムと同期端子間
でデータ伝送を可能にする装置とからなり、該装置は、
一方で、複数の端子接続されたアクセス即ち：データを
端子から受ける第１のアクセス及び受信されたデータの
速度を固定するよう端子にクロック信号を供給する第２
のアクセスと、他方で、データを均一速度で伝送するよ
う伝送ラインに接続されたアクセスとからなる。この装
置は所望の速度の関数として可変速度クロック信号を第
２のアクセスに供給する可変速度を有するクロック回路
（５０）からなる。
の可変速度データ伝送を可能にする装置を提供すること
を目的とする。 【構成】 同期端子と、モデムと、モデムと同期端子間
でデータ伝送を可能にする装置とからなり、該装置は、
一方で、複数の端子接続されたアクセス即ち：データを
端子から受ける第１のアクセス及び受信されたデータの
速度を固定するよう端子にクロック信号を供給する第２
のアクセスと、他方で、データを均一速度で伝送するよ
う伝送ラインに接続されたアクセスとからなる。この装
置は所望の速度の関数として可変速度クロック信号を第
２のアクセスに供給する可変速度を有するクロック回路
（５０）からなる。
Description
【０００１】
【産業上の利用分野】本発明は同期端子と、モデムと、
モデムと同期端子間でデータ伝送を可能にする装置とか
らなり、該装置は、一方で、複数の端子接続されたアク
セス即ち：データを端子から受ける第１のアクセス及び
受信されたデータの速度を固定するよう端子にクロック
信号を供給する第２のアクセスと、他方で、データを均
一速度で伝送するよう伝送ラインに接続されたアクセス
とからなるシステムに係る。
モデムと同期端子間でデータ伝送を可能にする装置とか
らなり、該装置は、一方で、複数の端子接続されたアク
セス即ち：データを端子から受ける第１のアクセス及び
受信されたデータの速度を固定するよう端子にクロック
信号を供給する第２のアクセスと、他方で、データを均
一速度で伝送するよう伝送ラインに接続されたアクセス
とからなるシステムに係る。
【０００２】
【従来の技術】データ伝送の現在の問題点は端子の速度
を伝送ラインで生じた速度に適合することである。この
主旨に関して日本の文献、特開昭６３−１２０５３７号
が参考になる。
を伝送ラインで生じた速度に適合することである。この
主旨に関して日本の文献、特開昭６３−１２０５３７号
が参考になる。
【０００３】
【発明が解決しようとする課題】この種の問題点の明ら
かな解決策は同期モードを用いることであり、それによ
れば装置がそれに承認を与えるまで端子が伝送するのを
承認されない。このモードはデータ圧縮手順が実行さ
れ、特にＣＣＩＴＴの勧告Ｖ４２Ａを満足するモデムに
十分に適合される。実際、圧縮のレベルは端子により供
給されたデータの性質に依存して可変する。速度が毎秒
９６００ビットに制限される伝送ラインに対して、１９
２００ビット／秒の速度で端子により供給されるデータ
は、圧縮レベルが２より高い場合、伝送されうる。しか
し、圧縮レベルが２より低い場合、端子の速度は減じら
れるべきである。非同期モードにおいて、−チェックビ
ットＸON（伝送する承認）及びＸOFF（伝送の禁止）が
挿入されるモデムに供給されたデータの流れにか、−端
子が伝送する承認を得るよう閉状態に移り、端子が伝送
する禁止を受けるよう閉状態に移るよう、接続回路〔１
０６〕（この回路はＣＣＩＴＴ勧告で定義される）のい
ずれかに、作用がなされる。
かな解決策は同期モードを用いることであり、それによ
れば装置がそれに承認を与えるまで端子が伝送するのを
承認されない。このモードはデータ圧縮手順が実行さ
れ、特にＣＣＩＴＴの勧告Ｖ４２Ａを満足するモデムに
十分に適合される。実際、圧縮のレベルは端子により供
給されたデータの性質に依存して可変する。速度が毎秒
９６００ビットに制限される伝送ラインに対して、１９
２００ビット／秒の速度で端子により供給されるデータ
は、圧縮レベルが２より高い場合、伝送されうる。しか
し、圧縮レベルが２より低い場合、端子の速度は減じら
れるべきである。非同期モードにおいて、−チェックビ
ットＸON（伝送する承認）及びＸOFF（伝送の禁止）が
挿入されるモデムに供給されたデータの流れにか、−端
子が伝送する承認を得るよう閉状態に移り、端子が伝送
する禁止を受けるよう閉状態に移るよう、接続回路〔１
０６〕（この回路はＣＣＩＴＴ勧告で定義される）のい
ずれかに、作用がなされる。
【０００４】全てのこれらの測定は、端子の同期タイプ
の関係する時もはや適切になりえない。端子がフレーム
だけを伝送及び受信するので、特技ＸON及びＸOFF は解
釈されない。接続回路〔１０６〕は異なる意味を有す
る。この信号の欠落は一般に端子を非接続にする。
の関係する時もはや適切になりえない。端子がフレーム
だけを伝送及び受信するので、特技ＸON及びＸOFF は解
釈されない。接続回路〔１０６〕は異なる意味を有す
る。この信号の欠落は一般に端子を非接続にする。
【０００５】
【課題を解決するための手段】本発明により、データが
データ圧縮の処理を特に受けうるよう、可変速度でデー
タを発生する同期タイプの端子の接続を可能にする装置
が提案される。従って、かかる装置は所望の速度の関数
として可変速度クロック信号を該第２のアクセスに供給
する可変速度クロック回路からなる。
データ圧縮の処理を特に受けうるよう、可変速度でデー
タを発生する同期タイプの端子の接続を可能にする装置
が提案される。従って、かかる装置は所望の速度の関数
として可変速度クロック信号を該第２のアクセスに供給
する可変速度クロック回路からなる。
【０００６】
【実施例】添付図面と共にするがこの例に限定されない
以下の説明により本発明がより良く理解される。図１に
おいて、参照符号１は同期タイプの端子を示し、参考符
号２は電話線３に対して一定データ速度を確実にする本
発明による装置を示す。端子１はＣＣＩＴＴの勧告によ
り定義された下記の接続回路〔１０３〕，〔１１４〕，
〔１０４〕及び〔１１５〕で装置に接続される：〔１０
３〕：端子１から装置２へのデータ転送用回路、〔１１
４〕：回路〔１０３〕のデータの速度を固定するクロッ
ク信号用回路、〔１０４〕：装置２から端子１へのデー
タ転送用回路、〔１１５〕：回路〔１０４〕で供給され
たデータの速度を定義するクロック信号用回路。
以下の説明により本発明がより良く理解される。図１に
おいて、参照符号１は同期タイプの端子を示し、参考符
号２は電話線３に対して一定データ速度を確実にする本
発明による装置を示す。端子１はＣＣＩＴＴの勧告によ
り定義された下記の接続回路〔１０３〕，〔１１４〕，
〔１０４〕及び〔１１５〕で装置に接続される：〔１０
３〕：端子１から装置２へのデータ転送用回路、〔１１
４〕：回路〔１０３〕のデータの速度を固定するクロッ
ク信号用回路、〔１０４〕：装置２から端子１へのデー
タ転送用回路、〔１１５〕：回路〔１０４〕で供給され
たデータの速度を定義するクロック信号用回路。
【０００７】これらの異なる作動回路は夫々端子回路の
アクセスＡ１，Ａ２，Ａ３及びＡ４に接続される。装置
２は単一ＭＯＤＥＭ部分１０と、例えばＣＣＩＴＴの勧
告の勧告Ｖ４２Ａに記載されたようなデータ圧縮処理を
実行する処理部分１２で形成される。部分１０は雑誌切
換及び伝送、３号、１９８６年で出版されたジュセイソ
ベルニッシ、オルリッシュ他による「新規モデムの集積
基本回路」という題の記事で説明されたタイプのモデム
回路である。
アクセスＡ１，Ａ２，Ａ３及びＡ４に接続される。装置
２は単一ＭＯＤＥＭ部分１０と、例えばＣＣＩＴＴの勧
告の勧告Ｖ４２Ａに記載されたようなデータ圧縮処理を
実行する処理部分１２で形成される。部分１０は雑誌切
換及び伝送、３号、１９８６年で出版されたジュセイソ
ベルニッシ、オルリッシュ他による「新規モデムの集積
基本回路」という題の記事で説明されたタイプのモデム
回路である。
【０００８】部分１２はジーログにより製造された２８
５Ｃ３０の直列３０二重通信計器で構成される。部分Ａ
は端子１への接続用、部分Ｂはモデム回路１０への接続
用直列アクセスからなる。回路３０の並列アクセス３５
は特にマイクロプロセッサ４０からなる処理アンサンブ
ルと、該アンサンブルの作動命令からなるリードオンリ
メモリ４２と、ランダムアクセスメモリ４４とに接続さ
れる。
５Ｃ３０の直列３０二重通信計器で構成される。部分Ａ
は端子１への接続用、部分Ｂはモデム回路１０への接続
用直列アクセスからなる。回路３０の並列アクセス３５
は特にマイクロプロセッサ４０からなる処理アンサンブ
ルと、該アンサンブルの作動命令からなるリードオンリ
メモリ４２と、ランダムアクセスメモリ４４とに接続さ
れる。
【０００９】本発明により、可変速度クロック信号を接
続回路〔１１４〕のように振舞う端子のアクセスへ供給
しうる可変速度クロック回路５０が提供される。端子か
ら入来する伝送さるべき異なるデータはメモリ４４に配
置されたスタックＰに先ず置かれる。最小値Ｖmin と最
大値Ｖmax 間で変化しえ、プログラムごとに分析された
このスタックの状態は、接続回路〔１１４〕に印加さる
べき周波数を決定する。決定情報はライン５２により伝
えられる。スタックが減少し、値Ｖmin に近づく傾向に
あることが注目される場合、高周波数の信号は〔１１
４〕に印加され、反対に、信号が値Ｖmax に近づく傾向
にある場合、速度は減少される。Ｔ．Ｒ．Ｔで製造され
たＣＯＭＰＡＣシリーズの端子は接続回路〔１１４〕の
状態を満足することが認められるべきである。
続回路〔１１４〕のように振舞う端子のアクセスへ供給
しうる可変速度クロック回路５０が提供される。端子か
ら入来する伝送さるべき異なるデータはメモリ４４に配
置されたスタックＰに先ず置かれる。最小値Ｖmin と最
大値Ｖmax 間で変化しえ、プログラムごとに分析された
このスタックの状態は、接続回路〔１１４〕に印加さる
べき周波数を決定する。決定情報はライン５２により伝
えられる。スタックが減少し、値Ｖmin に近づく傾向に
あることが注目される場合、高周波数の信号は〔１１
４〕に印加され、反対に、信号が値Ｖmax に近づく傾向
にある場合、速度は減少される。Ｔ．Ｒ．Ｔで製造され
たＣＯＭＰＡＣシリーズの端子は接続回路〔１１４〕の
状態を満足することが認められるべきである。
【００１０】図２は、クロック信号が直列コントローラ
のクロック信号出力から入来するクロック回路５０の詳
細を表わす。これらの信号は２，４，８，１６による分
割を表わす異なる出力がマルチプレクサ２１０の入力Ｅ
２，Ｅ３，Ｅ４，Ｅ５に接続されたカウンタ２００のカ
ウント入力に印加される。マルチプレクサの他の入力Ｅ
１はクロック信号の相補信号を受ける。この補数はイン
バータ２１２により生じる。カウンタ２００は桁上げ信
号が現われる時ワイヤ５２で伝達された値を有効にする
ようにインバータ２１７により桁上げ信号をアライメン
ト回路２１５に伝達する出力Ｃを有する。
のクロック信号出力から入来するクロック回路５０の詳
細を表わす。これらの信号は２，４，８，１６による分
割を表わす異なる出力がマルチプレクサ２１０の入力Ｅ
２，Ｅ３，Ｅ４，Ｅ５に接続されたカウンタ２００のカ
ウント入力に印加される。マルチプレクサの他の入力Ｅ
１はクロック信号の相補信号を受ける。この補数はイン
バータ２１２により生じる。カウンタ２００は桁上げ信
号が現われる時ワイヤ５２で伝達された値を有効にする
ようにインバータ２１７により桁上げ信号をアライメン
ト回路２１５に伝達する出力Ｃを有する。
【００１１】かかる回路の動作を図３に表わされるタイ
ムチャートの助けで以下に説明する。参照符号Ｅ１乃至
Ｅ５の信号は同じ参照符号を有する入力に印加されるも
のに対応する。信号Ｃは桁上げ信号及び
ムチャートの助けで以下に説明する。参照符号Ｅ１乃至
Ｅ５の信号は同じ参照符号を有する入力に印加されるも
のに対応する。信号Ｃは桁上げ信号及び
【００１２】
【数１】
【００１３】はその相補信号である。出力に形成された
信号は同じ参照符号を有する接続回路を想起させる参照
符号〔１１４〕で示される。開始の時点ｔ0でなされ、
ここで出力信号は下式のようである。 〔１１４〕＝Ｅ３ その後、時点ｔ1 で、ライン５２で伝送された制御信号
はより速い信号がアクセス〔１１４〕に印加されるよう
にする。速度を変える為、時点Ｔ2 に現われる桁上げ信
号の出現が待たれる。この時点で、カウンタ２００の全
ての出力信号は、例えばその時点の以後、アクセス〔１
１４〕での速度が時間的にずれた過渡現象が生じること
なく変化しうるよう、良く定義された「１値」を有す
る。
信号は同じ参照符号を有する接続回路を想起させる参照
符号〔１１４〕で示される。開始の時点ｔ0でなされ、
ここで出力信号は下式のようである。 〔１１４〕＝Ｅ３ その後、時点ｔ1 で、ライン５２で伝送された制御信号
はより速い信号がアクセス〔１１４〕に印加されるよう
にする。速度を変える為、時点Ｔ2 に現われる桁上げ信
号の出現が待たれる。この時点で、カウンタ２００の全
ての出力信号は、例えばその時点の以後、アクセス〔１
１４〕での速度が時間的にずれた過渡現象が生じること
なく変化しうるよう、良く定義された「１値」を有す
る。
【図１】本発明による装置を示す図である。
【図２】本発明による装置の一部を形成する可変速度ク
ロック回路を示す図である。
ロック回路を示す図である。
【図３】図２に示す回路の説明に必要なタイムチャート
を示す。
を示す。
１ 端子 ２ 装置 ３ 電話線 １０ ＭＯＤＥＭ部分 １２ 処理部分 ３０ 回路 ３５ 並列アクセス ４０ マイクロプロセッサ ４２ リードオンリメモリ ４４ ランダムアクセスメモリ ５０ クロック回路 ５２ ライン ２００ カウンタ ２１０ マルチプレクサ ２１２，２１７ インバータ ２１５ 整合回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｍ 11/00 ３０３ 7117−5Ｋ (72)発明者 ジヤン−ポール ギヨン フランス国 シヤビーユ 92370 ブルバ ード ドウ ラ リベラシオン 13番地 (72)発明者 ジヤクリーヌ カトルク フランス国 ヴイユジユフ 94800 リユ アンリ バルブス 23番地
Claims (5)
- 【請求項１】 同期端子と、モデムと、モデムと同期端
子間でデータ伝送を可能にする装置とからなり、該装置
は、一方で、複数の端子接続されたアクセス、即ち：デ
ータを端子から受ける第１のアクセス及び受信されたデ
ータの速度を固定するよう端子にクロック信号を供給す
る第２のアクセスと、他方で、データを均一速度で伝送
するよう伝送ラインに接続されたアクセスとからなり、
所望の速度の関数として可変速度クロック信号を該第２
のアクセスに供給する可変速度クロック回路からなるこ
とを特徴とするシステム。 - 【請求項２】 クロック回路は速度選択回路と、異なる
速度が良く決められた値を示す時選択回路を瞬間制御す
る所望速度の有効レジスタとからなることを特徴とする
請求項１記載のシステム。 - 【請求項３】 請求項１又は２記載のデータ伝送を可能
にする装置。 - 【請求項４】 装置はモデムに集積されることを特徴と
する請求項１又は２記載のシステムで用いられるモデ
ム。 - 【請求項５】 装置は同期端子に集積されることを特徴
とする請求項１又は２記載のシステムで用いられる同期
端子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9106588 | 1991-05-31 | ||
| FR9106588 | 1991-05-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05153104A true JPH05153104A (ja) | 1993-06-18 |
Family
ID=9413336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4133278A Pending JPH05153104A (ja) | 1991-05-31 | 1992-05-26 | モデムと同期端子間で可変速度データ伝送を可能にする装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5434891A (ja) |
| EP (1) | EP0516232B1 (ja) |
| JP (1) | JPH05153104A (ja) |
| KR (1) | KR920022719A (ja) |
| CA (1) | CA2069856A1 (ja) |
| DE (1) | DE69224322D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5659799A (en) * | 1995-10-11 | 1997-08-19 | Creative Technology, Ltd. | System for controlling disk drive by varying disk rotation speed when buffered data is above high or below low threshold for predetermined damping period |
| US6061411A (en) * | 1995-12-22 | 2000-05-09 | Compaq Computer Corporation | Method and apparatus for synchronizing a serial bus clock to a serial bus function clock |
| US6480138B1 (en) | 1997-02-11 | 2002-11-12 | Continental Teves Ag & Co. Ohg | Method of transmitting data within pulse intervals of a rotational speed signal, and circuit arrangement for implementing the method |
| GB2331678A (en) * | 1997-11-25 | 1999-05-26 | Daewoo Electronics Co Ltd | Controlling data flow in a synchronous data compression system |
| US6047021A (en) * | 1998-04-16 | 2000-04-04 | Grimes; James E. | Methods and apparatus for exchanging data |
| US6816934B2 (en) * | 2000-12-22 | 2004-11-09 | Hewlett-Packard Development Company, L.P. | Computer system with registered peripheral component interconnect device for processing extended commands and attributes according to a registered peripheral component interconnect protocol |
| US6266731B1 (en) | 1998-09-03 | 2001-07-24 | Compaq Computer Corporation | High speed peripheral interconnect apparatus, method and system |
| US7202981B2 (en) * | 2001-11-01 | 2007-04-10 | Kuo-Jeng Wang | Method and system for increasing scanning speed |
| US7420715B2 (en) * | 2001-12-11 | 2008-09-02 | Transpacific Ip, Ltd. | Method and system for promoting scanning speed |
| US7460257B2 (en) * | 2002-11-04 | 2008-12-02 | Chen-Ho Lee | Technique for transferring image information from a scanning apparatus |
| DE102005054347A1 (de) * | 2005-11-15 | 2007-05-24 | Atmel Duisburg Gmbh | Elektronische Schaltung und Verfahren zum Betreiben einer elektronischen Schaltung |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2639895C2 (de) * | 1976-09-04 | 1983-06-16 | Nixdorf Computer Ag, 4790 Paderborn | Verfahren zur Übertragung von Informationssignalen aus einem Informationsspeicher in einem Datenkanal in Datenverarbeitungsanlagen und Einrichtung zur Durchführung des Verfahrens |
| US4288860A (en) * | 1979-08-02 | 1981-09-08 | Sperry Corporation | Dynamic storage synchronizer using variable oscillator and FIFO buffer |
| US4344132A (en) * | 1979-12-14 | 1982-08-10 | International Business Machines Corporation | Serial storage interface apparatus for coupling a serial storage mechanism to a data processor input/output bus |
| DE3311030A1 (de) * | 1983-03-25 | 1984-09-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und schaltungsanordnung zum uebertragen von datensignalen zwischen teilnehmerstellen eines datennetzes |
| US4569062A (en) * | 1984-06-28 | 1986-02-04 | Dellande Brian W | Interface circuit for interfacing between asynchronous data in start/stop format and synchronous data |
| US4737722A (en) * | 1985-07-26 | 1988-04-12 | Advanced Micro Devices, Inc. | Serial port synchronizer |
| JPS63120537A (ja) * | 1986-11-08 | 1988-05-24 | Nec Corp | Ｒｓ２３２ｃインタフエ−ス端末制御装置 |
| JPH0821914B2 (ja) * | 1987-09-30 | 1996-03-04 | 岩崎通信機株式会社 | 終端装置 |
| US4841561A (en) * | 1987-12-08 | 1989-06-20 | General Datacomm, Inc. | Operating default group selectable data communication equipment |
-
1992
- 1992-05-22 EP EP92201470A patent/EP0516232B1/fr not_active Expired - Lifetime
- 1992-05-22 DE DE69224322T patent/DE69224322D1/de not_active Expired - Lifetime
- 1992-05-26 JP JP4133278A patent/JPH05153104A/ja active Pending
- 1992-05-28 KR KR1019920009103A patent/KR920022719A/ko not_active Application Discontinuation
- 1992-05-28 CA CA002069856A patent/CA2069856A1/en not_active Abandoned
-
1994
- 1994-06-14 US US08/259,936 patent/US5434891A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5434891A (en) | 1995-07-18 |
| CA2069856A1 (en) | 1992-12-01 |
| KR920022719A (ko) | 1992-12-19 |
| DE69224322D1 (de) | 1998-03-12 |
| EP0516232A1 (fr) | 1992-12-02 |
| EP0516232B1 (fr) | 1998-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05153104A (ja) | モデムと同期端子間で可変速度データ伝送を可能にする装置 | |
| US6147997A (en) | Mechanism to support an UTOPIA interface over a backplane | |
| JP2002204272A (ja) | 信号伝送装置および信号伝送システム | |
| US5757872A (en) | Clock recovery circuit | |
| EP0049627A2 (en) | Byte-to-bit synchronizing circuitry | |
| JPH0363861B2 (ja) | ||
| US5369636A (en) | Multiple communication speed converting apparatus | |
| EP0725352B1 (en) | Communication system and relay thereof | |
| JP2793490B2 (ja) | パラレル・シリアル変換回路 | |
| JPH03258132A (ja) | 通信端末装置 | |
| EP1525722A2 (en) | Packet signal processing architecture | |
| JPH08223249A (ja) | インタフェース装置 | |
| KR0155718B1 (ko) | 동기 데이타 발생장치 | |
| KR950004949B1 (ko) | 키폰 주장치의 메인카드와 로칼카드간의 고속 데이타 송/수신 회로 | |
| KR100279007B1 (ko) | 에이디에스엘데이터속도조절장치 | |
| JP2793491B2 (ja) | シリアル・パラレル変換回路 | |
| KR950012595B1 (ko) | 디지틀 음성통화 모델 시스템의 망 종단 및 통화로 장치 | |
| JPH02305247A (ja) | 通信制御装置 | |
| JPH01183931A (ja) | 多重化装置 | |
| KR100345600B1 (ko) | 에이디에스엘 디엠티 모뎀의 디맵퍼 장치 | |
| KR920000092B1 (ko) | 디지탈 전화기를 이용한 디지탈 단말 접속회로 | |
| JPH0296447A (ja) | 通信制御装置 | |
| KR0157389B1 (ko) | 교환기내 디지탈 가입자 장치의 통신제어회로 | |
| JPH0556489A (ja) | マルチフレーム制御方式 | |
| JP2001034575A (ja) | ビデオ／ネットワーク・インタフェース装置 |