JPH05153099A - 双方向性信号線の信号送受信回路 - Google Patents
双方向性信号線の信号送受信回路Info
- Publication number
- JPH05153099A JPH05153099A JP34236991A JP34236991A JPH05153099A JP H05153099 A JPH05153099 A JP H05153099A JP 34236991 A JP34236991 A JP 34236991A JP 34236991 A JP34236991 A JP 34236991A JP H05153099 A JPH05153099 A JP H05153099A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- signal line
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bidirectional Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】 １本の双方向性信号線を使用して２つの出力
回路が同時に信号線を駆動する送受信回路において、信
号線上に生じる論理和信号の他に、他方の出力回路の出
力信号を検出できるようにする。 【構成】 １本の双方向性信号線Ｓ１で接続される装
置、例えは装置Ｕ１では、入力回路Ｒ１は信号線Ｓ１の
信号を入力して信号線のレベル判定を行う。又、出力回
路Ｔ１の電流を検出する電流検出回路Ｃ１と、状態判別
回路Ｃ２を設け、この状態判別回路Ｃ２で各出力回路Ｔ
１，Ｔ２のＯＮ，ＯＦＦ状態を判別し、出力回路Ｔ１が
ＯＮの場合でも出力回路Ｔ２の出力信号を検出可能とす
る。
回路が同時に信号線を駆動する送受信回路において、信
号線上に生じる論理和信号の他に、他方の出力回路の出
力信号を検出できるようにする。 【構成】 １本の双方向性信号線Ｓ１で接続される装
置、例えは装置Ｕ１では、入力回路Ｒ１は信号線Ｓ１の
信号を入力して信号線のレベル判定を行う。又、出力回
路Ｔ１の電流を検出する電流検出回路Ｃ１と、状態判別
回路Ｃ２を設け、この状態判別回路Ｃ２で各出力回路Ｔ
１，Ｔ２のＯＮ，ＯＦＦ状態を判別し、出力回路Ｔ１が
ＯＮの場合でも出力回路Ｔ２の出力信号を検出可能とす
る。
Description
【０００１】
【産業上の利用分野】本発明は双方向性信号線の信号送
受信回路に関し、特に双方向性信号線にワイヤードＯＲ
された複数の出力回路が同時にＯＮとなり、その論理和
信号を受信する場合の信号中継回路に使用する信号送受
信回路に関する。
受信回路に関し、特に双方向性信号線にワイヤードＯＲ
された複数の出力回路が同時にＯＮとなり、その論理和
信号を受信する場合の信号中継回路に使用する信号送受
信回路に関する。
【０００２】
【従来の技術】従来の双方向性信号線の信号送受信回路
として、図３に示すものがある。プルアップ抵抗Ｒによ
って電源電圧ＶCCにプルアップされた１本の双方向信号
線Ｓ１を介して、２つの装置Ｕ１及びＵ２が接続され、
各装置の出力回路Ｔ１，Ｔ２と、入力回路Ｒ１，Ｒ２が
接続される。各出力回路Ｔ１及びＴ２は、その出力端を
信号線Ｓ１にワイヤードＯＲ接続する。この出力回路Ｔ
１及びＴ２は通常、コレクタ又はドレインを信号線Ｓ１
に接続したトランジスタが使用される。
として、図３に示すものがある。プルアップ抵抗Ｒによ
って電源電圧ＶCCにプルアップされた１本の双方向信号
線Ｓ１を介して、２つの装置Ｕ１及びＵ２が接続され、
各装置の出力回路Ｔ１，Ｔ２と、入力回路Ｒ１，Ｒ２が
接続される。各出力回路Ｔ１及びＴ２は、その出力端を
信号線Ｓ１にワイヤードＯＲ接続する。この出力回路Ｔ
１及びＴ２は通常、コレクタ又はドレインを信号線Ｓ１
に接続したトランジスタが使用される。
【０００３】入力回路Ｒ１及びＲ２は、信号線Ｓ１上の
信号を入力して、電源電圧レベルか又はグランドレベル
かの判別をし、その判別結果を受信信号ＲＳ１及びＲＳ
２として出力する。信号線Ｓ１上の信号の電圧は入力回
路Ｒ１及びＲ２に対して同じであり、したがって、受信
信号ＲＳ１とＲＳ２は全く同じ値となる。ＲＳ１及びＲ
Ｓ２は、Ｓ１上でワイヤードＯＲ接続によって送信信号
ＴＳ１及びＴＳ２の論理和となっており、この真理値表
を表１に示す。
信号を入力して、電源電圧レベルか又はグランドレベル
かの判別をし、その判別結果を受信信号ＲＳ１及びＲＳ
２として出力する。信号線Ｓ１上の信号の電圧は入力回
路Ｒ１及びＲ２に対して同じであり、したがって、受信
信号ＲＳ１とＲＳ２は全く同じ値となる。ＲＳ１及びＲ
Ｓ２は、Ｓ１上でワイヤードＯＲ接続によって送信信号
ＴＳ１及びＴＳ２の論理和となっており、この真理値表
を表１に示す。
【０００４】
【表１】 このような双方向性信号線の信号送受信回路は、ＩＥＥ
Ｅ− 488規格をはじめとして、多くのパラレル信号バス
規格や、コンピュータのバックプレーンバスの規格に採
用され使用されている。
Ｅ− 488規格をはじめとして、多くのパラレル信号バス
規格や、コンピュータのバックプレーンバスの規格に採
用され使用されている。
【０００５】図３に示した従来の双方向性信号線の送受
信回路による接続を、信号線Ｓ１の間に新たに中継回路
を挿入した場合を図４に示す。図４に示す双方向性信号
線用中継回路Ｕ３では分割された信号線Ｓ１−１及びＳ
１−２に接続する双方向性信号送受信回路は従来と全く
同じであり、出力回路Ｔ１１及びＴ２２は出力回路Ｔ１
及びＴ２と、又入力回路Ｒ１１及びＲ２２は入力回路Ｒ
１及びＲ２と全く同じ回路である。
信回路による接続を、信号線Ｓ１の間に新たに中継回路
を挿入した場合を図４に示す。図４に示す双方向性信号
線用中継回路Ｕ３では分割された信号線Ｓ１−１及びＳ
１−２に接続する双方向性信号送受信回路は従来と全く
同じであり、出力回路Ｔ１１及びＴ２２は出力回路Ｔ１
及びＴ２と、又入力回路Ｒ１１及びＲ２２は入力回路Ｒ
１及びＲ２と全く同じ回路である。
【０００６】
【発明が解決しようとする課題】この中継回路Ｕ３で
は、双方向性という本質的な問題のために信号ループが
生じてしまい、相手下方の出力回路の出力信号を検出す
ることができなくなるという問題がある。例えば、ＴＳ
１という送信信号はＴ１→Ｒ１１→Ｔ２２→Ｒ２２→Ｔ
１１→Ｒ１１→Ｔ２２→…とループしてしまい一旦Ｔ１
がＯＮとなると、信号線Ｓ１−１及びＳ１−２上の信号
はグランドレベルに固定してしまい、Ｔ１がＯＦＦに戻
っても信号線Ｓ１−１及びＳ１−２上の信号は、Ｖccレ
ベルに復帰しなくなる。送信信号ＴＳ２についても全く
同様であり、信号線Ｓ１−１及びＳ１−２上の論理和信
号だけでは双方向性信号の中継はできなくなる。本発明
の目的は、自己の出力回路がＯＮされた場合でも、相手
方の出力回路の出力信号を検出することが可能な信号送
受信回路を提供することにある。
は、双方向性という本質的な問題のために信号ループが
生じてしまい、相手下方の出力回路の出力信号を検出す
ることができなくなるという問題がある。例えば、ＴＳ
１という送信信号はＴ１→Ｒ１１→Ｔ２２→Ｒ２２→Ｔ
１１→Ｒ１１→Ｔ２２→…とループしてしまい一旦Ｔ１
がＯＮとなると、信号線Ｓ１−１及びＳ１−２上の信号
はグランドレベルに固定してしまい、Ｔ１がＯＦＦに戻
っても信号線Ｓ１−１及びＳ１−２上の信号は、Ｖccレ
ベルに復帰しなくなる。送信信号ＴＳ２についても全く
同様であり、信号線Ｓ１−１及びＳ１−２上の論理和信
号だけでは双方向性信号の中継はできなくなる。本発明
の目的は、自己の出力回路がＯＮされた場合でも、相手
方の出力回路の出力信号を検出することが可能な信号送
受信回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明の信号送受信回路
は、１本の双方向性信号線から一方の出力回路に流れる
電流を検出する電流検出回路と、この電流検出回路で検
出した電流の大小から前記一方の出力回路がＯＦＦで電
流が流れない状態、両方の出力回路がＯＮで中間レベル
の電流が流れる状態、前記一方の出力回路がＯＮで最大
の電流が流れる状態の３つの状態のいずれかを判別する
状態判別回路を有している。例えば、出力回路には、コ
レクタ又はドレインが信号線に接続されたトランジスタ
が用いられる。
は、１本の双方向性信号線から一方の出力回路に流れる
電流を検出する電流検出回路と、この電流検出回路で検
出した電流の大小から前記一方の出力回路がＯＦＦで電
流が流れない状態、両方の出力回路がＯＮで中間レベル
の電流が流れる状態、前記一方の出力回路がＯＮで最大
の電流が流れる状態の３つの状態のいずれかを判別する
状態判別回路を有している。例えば、出力回路には、コ
レクタ又はドレインが信号線に接続されたトランジスタ
が用いられる。
【０００８】
【作用】一方の出力回路がＯＮで信号線の電圧がグラン
ドレベルに駆動されている場合にも、信号線を流れる電
流の大小を判別して他方の出力回路の出力信号を検出す
ることが可能となる。
ドレベルに駆動されている場合にも、信号線を流れる電
流の大小を判別して他方の出力回路の出力信号を検出す
ることが可能となる。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の信号送受信回路のブロッ
ク図である。プルアップ抵抗Ｒを用いて電源電圧レベル
（ＶCC）にプルアップされた一本の双方向性信号線Ｓ１
を介して２つの装置Ｕ１及びＵ２が同時に信号送受信を
行っている。出力回路Ｔ１及びＴ２は、ドレイン端子を
信号線Ｓ１にワイヤードＯＲ接続したＭＯＳ型トランジ
スタであり、それぞれ送信信号ＴＳ１及びＴＳ２が
“１”の時、ＯＮ状態となって、信号線Ｓ１をグランド
レベルに駆動する。
る。図１は本発明の一実施例の信号送受信回路のブロッ
ク図である。プルアップ抵抗Ｒを用いて電源電圧レベル
（ＶCC）にプルアップされた一本の双方向性信号線Ｓ１
を介して２つの装置Ｕ１及びＵ２が同時に信号送受信を
行っている。出力回路Ｔ１及びＴ２は、ドレイン端子を
信号線Ｓ１にワイヤードＯＲ接続したＭＯＳ型トランジ
スタであり、それぞれ送信信号ＴＳ１及びＴＳ２が
“１”の時、ＯＮ状態となって、信号線Ｓ１をグランド
レベルに駆動する。
【００１０】入力回路Ｒ１及びＲ２は、信号線Ｓ１上の
信号を入力して、電源電圧レベルか、又はグランドレベ
ルかの判別をし、その結果を反転して受信信号ＲＳ１及
びＲＳ２として出力する。入力回路Ｒ１及びＲ２は同じ
Ｓ１上の信号を入力し、したがって信号ＲＳ１とＲＳ２
は全く同じ値となる。信号ＲＳ１及びＲＳ２は、信号線
Ｓ１上のワイヤードＯＲ結合によって信号ＴＳ１及びＴ
Ｓ２の論理和となり表１に示した真理値表に従う。
信号を入力して、電源電圧レベルか、又はグランドレベ
ルかの判別をし、その結果を反転して受信信号ＲＳ１及
びＲＳ２として出力する。入力回路Ｒ１及びＲ２は同じ
Ｓ１上の信号を入力し、したがって信号ＲＳ１とＲＳ２
は全く同じ値となる。信号ＲＳ１及びＲＳ２は、信号線
Ｓ１上のワイヤードＯＲ結合によって信号ＴＳ１及びＴ
Ｓ２の論理和となり表１に示した真理値表に従う。
【００１１】更に、この実施例では装置Ｕ１に例示する
ように、電流検出回路Ｃ１と状態判別回路Ｃ２が設けら
れる。そして、状態判別回路Ｃ２の出力一部と入力回路
Ｒ１との出力とは論理積回路ＡＮＤと、論理和回路ＯＲ
に夫々入力される。電流検出回路Ｃ１は、抵抗Ｒから出
力回路Ｔ１のトランジスタを経由してグランドへ流れる
電流を検出する回路であり、電流を検知するためのカレ
ントプローブは、信号線Ｓ１とＴ１の接続部、又はＴ１
のソース端子に取り付ける。一方、状態判別回路Ｃ２
は、電流検出回路Ｃ１の出力信号から電流レベルの大小
によって３つの状態の判別を行い、３つの出力信号のい
ずれかひとつだけに“１”を出力する。この状態の判別
条件と出力信号との関係を表２に示す。
ように、電流検出回路Ｃ１と状態判別回路Ｃ２が設けら
れる。そして、状態判別回路Ｃ２の出力一部と入力回路
Ｒ１との出力とは論理積回路ＡＮＤと、論理和回路ＯＲ
に夫々入力される。電流検出回路Ｃ１は、抵抗Ｒから出
力回路Ｔ１のトランジスタを経由してグランドへ流れる
電流を検出する回路であり、電流を検知するためのカレ
ントプローブは、信号線Ｓ１とＴ１の接続部、又はＴ１
のソース端子に取り付ける。一方、状態判別回路Ｃ２
は、電流検出回路Ｃ１の出力信号から電流レベルの大小
によって３つの状態の判別を行い、３つの出力信号のい
ずれかひとつだけに“１”を出力する。この状態の判別
条件と出力信号との関係を表２に示す。
【００１２】
【表２】
【００１３】即ち、電流がゼロレベルで信号Ｔ１ＯＦＦ
が“１”の時、ＲＳ１＝ＴＳ２となり、受信信号ＲＳ１
はそのまま送信信号ＴＳ２として使用できる。又、電流
が中間レベルのときは、信号Ｔ１ＯＮ・Ｔ２ＯＮが
“１”となり、ＴＳ２は“１”となる。更に、電流が最
大レベルのときは、信号Ｔ１ＯＮ・Ｔ２ＯＦＦが“１”
となり、ＴＳ２は“０”となる。したがって、一本の信
号線を使って従来の論理和信号と同時に相手側出力回路
の出力信号を検出することが可能となる。
が“１”の時、ＲＳ１＝ＴＳ２となり、受信信号ＲＳ１
はそのまま送信信号ＴＳ２として使用できる。又、電流
が中間レベルのときは、信号Ｔ１ＯＮ・Ｔ２ＯＮが
“１”となり、ＴＳ２は“１”となる。更に、電流が最
大レベルのときは、信号Ｔ１ＯＮ・Ｔ２ＯＦＦが“１”
となり、ＴＳ２は“０”となる。したがって、一本の信
号線を使って従来の論理和信号と同時に相手側出力回路
の出力信号を検出することが可能となる。
【００１４】図２は本発明の第２実施例の信号送受信回
路のブロック図であり、図１と同一部分には同一符号を
付してある。この構成では、出力回路Ｔ１及びＴ２とし
て、オープンコレクタタイプのバッファを使用してい
る。又、電流検出回路Ｃ１のカレントプローブがＴ２側
に流れる電流を検出する位置に取付けられている。この
構成によっても、図１の回路と同様の作用効果をえるこ
とができる。即ち、３つの状態の判別を行い３つの出力
信号のいずれかひとつだけに“１”を出力する。状態の
判別条件と出力信号との関係を表３に示す。
路のブロック図であり、図１と同一部分には同一符号を
付してある。この構成では、出力回路Ｔ１及びＴ２とし
て、オープンコレクタタイプのバッファを使用してい
る。又、電流検出回路Ｃ１のカレントプローブがＴ２側
に流れる電流を検出する位置に取付けられている。この
構成によっても、図１の回路と同様の作用効果をえるこ
とができる。即ち、３つの状態の判別を行い３つの出力
信号のいずれかひとつだけに“１”を出力する。状態の
判別条件と出力信号との関係を表３に示す。
【００１５】
【表３】
【００１６】このような回路において、例えば第２実施
例の回路を中継回路に適用した場合の構成を図３に示
す。同図において、Ｕ３は中継回路、Ｃ１及びＣ２は中
継器、Ｔ１１及びＴ２２は出力回路、Ｃ１１及びＣ２１
は電流検出回路、Ｃ１２及びＣ２２は状態判別回路を示
している。この回路では、電流検出回路Ｃ１２及びＣ２
２の出力によって再現された信号ＴＳ１及びＴＳ２は、
夫々中継器Ｃ１及びＣ２で中継された後、出力回路Ｔ２
２及びＴ１１を介して夫々信号線Ｓ１−２及びＳ１−１
上に出力され、中継回路を挿入する前の一本の信号線Ｓ
１上で得られる信号と全く同じ信号をＳ１−２及びＳ１
−２上に生じさせる。
例の回路を中継回路に適用した場合の構成を図３に示
す。同図において、Ｕ３は中継回路、Ｃ１及びＣ２は中
継器、Ｔ１１及びＴ２２は出力回路、Ｃ１１及びＣ２１
は電流検出回路、Ｃ１２及びＣ２２は状態判別回路を示
している。この回路では、電流検出回路Ｃ１２及びＣ２
２の出力によって再現された信号ＴＳ１及びＴＳ２は、
夫々中継器Ｃ１及びＣ２で中継された後、出力回路Ｔ２
２及びＴ１１を介して夫々信号線Ｓ１−２及びＳ１−１
上に出力され、中継回路を挿入する前の一本の信号線Ｓ
１上で得られる信号と全く同じ信号をＳ１−２及びＳ１
−２上に生じさせる。
【００１７】
【発明の効果】以上説明したように本発明は、双方向性
信号線を駆動する出力回路に流れる電流を検出し、その
大小により２つの出力回路のＯＮまたはＯＦＦの組合わ
せを判別することにより、一本の信号線における電圧レ
ベルで得られた論理和信号を入力すると同時に、相手側
出力回路の出力信号を検出することが可能になるという
効果を有する。
信号線を駆動する出力回路に流れる電流を検出し、その
大小により２つの出力回路のＯＮまたはＯＦＦの組合わ
せを判別することにより、一本の信号線における電圧レ
ベルで得られた論理和信号を入力すると同時に、相手側
出力回路の出力信号を検出することが可能になるという
効果を有する。
【図１】本発明の信号送受信回路の一実施例のブロック
回路図である。
回路図である。
【図２】本発明の第２実施例のブロック回路図である。
【図３】本発明の第２実施例を中継回路に適用した例の
ブロック図である。
ブロック図である。
【図４】従来の双方向性信号送受信回路の一例のブロッ
ク回路図である。
ク回路図である。
【図５】従来の回路を中継回路に応用したブロック回路
図である。
図である。
Ｕ１，Ｕ２ 装置 Ｕ３ 中継回路 Ｔ１，Ｔ２ 出力回路 Ｒ１，Ｒ２ 入力回路 Ｃ１，Ｃ１１，Ｃ２１ 電流検出回路 Ｃ２，Ｃ１２，Ｃ２２ 状態判別回路 Ｓ１ 双方向性信号線
Claims (2)
- 【請求項１】 プルアップ抵抗回路によって電源電圧レ
ベルにプルアップされた１本の双方向性信号線をグラン
ドレベルにＯＮ又はＯＦＦする出力回路と、前記信号線
上の信号を入力し電源電圧レベル又はグランドレベルの
いずれか一方に判定する入力回路とを夫々有し、前記信
号線を介して互いに双方向の信号入出力を同時に行う２
つの信号送受信回路において、前記信号線から一方の出
力回路に流れる電流を検出する電流検出回路と、この電
流検出回路で検出した電流の大小から前記一方の出力回
路がＯＦＦで電流が流れない状態、両方の出力回路がＯ
Ｎで中間レベルの電流が流れる状態、前記一方の出力回
路がＯＮで最大の電流が流れる状態の３つの状態のいず
れかを判別する状態判別回路を有し、前記一方の出力回
路がＯＮで前記信号線の電圧がグランドレベルに駆動さ
れている場合にも、前記信号線を流れる電流の大小を判
別して他方の出力回路の出力信号を検出することを特徴
とする双方向性信号線の信号送受信回路。 - 【請求項２】 出力回路を、コレクタ又はドレインが信
号線に接続されたトランジスタで構成してなる請求項１
の双方向性信号線の信号送受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34236991A JP2845000B2 (ja) | 1991-11-30 | 1991-11-30 | 双方向性信号線の信号送受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34236991A JP2845000B2 (ja) | 1991-11-30 | 1991-11-30 | 双方向性信号線の信号送受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05153099A true JPH05153099A (ja) | 1993-06-18 |
| JP2845000B2 JP2845000B2 (ja) | 1999-01-13 |
Family
ID=18353198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34236991A Expired - Fee Related JP2845000B2 (ja) | 1991-11-30 | 1991-11-30 | 双方向性信号線の信号送受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2845000B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009133633A1 (ja) * | 2008-04-30 | 2009-11-05 | 株式会社ビー・アンド・プラス | 入出力信号制御装置 |
| WO2010109590A1 (ja) * | 2009-03-24 | 2010-09-30 | 株式会社ビー・アンド・プラス | 入出力信号制御装置およびこれを用いた入出力信号制御システム |
| JP2020522909A (ja) * | 2017-05-03 | 2020-07-30 | 日本テキサス・インスツルメンツ合同会社 | 電流検出器及び制御論理回路を用いるオープンドレイン通信システムのための中継器 |
-
1991
- 1991-11-30 JP JP34236991A patent/JP2845000B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009133633A1 (ja) * | 2008-04-30 | 2009-11-05 | 株式会社ビー・アンド・プラス | 入出力信号制御装置 |
| JP4589462B2 (ja) * | 2008-04-30 | 2010-12-01 | 株式会社ビー・アンド・プラス | 入出力信号制御装置 |
| US7911232B2 (en) | 2008-04-30 | 2011-03-22 | B & Plus K.K. | Input/output signal controller |
| JPWO2009133633A1 (ja) * | 2008-04-30 | 2011-08-25 | 株式会社ビー・アンド・プラス | 入出力信号制御装置 |
| WO2010109590A1 (ja) * | 2009-03-24 | 2010-09-30 | 株式会社ビー・アンド・プラス | 入出力信号制御装置およびこれを用いた入出力信号制御システム |
| JP4751969B2 (ja) * | 2009-03-24 | 2011-08-17 | 株式会社ビー・アンド・プラス | 入出力信号制御装置およびこれを用いた入出力信号制御システム |
| US8443112B2 (en) | 2009-03-24 | 2013-05-14 | B & Plus K.K. | Input/output signal controller and input/output signal control system employing the input/output controller |
| JP2020522909A (ja) * | 2017-05-03 | 2020-07-30 | 日本テキサス・インスツルメンツ合同会社 | 電流検出器及び制御論理回路を用いるオープンドレイン通信システムのための中継器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2845000B2 (ja) | 1999-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5243623A (en) | Switchable multi-mode transceiver interface device | |
| EP0843414B1 (en) | Receiver | |
| JPH06506336A (ja) | 差動型ドライバ／レシーバ回路 | |
| JPH0738542A (ja) | 送受信回路 | |
| JPH04218855A (ja) | スプリット・レベル・バス | |
| KR940001612A (ko) | 자동 감지 및 재편성 기능을 갖춘 네트워크칩 | |
| JP2008512885A (ja) | 信号伝送装置 | |
| JP2845000B2 (ja) | 双方向性信号線の信号送受信回路 | |
| US6690196B1 (en) | Simultaneous bi-directional I/O system | |
| JP3024583B2 (ja) | バス終端回路 | |
| JPH06224976A (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| EP1404050A2 (en) | Input/output circuit for simultaneously bidirectional transmission | |
| JPS6024620B2 (ja) | パルス送受信回路 | |
| JP3344878B2 (ja) | 双方向通信用インターフェイス回路 | |
| JPH04238434A (ja) | 伝送装置 | |
| JPH07221679A (ja) | 差動信号伝送システムの断線検出装置 | |
| JPS63234653A (ja) | 極性反転検出回路 | |
| JPS6084050A (ja) | 回線断検出回路 | |
| JPH051161Y2 (ja) | ||
| JP3354329B2 (ja) | 多重伝送装置 | |
| JPH098851A (ja) | 信号伝送システム及び信号終端回路 | |
| JPS59228450A (ja) | 回線断検出回路 | |
| JP2605062Y2 (ja) | 双方向平衡伝送回路 | |
| JPH0514338A (ja) | 非同期伝送の暗号化回路 | |
| JPH06284044A (ja) | データ伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071030 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081030 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091030 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091030 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101030 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20111030 |
|
| LAPS | Cancellation because of no payment of annual fees |