JP3024583B2 - バス終端回路 - Google Patents
バス終端回路Info
- Publication number
- JP3024583B2 JP3024583B2 JP9070205A JP7020597A JP3024583B2 JP 3024583 B2 JP3024583 B2 JP 3024583B2 JP 9070205 A JP9070205 A JP 9070205A JP 7020597 A JP7020597 A JP 7020597A JP 3024583 B2 JP3024583 B2 JP 3024583B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- circuit
- resistor
- terminating
- termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、バス終端回路に関
する。
する。
【０００２】
【従来の技術】従来のＭＯＳ ＬＳＩを使用したバス回
路では、入力信号レベルが中間値レベル、シュレショル
ドレベル付近にあると、ＬＳＩの消費電力が増加すると
いう問題があり、一般的には終端を行わないか、また
は、行う場合にはテブナン終端ではなくシリーズ終端を
行うのが通例であった。
路では、入力信号レベルが中間値レベル、シュレショル
ドレベル付近にあると、ＬＳＩの消費電力が増加すると
いう問題があり、一般的には終端を行わないか、また
は、行う場合にはテブナン終端ではなくシリーズ終端を
行うのが通例であった。
【０００３】しかし、最近の高速バス回路では、シリー
ズ終端のみを使用するとバス回路端での反射が起こり、
波形の整合性を失うという欠点があった。
ズ終端のみを使用するとバス回路端での反射が起こり、
波形の整合性を失うという欠点があった。
【０００４】また、ＳＣＳＩ（ＡＮＳＩ Ｘ３．１３１
−１９８６）等の一部の規格化されたバス回路では、テ
ブナン終端することが規定されている。このようなバス
で、テブナン終端の欠点であるところの消費電力増加を
防ぐために、終端抵抗と電源とを切り離す方法が知られ
ている（例えば、特開平５−６７０４７号公報参照）。
しかし、この従来の方法では、終端抵抗を電源より切断
／接続するための信号線が別途必要となり、さらに、そ
の信号線を制御するための回路も必要になるという欠点
があった。
−１９８６）等の一部の規格化されたバス回路では、テ
ブナン終端することが規定されている。このようなバス
で、テブナン終端の欠点であるところの消費電力増加を
防ぐために、終端抵抗と電源とを切り離す方法が知られ
ている（例えば、特開平５−６７０４７号公報参照）。
しかし、この従来の方法では、終端抵抗を電源より切断
／接続するための信号線が別途必要となり、さらに、そ
の信号線を制御するための回路も必要になるという欠点
があった。
【０００５】
【発明が解決しようとする課題】上述した従来の技術の
第１の問題点は、バス回路の終端を行う際にＣＭＯＳＬ
ＳＩを使用したバス回路では、テブナン終端を採用する
と消費電力が増加するということである。
第１の問題点は、バス回路の終端を行う際にＣＭＯＳＬ
ＳＩを使用したバス回路では、テブナン終端を採用する
と消費電力が増加するということである。
【０００６】その理由は、テブナン終端を採用すると、
バスの信号線に信号が送られていない時にはバスの信号
レベルが中間値レベルになり、バスに接続されているＣ
ＭＯＳ ＬＳＩの入力バッファに中間値レベルの信号が
入力されることにより、ＬＳＩの消費電力が増加し、テ
ブナン終端を付けることによっても抵抗を介して電源−
グランド間に電流が流れ、その分だけ消費電力が増加す
るからである。
バスの信号線に信号が送られていない時にはバスの信号
レベルが中間値レベルになり、バスに接続されているＣ
ＭＯＳ ＬＳＩの入力バッファに中間値レベルの信号が
入力されることにより、ＬＳＩの消費電力が増加し、テ
ブナン終端を付けることによっても抵抗を介して電源−
グランド間に電流が流れ、その分だけ消費電力が増加す
るからである。
【０００７】第２の問題点は、消費電力を考慮し、シリ
ーズ終端を採用すると、波形がバス端での反射波により
乱れ、信号の高速伝送ができなくなることである。
ーズ終端を採用すると、波形がバス端での反射波により
乱れ、信号の高速伝送ができなくなることである。
【０００８】その理由は、最近では高速データ処理のた
めにバスの高速化が必要とされており、バスに接続され
るＬＳＩのＩ／Ｏバッファも高駆動能力のものが使用さ
れるが、これによって波形のｔｒ／ｔｆも速くなり、シ
リーズ終端ではバス端での反射波が防げないからであ
る。
めにバスの高速化が必要とされており、バスに接続され
るＬＳＩのＩ／Ｏバッファも高駆動能力のものが使用さ
れるが、これによって波形のｔｒ／ｔｆも速くなり、シ
リーズ終端ではバス端での反射波が防げないからであ
る。
【０００９】本発明の目的は、上述の問題点を解決し、
伝送波形の整合性を確保することでバスのメディアディ
レイを低減し、バスの高速化を行うと共に、低消費電力
化を達成できるバス終端回路を提供することにある。
伝送波形の整合性を確保することでバスのメディアディ
レイを低減し、バスの高速化を行うと共に、低消費電力
化を達成できるバス終端回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明のバス終端回路
は、バスが遷移状態すなわち波形の立ち上がり／立ち下
がり状態にあるかまたは定常状態すなわちＨｉｇｈレベ
ルかＬｏｗレベルのどちらかの一定レベル状態にあるか
を検出する検出手段と、バスをテブナン終端するための
終端抵抗と、前記検出手段から信号を受け取りバス回路
から前記終端抵抗を切り離す手段と、前記検出手段から
信号を受け取り前記終端抵抗を電源から切り離す手段と
を有する。
は、バスが遷移状態すなわち波形の立ち上がり／立ち下
がり状態にあるかまたは定常状態すなわちＨｉｇｈレベ
ルかＬｏｗレベルのどちらかの一定レベル状態にあるか
を検出する検出手段と、バスをテブナン終端するための
終端抵抗と、前記検出手段から信号を受け取りバス回路
から前記終端抵抗を切り離す手段と、前記検出手段から
信号を受け取り前記終端抵抗を電源から切り離す手段と
を有する。
【００１１】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１２】図１は、本発明の実施の形態を示すブロッ
ク図である。
ク図である。
【００１３】図１（ａ）において、ＬＳＩ入出力バッフ
ァ１ａ〜１ｆはバスの信号線２に接続されている。バス
信号線２には端子３が設けられている。図１（ｂ）を参
照すると、本発明のバス終端回路は、バス信号線２より
波形が入力されることでバスが遷移状態にあるかまたは
ＨｉｇｈレベルあるいはＬｏｗレベルの一定レベル出力
状態にあるかを検出するバス状態検出回路４と、テブナ
ン終端回路を構成するバスの終端抵抗８および９と、こ
のテブナン終端回路の電源端子５とから構成される。
ァ１ａ〜１ｆはバスの信号線２に接続されている。バス
信号線２には端子３が設けられている。図１（ｂ）を参
照すると、本発明のバス終端回路は、バス信号線２より
波形が入力されることでバスが遷移状態にあるかまたは
ＨｉｇｈレベルあるいはＬｏｗレベルの一定レベル出力
状態にあるかを検出するバス状態検出回路４と、テブナ
ン終端回路を構成するバスの終端抵抗８および９と、こ
のテブナン終端回路の電源端子５とから構成される。
【００１４】また、バス状態検出回路４から信号を受
け、テブナン終端抵抗８および９を、バス信号線の状態
によって、バス信号線に接続したり、切断したりするた
めの回路７が設けられており、さらに、バス状態検出回
路４から信号を受け、テブナン終端抵抗８および９をバ
ス信号線の状態に応じて電源に接続したり切断したりす
る回路６が設けられている。
け、テブナン終端抵抗８および９を、バス信号線の状態
によって、バス信号線に接続したり、切断したりするた
めの回路７が設けられており、さらに、バス状態検出回
路４から信号を受け、テブナン終端抵抗８および９をバ
ス信号線の状態に応じて電源に接続したり切断したりす
る回路６が設けられている。
【００１５】図１（ｂ）に示される本発明のバス終端回
路がバスの両端のバス信号線端子にそれぞれ接続されて
いる。
路がバスの両端のバス信号線端子にそれぞれ接続されて
いる。
【００１６】次に、本発明の実施の形態の動作について
図１を参照して詳細に説明する。
図１を参照して詳細に説明する。
【００１７】バスの信号線２に接続されたＬＳＩの入出
力バッファ１ａ〜１ｆのいずれかがバスを駆動すると、
バス信号線２は遷移状態すなわち波形の立ち上がり／立
ち下がり状態になる。この波形がバスを伝播していき、
バスの両端に設けられた本発明のバス終端回路（図１
（ｂ））に入力される。入力された波形によって、バス
状態検出回路４が動作し、バスが遷移状態になったこと
が判明すると、バス状態検出回路４は、テブナン終端抵
抗８および９をバス信号線および電源に接続するための
回路７および６に信号を送り、テブナン終端抵抗８およ
び９をバス信号線および電源に接続する。
力バッファ１ａ〜１ｆのいずれかがバスを駆動すると、
バス信号線２は遷移状態すなわち波形の立ち上がり／立
ち下がり状態になる。この波形がバスを伝播していき、
バスの両端に設けられた本発明のバス終端回路（図１
（ｂ））に入力される。入力された波形によって、バス
状態検出回路４が動作し、バスが遷移状態になったこと
が判明すると、バス状態検出回路４は、テブナン終端抵
抗８および９をバス信号線および電源に接続するための
回路７および６に信号を送り、テブナン終端抵抗８およ
び９をバス信号線および電源に接続する。
【００１８】これによって、バスは整合終端されるの
で、バス信号線より本発明の終端回路に入力された波形
に対して反射が起こらず整合終端されるので、充分なノ
イズ・マージンを見込んでもメディアディレイとしては
バスの伝搬時間τだけを考えればよく、反射分を見て２
τにする必要がないので信号の高速伝播が可能になる。
で、バス信号線より本発明の終端回路に入力された波形
に対して反射が起こらず整合終端されるので、充分なノ
イズ・マージンを見込んでもメディアディレイとしては
バスの伝搬時間τだけを考えればよく、反射分を見て２
τにする必要がないので信号の高速伝播が可能になる。
【００１９】一方、バスがレベル出力状態であると、バ
ス状態検出回路４が動作し、回路７および６によりテブ
ナン終端抵抗をバス信号線および電源から切り離す。こ
の結果、終端抵抗を通して流れる電流が無くなり、消費
電力も少なくすることができる。
ス状態検出回路４が動作し、回路７および６によりテブ
ナン終端抵抗をバス信号線および電源から切り離す。こ
の結果、終端抵抗を通して流れる電流が無くなり、消費
電力も少なくすることができる。
【００２０】図２は、本発明のバス終端回路の実施例を
示す回路図である。
示す回路図である。
【００２１】図２を参照すると、バス状態検出回路４
（図１）は、Ｖref1端子１０と、Ｖref2端子１１と、前
記各電位レベルとバス波形との比較回路１２および１３
とから構成される。この２つの比較回路１２および１３
の出力をＥｘ−ＯＲ回路１４に入力することで、バスが
遷移状態にあれば、Ｅｘ−ＯＲ回路１４がＨｉｇｈ出力
を出す。この信号を受けて、ＮチャンネルＭＯＳトラン
ジスタ１６がテブナン終端抵抗１７および１８をバスの
信号線へ接続し、ＮチャンネルＭＯＳトランジスタ１５
が終端抵抗１７および１８を電源端子５に接続する。
（図１）は、Ｖref1端子１０と、Ｖref2端子１１と、前
記各電位レベルとバス波形との比較回路１２および１３
とから構成される。この２つの比較回路１２および１３
の出力をＥｘ−ＯＲ回路１４に入力することで、バスが
遷移状態にあれば、Ｅｘ−ＯＲ回路１４がＨｉｇｈ出力
を出す。この信号を受けて、ＮチャンネルＭＯＳトラン
ジスタ１６がテブナン終端抵抗１７および１８をバスの
信号線へ接続し、ＮチャンネルＭＯＳトランジスタ１５
が終端抵抗１７および１８を電源端子５に接続する。
【００２２】次に、本発明の実施例の動作について図２
および図３を参照して詳細に説明する。
および図３を参照して詳細に説明する。
【００２３】図３のI〜Lは、図２のI〜Lの点での波形を
示している。バスが遷移状態例えば立ち上がり波形にな
ると、本発明のバス終端回路に図３Iのような波形が入
力される。波形がリファレンス電圧Ｖref1以上になる
と、Ｖref1端子１０を持つ比較回路１２の出力はＨｉｇ
ｈレベルになり（図３J）、一方の比較回路１３はリフ
ァレンス電圧Ｖref2にバス波形が達するまでＬｏｗレベ
ルを出力する（図３K）。従って、図３JとKの波形が入
力されるＥｘ−ＯＲ回路１４の出力は図３Lのようにバ
スの波形（図３I）がリファレンス電圧Ｖref1からリフ
ァレンス電圧Ｖref2までの間、すなわち、バスが遷移状
態にある間、Ｈｉｇｈレベルを出力することになる。
示している。バスが遷移状態例えば立ち上がり波形にな
ると、本発明のバス終端回路に図３Iのような波形が入
力される。波形がリファレンス電圧Ｖref1以上になる
と、Ｖref1端子１０を持つ比較回路１２の出力はＨｉｇ
ｈレベルになり（図３J）、一方の比較回路１３はリフ
ァレンス電圧Ｖref2にバス波形が達するまでＬｏｗレベ
ルを出力する（図３K）。従って、図３JとKの波形が入
力されるＥｘ−ＯＲ回路１４の出力は図３Lのようにバ
スの波形（図３I）がリファレンス電圧Ｖref1からリフ
ァレンス電圧Ｖref2までの間、すなわち、バスが遷移状
態にある間、Ｈｉｇｈレベルを出力することになる。
【００２４】一方、その信号を受けるＮチャンネルＭＯ
Ｓトランジスタ１５および１６は、Ｈｉｇｈレベルがゲ
ートに入力されるとドレイン−ソース間がＯＮする性質
があり、これによって、ＮチャンネルＭＯＳトランジス
タ１６はバス信号線と終端抵抗１７および１８を接続
し、トランジスタ１５は電源端子５と終端抵抗１７およ
び１８を接続するので、バスを伝搬してきた波形は整合
終端され反射が起こらず、従って、見積るメディアディ
レイも反射を考慮しなくてすむので信号高速伝播が可能
となる。
Ｓトランジスタ１５および１６は、Ｈｉｇｈレベルがゲ
ートに入力されるとドレイン−ソース間がＯＮする性質
があり、これによって、ＮチャンネルＭＯＳトランジス
タ１６はバス信号線と終端抵抗１７および１８を接続
し、トランジスタ１５は電源端子５と終端抵抗１７およ
び１８を接続するので、バスを伝搬してきた波形は整合
終端され反射が起こらず、従って、見積るメディアディ
レイも反射を考慮しなくてすむので信号高速伝播が可能
となる。
【００２５】バスが一定のレベル状態にある時には、図
３JおよびKの波形は共に同じレベルを出力するのでＥｘ
−ＯＲ回路１４の出力はＬｏｗレベルになり、トランジ
スタ１５および１６はその信号を受けて共にＯＦＦとな
り、終端抵抗１７および１８は、バス信号線および電源
から切り離される。従って、電源より終端抵抗１７およ
び１８を通して流れる電流も無くなるので消費電力を減
らすことが可能となる。
３JおよびKの波形は共に同じレベルを出力するのでＥｘ
−ＯＲ回路１４の出力はＬｏｗレベルになり、トランジ
スタ１５および１６はその信号を受けて共にＯＦＦとな
り、終端抵抗１７および１８は、バス信号線および電源
から切り離される。従って、電源より終端抵抗１７およ
び１８を通して流れる電流も無くなるので消費電力を減
らすことが可能となる。
【００２６】
【発明の効果】第１の効果は、バスに伝送する波形に対
して、バスの特性インピーダンスに整合した低い終端抵
抗値で終端できるということである。これにより反射を
考慮する必要がなくなるため、バスのメディアディレイ
はτ分だけを考慮すればよく、最短のメディアディレイ
で波形伝送が可能なので高速伝送が可能となる。
して、バスの特性インピーダンスに整合した低い終端抵
抗値で終端できるということである。これにより反射を
考慮する必要がなくなるため、バスのメディアディレイ
はτ分だけを考慮すればよく、最短のメディアディレイ
で波形伝送が可能なので高速伝送が可能となる。
【００２７】その理由は、終端回路が必要なとき、即
ち、バスが遷移状態すなわち波形が立ち上がり／立ち下
がり状態にある時のみ終端回路がバスに接続されるの
で、定常時の消費電力、ＬＳＩ入出力バッファ駆動能力
を考慮する必要がなく、バスの特性インピーダンスに整
合した低い終端抵抗値で終端できるためである。
ち、バスが遷移状態すなわち波形が立ち上がり／立ち下
がり状態にある時のみ終端回路がバスに接続されるの
で、定常時の消費電力、ＬＳＩ入出力バッファ駆動能力
を考慮する必要がなく、バスの特性インピーダンスに整
合した低い終端抵抗値で終端できるためである。
【００２８】第２の効果は、消費電力が増加するテブナ
ン終端で消費電力を抑えて終端できることで、ＬＳＩの
入出力バッファ駆動能力をＨｉｇｈ側とＬｏｗ側でバラ
ンスが取れることにより、波形の立ち上がり／立ち下が
り共に同じヒートリングタイムになるので、無駄なメデ
ィアディレイを考えることが必要なくなり、高速伝送が
可能となる。
ン終端で消費電力を抑えて終端できることで、ＬＳＩの
入出力バッファ駆動能力をＨｉｇｈ側とＬｏｗ側でバラ
ンスが取れることにより、波形の立ち上がり／立ち下が
り共に同じヒートリングタイムになるので、無駄なメデ
ィアディレイを考えることが必要なくなり、高速伝送が
可能となる。
【００２９】その理由は、テブナン終端は、信号ライン
（バスライン）と電源−グランドの間に各抵抗が入る。
これにより、電源−グランド間に電流パスが増えるので
終端抵抗が入る分消費電力が増加する。しかし、本発明
の終端回路を使用すると終端が必要無い時、即ち、バス
のレベルが一定レベルを出力している場合は、終端回路
が電源より切り離されるので消費電力を低く抑えること
ができるためである。
（バスライン）と電源−グランドの間に各抵抗が入る。
これにより、電源−グランド間に電流パスが増えるので
終端抵抗が入る分消費電力が増加する。しかし、本発明
の終端回路を使用すると終端が必要無い時、即ち、バス
のレベルが一定レベルを出力している場合は、終端回路
が電源より切り離されるので消費電力を低く抑えること
ができるためである。
【００３０】
【図１】本発明の実施の形態のブロック図である。
【図２】本発明の実施例を示す回路図である。
【図３】本発明の実施例の動作波形を示すタイムチャー
トである。
トである。
１ａ〜１ｆ ＬＳＩ入出力バッファ ２ バス信号線 ３ バス信号線端 ４ バス状態検出回路 ５ 電源端子 ６ テブナン終端抵抗 ７ テブナン終端抵抗 ８，９ テブナン終端用抵抗 １０ Ｖref1端子 １１ Ｖref2端子 １２，１３ 比較回路 １４ Ｅｘ−ＯＲ回路 １５，１６ ＮチャンネルＭＯＳトランジスタ １７，１８ テブナン終端用抵抗 １９ シリーズ終端抵抗
Claims (4)
- 【請求項１】 バス回路の波形が遷移状態であるかまた
はレベル出力状態であるかを検出する検出手段と、電源
および前記バス回路に接続された終端抵抗と、前記検出
手段が前記遷移状態を検出している場合には前記終端抵
抗を前記電源および前記バス回路に接続し、一方、前記
検出手段が前記レベル出力状態を検出している場合には
前記終端抵抗を前記電源および前記バス回路から切り離
す接続／切断手段とを備えたことを特徴とするバス終端
回路。 - 【請求項２】 前記終端抵抗は、第１の抵抗素子と、該
第１の抵抗素子に接続された第２の抵抗素子とからな
り、前記第１の抵抗素子と前記第２の抵抗素子との接続
点が前記バス回路に接続されたことを特徴とする請求項
１記載のバス終端回路。 - 【請求項３】 前記検出手段は、 第１および第２の入力端子を有し、前記第１の入力端子
に第１のリファレンス電圧が供給され、前記第２の入力
端子が前記バス回路に接続された第１の比較手段と、 第１および第２の入力端子を有し、前記第１の入力端子
に第２のリファレンス電圧が供給され、前記第２の入力
端子が前記バス回路に接続された第２の比較手段と、 前記第１および第２の比較手段の出力が供給される排他
的論理和回路とを備えたことを特徴とする請求項１また
は２記載のバス終端回路。 - 【請求項４】 前記接続／切断手段は、ＮチャンネルＭ
ＯＳトランジスタであることを特徴とする請求項１、２
または３記載のバス終端回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9070205A JP3024583B2 (ja) | 1997-03-24 | 1997-03-24 | バス終端回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9070205A JP3024583B2 (ja) | 1997-03-24 | 1997-03-24 | バス終端回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10268992A JPH10268992A (ja) | 1998-10-09 |
| JP3024583B2 true JP3024583B2 (ja) | 2000-03-21 |
Family
ID=13424797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9070205A Expired - Fee Related JP3024583B2 (ja) | 1997-03-24 | 1997-03-24 | バス終端回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3024583B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6859883B2 (en) * | 2001-05-31 | 2005-02-22 | Koninklijke Philips Electronics N.V. | Parallel data communication consuming low power |
| JP3799251B2 (ja) | 2001-08-24 | 2006-07-19 | エルピーダメモリ株式会社 | メモリデバイス及びメモリシステム |
| JP4939339B2 (ja) * | 2007-08-20 | 2012-05-23 | ルネサスエレクトロニクス株式会社 | 差動送信回路、差動受信回路、信号伝送回路および信号伝送システム |
| JP5223421B2 (ja) * | 2008-04-03 | 2013-06-26 | トヨタ自動車株式会社 | 通信装置 |
| JP2011035188A (ja) * | 2009-08-03 | 2011-02-17 | Nippon Telegr & Teleph Corp <Ntt> | 差動駆動回路 |
-
1997
- 1997-03-24 JP JP9070205A patent/JP3024583B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10268992A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100433019B1 (ko) | 출력 버퍼 회로 | |
| US7164299B2 (en) | Output buffer circuit having pre-emphasis function | |
| US6549971B1 (en) | Cascaded differential receiver circuit | |
| US6054881A (en) | Input/output (I/O) buffer selectively providing resistive termination for a transmission line coupled thereto | |
| US5859541A (en) | Data processor having an output terminal with selectable output impedances | |
| EP0475711B1 (en) | System for transferring data between IC chips | |
| JP3699764B2 (ja) | ドライバ回路装置及びインターフェース | |
| US5528168A (en) | Power saving terminated bus | |
| US5592104A (en) | Output buffer having transmission gate and isolated supply terminals | |
| US6518792B2 (en) | Method and circuitry for a pre-emphasis scheme for single-ended center taped terminated high speed digital signaling | |
| GB2403083A (en) | A voltage-mode differential line driver with current-mode pre-emphasis | |
| WO2017221508A1 (ja) | リンギング抑制回路 | |
| JPH07235952A (ja) | 信号伝送回路およびその回路を用いた信号伝送装置 | |
| JPH04218855A (ja) | スプリット・レベル・バス | |
| JP3024583B2 (ja) | バス終端回路 | |
| US7276939B2 (en) | Semiconductor integrated circuit | |
| US6944239B2 (en) | CMOS receiver for simultaneous bi-directional links | |
| JPH07302144A (ja) | インタフェース回路 | |
| US6054875A (en) | Output buffer for a mixed voltage environment | |
| JPH10126316A (ja) | 終端装置 | |
| JP4454013B2 (ja) | 差動出力回路 | |
| US6541998B2 (en) | Active termination circuit with an enable/disable | |
| JP3551957B2 (ja) | メモリ等の素子間の信号伝送システム | |
| JP3821089B2 (ja) | 送受信システムのインターフェース回路、及びその消費電力削減方法 | |
| US6590433B2 (en) | Reduced power consumption bi-directional buffer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991221 |
|
| LAPS | Cancellation because of no payment of annual fees |