JP2011035188A - 差動駆動回路 - Google Patents

差動駆動回路 Download PDF

Info

Publication number
JP2011035188A
JP2011035188A JP2009180462A JP2009180462A JP2011035188A JP 2011035188 A JP2011035188 A JP 2011035188A JP 2009180462 A JP2009180462 A JP 2009180462A JP 2009180462 A JP2009180462 A JP 2009180462A JP 2011035188 A JP2011035188 A JP 2011035188A
Authority
JP
Japan
Prior art keywords
resistor
drive circuit
differential drive
inverted signal
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009180462A
Other languages
English (en)
Inventor
Minoru Togashi
稔 富樫
Hiroshi Koizumi
弘 小泉
Yusuke Otomo
祐輔 大友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2009180462A priority Critical patent/JP2011035188A/ja
Publication of JP2011035188A publication Critical patent/JP2011035188A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】テブナン終端回路の良好な終端特性を維持し、且つ消費電力の削減を図った差動駆動回路を提供する。
【解決手段】非反転信号側のテブナン終端回路を、電源端子VCCと非反転信号端子TPとの間に接続した抵抗R1と、該非反転信号端TPと接地GNDとの間に接続した抵抗R2とで構成し、反転信号側のテブナン終端回路を、電源端子VCCと反転信号端子TNとの間に接続した抵抗R3と、該反転信号端子TNと接地GNDとの間に接続した抵抗R4とで構成したレーザの差動駆動回路において、抵抗R2と接地GNDとの間および抵抗R4と接地GNDとの間に、レーザ駆動時は動作し、レーザ駆動のスタンバイ時は非動作となる共通の電流源J1を挿入接続した。
【選択図】図1

Description

本発明は、差動信号終端部分にテブナン終端回路を用いたレーザの差動駆動回路に関するものである。
レーザ駆動回路においては、その差動駆動信号の伝送線路における不用意な反射および輻射を防ぐために終端回路が付加されるが、いくつかある終端回路のなかでも、テブナン終端回路(非特許文献1参照)は良好な終端特性を示す。差動駆動回路のテブナン終端回路は、図4に示すように、非反転信号伝送線路に接続される非反転信号端子TPに、電源端子VCC側との間に抵抗R1を、接地GNDとの間に抵抗R2を接続して構成した非反転信号側のテブナン終端回路と、反転信号伝送線路に接続される反転信号端子TNに、電源端子VCC側との間に抵抗R3を、接地GNDとの間に抵抗R4を接続して構成した反転信号側のテブナン終端回路からなる。抵抗R1,R2はその並列抵抗値が非反転信号伝送路の特性インピーダンスに合致するよう設定され、抵抗R3,R4はその並列抵抗値が反転信号伝送路の特性インピーダンスに合致するよう設定される。
J.Nemec著、「Circuit termination methodologies and their characteristics」、Wescon/97論文集(ISBN:0-7803-4303-4)、556〜561頁、IEEE発行、1997年11月。
しかしながら、このテブナン終端回路は、電源端子VCCと接地GNDとの間に直列抵抗が挿入されている構成であり、常時電流が流れてしまう。レーザ駆動回路の最終段のような大電流駆動を行う回路では、80mA程度の電流が流れ、電源端子VCCが3.3Vの場合には、250mW以上電力を消費してしまう。一方、レーザ駆動回路の集積回路では、昨今低消費電力化が強く要求されており、レーザ駆動のスタンバイ時には電流が流れない構成が望まれている。
本発明の目的は、テブナン終端回路の良好な終端特性を維持し、且つ消費電力の削減を図った差動駆動回路を提供することである。
上記目的を達成するために、請求項1にかかる発明は、非反転信号側のテブナン終端回路を、電源端子と非反転信号端子との間に接続した第1の抵抗と、該非反転信号端子と接地との間に接続した第2の抵抗とで構成し、反転信号側のテブナン終端回路を、前記電源端子と反転信号端子との間に接続した第3の抵抗と、該反転信号端子と接地との間に接続した第4の抵抗とで構成したレーザの差動駆動回路において、前記非反転信号側のテブナン終端回路および前記反転信号側のテブナン終端回路は、レーザ駆動のスタンバイ時は、前記接地への接続と前記電源端子への接続のすくなとも一方が遮断されるようにしたことを特徴とする。
請求項2にかかる発明は、請求項1に記載の差動駆動回路において、前記第2の抵抗と前記接地との間および前記第4の抵抗と前記接地との間に、レーザ駆動時は動作し、レーザ駆動のスタンバイ時は非動作となる個々の又は共通の電流源を挿入接続したことを特徴とする。
請求項3にかかる発明は、請求項1に記載の差動駆動回路において、前記第2の抵抗と前記接地との間および前記第4の抵抗と前記接地との間に、レーザ駆動時はオンし、レーザ駆動のスタンバイ時はオフする個々の又は共通のスイッチング素子を挿入接続したことを特徴とする。
請求項4にかかる発明は、請求項1に記載の差動駆動回路において、前記第1の抵抗と前記電源端子との間および前記第3の抵抗と前記電源端子との間に、レーザ駆動時は動作し、レーザ駆動のスタンバイ時は非動作となる個々の又は共通の電流源を挿入接続したことを特徴とする。
請求項5にかかる発明は、請求項1に記載の差動駆動回路において、前記第1の抵抗と前記電源端子との間および前記第3の抵抗と前記電源端子との間に、レーザ駆動時はオンし、レーザ駆動のスタンバイ時はオフする個々の又は共通のスイッチング素子を挿入接続したことを特徴とする。
本発明によれば、テブナン終端回路が、レーザ駆動時には正常動作するので良好な終端特性を維持することができ、レーザ駆動のスタンバイ時はそのテブナン終端回路がシャットダウン状態となるので、消費電力を削減できるという効果がある。
本発明の第1の実施例の差動駆動回路のテブナン終端回路の回路図である。 本発明の第2の実施例の差動駆動回路のテブナン終端回路の回路図である。 本発明の第3の実施例の差動駆動回路のテブナン終端回路の回路図である。 従来の差動駆動回路のテブナン終端回路の回路図である。 第1の実施例のテブナン終端回路の端子TP,TNの電圧波形図である。 第2の実施例のテブナン終端回路の端子TP,TNの電圧波形図である。 第3の実施例のテブナン終端回路の端子TP,TNの電圧波形図である。 従来のテブナン終端回路の端子TP,TNの電圧波形図である。
<第1の実施例>
図1に本発明の第1の実施例の差動駆動回路のテブナン終端回路を示す。本実施例のテブナン終端回路は、非反転信号伝送線路に接続される非反転信号端子TPに、電源端子VCC側との間に抵抗R1を、共通端子TBとの間に抵抗R2を接続するとともに、反転信号伝送線路に接続される反転信号端子TNに、電源端子VCC側との間に抵抗R3を、共通端子TBとの間に抵抗R4を接続し、その共通端子TBと接地GNDとの間に電流源J1を接続して構成される。
抵抗R1,R2はその並列抵抗値が非反転信号伝送路の特性インピーダンスに合致するよう設定され、抵抗R3,R4はその並列抵抗値が反転信号伝送路の特性インピーダンスに合致するよう設定される。また、電流源J1は、レーザ駆動回路が動作するレーザ駆動時は電圧端子VCSがイネーブルになることで電流を流し、レーザ駆動回路が動作しないレーザ駆動のスタンバイ時は電圧端子VCSがディスイネーブルになることで電流を遮断する。
以上により、テブナン終端回路は、レーザ駆動時には正常動作するので良好な終端特性を維持することができ、レーザ駆動のスタンバイ時はテブナン終端回路がシャットダウン状態となるので、消費電力が削減される。
<第2の実施例>
図2に本発明の第2の実施例の差動駆動回路のテブナン終端回路を示す。本実施例のテブナン終端回路は、図1における端子TBと接地GNDとの間にノーマリオフ型のNMOSトランジスタMN1(スイッチング素子)を接続したものである。このトランジスタMN1は、レーザ駆動時は、電圧端子VCSがハイレベルになってオンし、抵抗R1,R2の経路と抵抗R3,R4の経路に電流を流し、テブナン終端回路を機能させる。また、レーザ駆動のスタンバイ時は、電圧端子VCSがロウレベルになってオフし、抵抗R1,R2の経路と抵抗R3,R4の経路に流れる電流を遮断する。
<第3の実施例>
図3に本発明の第3の実施例の差動駆動回路のテブナン終端回路を示す。本実施例のテブナン終端回路は、抵抗R2と接地GNDとの間に電流源J2を、抵抗R4と接地GNDとの間に電流源J3を、それぞれ接続したものである。それら電流源J2,J3は、レーザ駆動時は電圧端子VCSがイネーブルになることで電流を流し、レーザ駆動のスタンバイ時は電圧VCSがディスイネーブルになることで電流を遮断する。なお、この電流源J2,J3は、図2で説明したNMOSトランジスタMN1と同様なトランジスタに置き換えることができる。
<電圧波形>
図5に第1の実施例(図1)の端子TP,TNのレーザ駆動の電圧波形を、図6に第2の実施例(図2)の端子TP,TNのレーザ駆動の電圧波形を、図7に第3の実施例(図3)の端子TP,TNのレーザ駆動の電圧波形を、図8に従来例(図4)の端子TP,TNのレーザ駆動の電圧波形を、それぞれ示す。従来例のテブナン終端回路の電圧波形と比べて、電流源J1〜J3やトランジスタMN1を接続したテブナン終端回路の電圧波形は、0.1V程度の波形の暴れが見られるが、レーザ駆動動作に悪影響は無い。
<その他の実施例>
なお、以上の各実施例では、抵抗R2と接地GNDの間、抵抗R4と接地GNDの間に電流源J1〜J3やトランジスタMN1を接続して、レーザ駆動のスタンバイ時は、それら電流源J1〜J3やトランジスタMN1を遮断することで、テブナン終端回路をシャットダウンさせるようにしたが、抵抗R1と電源端子VCC、抵抗R3と電源端子VCCの間に別の電流源や別のトランジスタを接続し、レーザ駆動のスタンバイ時は、それら別の電流源や別のトランジスタを遮断することで、テブナン終端回路をシャットダウンさせるようにすることもできる。すなわち、テブナン終端回路は、レーザ駆動のスタンバイ時は、接地GNDへの接続と電源端子VCCへの接続のすくなとも一方が遮断されるようにすればよい。
TP:非反転信号端子
TN:反転信号端子
TB:共通端子
VCS:電圧端子
J1〜J3:電流源
R1〜R4:抵抗
VCC:電源端子
GND:接地

Claims (5)

  1. 非反転信号側のテブナン終端回路を、電源端子と非反転信号端子との間に接続した第1の抵抗と、該非反転信号端子と接地との間に接続した第2の抵抗とで構成し、反転信号側のテブナン終端回路を、前記電源端子と反転信号端子との間に接続した第3の抵抗と、該反転信号端子と接地との間に接続した第4の抵抗とで構成したレーザの差動駆動回路において、
    前記非反転信号側のテブナン終端回路および前記反転信号側のテブナン終端回路は、レーザ駆動のスタンバイ時は、前記接地への接続と前記電源端子への接続のすくなとも一方が遮断されるようにしたことを特徴とする差動駆動回路。
  2. 請求項1に記載の差動駆動回路において、
    前記第2の抵抗と前記接地との間および前記第4の抵抗と前記接地との間に、レーザ駆動時は動作し、レーザ駆動のスタンバイ時は非動作となる個々の又は共通の電流源を挿入接続したことを特徴とする差動駆動回路。
  3. 請求項1に記載の差動駆動回路において、
    前記第2の抵抗と前記接地との間および前記第4の抵抗と前記接地との間に、レーザ駆動時はオンし、レーザ駆動のスタンバイ時はオフする個々の又は共通のスイッチング素子を挿入接続したことを特徴とする差動駆動回路。
  4. 請求項1に記載の差動駆動回路において、
    前記第1の抵抗と前記電源端子との間および前記第3の抵抗と前記電源端子との間に、レーザ駆動時は動作し、レーザ駆動のスタンバイ時は非動作となる個々の又は共通の電流源を挿入接続したことを特徴とする差動駆動回路。
  5. 請求項1に記載の差動駆動回路において、
    前記第1の抵抗と前記電源端子との間および前記第3の抵抗と前記電源端子との間に、レーザ駆動時はオンし、レーザ駆動のスタンバイ時はオフする個々の又は共通のスイッチング素子を挿入接続したことを特徴とする差動駆動回路。
JP2009180462A 2009-08-03 2009-08-03 差動駆動回路 Pending JP2011035188A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009180462A JP2011035188A (ja) 2009-08-03 2009-08-03 差動駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009180462A JP2011035188A (ja) 2009-08-03 2009-08-03 差動駆動回路

Publications (1)

Publication Number Publication Date
JP2011035188A true JP2011035188A (ja) 2011-02-17

Family

ID=43763965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009180462A Pending JP2011035188A (ja) 2009-08-03 2009-08-03 差動駆動回路

Country Status (1)

Country Link
JP (1) JP2011035188A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181417A (ja) * 1992-12-15 1994-06-28 Fujitsu Ltd 終端装置
JPH08298526A (ja) * 1995-04-27 1996-11-12 Fujitsu Ltd 信号線の終端回路
JPH10268992A (ja) * 1997-03-24 1998-10-09 Nec Corp バス終端回路
JP2004304146A (ja) * 2003-03-20 2004-10-28 Ricoh Co Ltd 光源駆動装置及び画像形成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06181417A (ja) * 1992-12-15 1994-06-28 Fujitsu Ltd 終端装置
JPH08298526A (ja) * 1995-04-27 1996-11-12 Fujitsu Ltd 信号線の終端回路
JPH10268992A (ja) * 1997-03-24 1998-10-09 Nec Corp バス終端回路
JP2004304146A (ja) * 2003-03-20 2004-10-28 Ricoh Co Ltd 光源駆動装置及び画像形成装置

Similar Documents

Publication Publication Date Title
JP5792552B2 (ja) 電源供給制御システム及び半導体集積回路
JP2010524303A5 (ja)
US9024660B2 (en) Driving circuit with zero current shutdown and a driving method thereof
JP2015153762A (ja) 静電気保護回路
US20090289668A1 (en) Output driver circuit for an integrated circuit
JP5710175B2 (ja) 電源切替回路
JP5806972B2 (ja) 出力ドライバ回路
JP2012209762A (ja) レベル生成回路
KR101869752B1 (ko) 반도체 장치
JP2011035188A (ja) 差動駆動回路
JP2003229748A (ja) アナログスイッチ回路
TWI511442B (zh) 資料控制電路
JP2012114504A (ja) 電源スイッチ回路
JP2006352726A (ja) 出力バッファ回路
JP2006261233A (ja) 入力保護回路
TWI401854B (zh) 保護電路
JP2003258614A (ja) 逆流防止機能付きアナログスイッチ回路
CN217282880U (zh) 一种晶振io口的esd漏电保护结构
JP2013106063A (ja) 半導体装置及びそれを用いた電子機器
JP5277987B2 (ja) 半導体装置およびその制御方法、並びに電子機器
KR100728944B1 (ko) 와이드 전압형 입력 버퍼 회로
JP2004304475A (ja) トレラント入力回路
JP5067463B2 (ja) ドライブ回路
JP2009017276A (ja) 半導体装置
JP2004172796A (ja) アナログ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20111101

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

A131 Notification of reasons for refusal

Effective date: 20130604

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

A02 Decision of refusal

Effective date: 20131122

Free format text: JAPANESE INTERMEDIATE CODE: A02