JPH051161Y2 - - Google Patents

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案は二線式の平衡信号用いたシステムに
おいて平衡信号の形態のまま論理積と論理和を求
めることができ、またその平衡信号の形態のまま
伝送することができる平衡信号用論理回路に関す
る。

「考案の背景」 例えば測定器とデータ集録装置、大形装置のユ
ニツト相互を結ぶ伝送路等において雑音に対して
強い除去率を持つことから二線式の平衡信号が用
いられる場合が多い。

平衡信号は例えばツイストペアのような二線式
伝送路を使つて伝送され、装置間の伝送に用いら
れている。従つて装置の内部では不平衡信号に変
換されて通常の回路素子（共通電位を基準として
動作する回路素子）を使つて各種の処理が行なわ
れる。

従つて複数の平衡信号が与えられてこの複数の
平衡信号の論理積又は論理和を求めるためには平
衡信号を不平衡信号に変換し、この不平衡信号を
通常の論理演算回路素子を使つて論理演算し、そ
の論理演算結果を再度伝送するには再び平衡信号
に変換して伝送している。

「従来技術」 第５図に従来の回路を示す。従来は平衡信号路
１を通じて与えられる複数の平衡信号を演算増幅
器群２によつて不平衡信号に変換し、不平衡信号
を論理演算素子群３と４を使つて論理演算し、そ
の論理演算結果をバツフア増幅器５と６によつて
平衡信号に逆変換し、平衡信号路７と８に多入力
の論理演算結果を出力するようにしている。

ここで論理演算素子群３はこの例ではアンドゲ
ート群によつて構成した場合を示す。よつて平衡
信号路７には多入力信号の論理積が出力される。

また演算素子群４はオアゲート群によつて構成
した場合を示す。よつて平衡信号路８には多入力
信号の論理和が出力される。

「考案が解決しようとする問題点」 従来は平衡信号の形態のまま論理演算を行なう
論理演算素子は存在しない。このために第５図に
示したように平衡信号を不平衡信号に変換し、不
平衡信号の形態で論理演算し、その演算結果を再
び平衡信号に変換している。

このために論理演算素子群３と４の外に平衡−
不平衡変換用の演算増幅器２、及び不平衡−平衡
変換用のバツフア増幅器５と６を必要とし、素子
数が多くなる欠点がある。

また不平衡信号に変換するため、不平衡信号の
形態において雑音の混入率が増加し、信号に誤ま
りを発生させる率を高める欠点がある。

更に信号が多くの素子を伝播するため大きい遅
延量が与えられる欠点もある。

また多数の入力信号の中の任意の信号間におい
て論理演算を行なわせようとするには信号の選択
手段が必要となる欠点もある。

この考案の目的は平衡信号のまま論理演算を行
なうことができ、またその論理演算結果を平衡信
号の形態でそのまま伝送することもできる平衡信
号用論理演算回路を提供するにある。

「問題点を解決するための手段」 この考案では、 Ａ 平衡信号が入力される二入力端子と、電流吐
出モード及び高インピーダンスモードをとり得
るポジテイブプルアツプ出力端子と、このポジ
テイブプルアツプ出力端子と逆の関係に動作す
るネガテイブプルアツプ出力端子と、電流吸込
モード及び高インピーダンスモードをとり得る
ポジテイブシンク出力端子と、このポジテイブ
シンク出力端子と逆の関係に動作するネガテイ
ブシンク出力端子とをそれぞれ独立して具備し
た複数のバツフア増幅器と、 Ｂ 各バツフア増幅器のポジテイブプルアツプ出
力端子を共通接続し、この共通接続点を共通電
位点にプルダウンする第１プルダウン抵抗器
と、 Ｃ 各バツフア増幅器のネガテイブプルアツプ出
力端子を共通接続し、この共通接続点を共通電
位点にプルダウンする第２プルダウン抵抗器
と、 Ｄ 各バツフア増幅器のポジテイブシンク出力端
子を共通接続し、この共通接続点を正極電位に
プルアツプする第１プルアツプ抵抗器と、 Ｅ 各バツフア増幅器のネガテイブシンク出力端
子を共通接続し、この共通接続点を正極電位に
プルアツプする第２プルアツプ抵抗器と、 Ｆ ポジテイブシンク出力端子の共通接続点とネ
ガテイブプルアツプ出力端子の共通接続点から
導出され複数のバツフア増幅器に入力される信
号の論理積を取出す第１平衡信号線と、 Ｇ ポジテイブプルアツプ出力端子の共通接続点
と、ネガテイブシンク出力端子の共通接続点か
ら導出され複数のバツフア増幅器に入力される
信号の論理和を取出す第２平衡信号線と、 によつて平衡信号用論理回路を構成したものであ
る。

「作用」 この考案の構成によれば一つのバツフア増幅器
に入力される平衡信号はそのバツフア増幅器によ
つて互に独立した二つの平衡信号に変換される。

複数のバツフア増幅器から出力される各二つの
平衡信号はプルアツプ抵抗器とプルダウン抵抗器
によつて論理和を演算し、その論理和を求めた演
算結果から極性を選定して取出すことにより平衡
信号の論理積と論理和を得ることができる。

従つてこの考案によれば４出力端子を持つバツ
フア増幅器と、プルアツプ抵抗器及びプルダウン
抵抗器の組合せによつて平衡信号用論理演算回路
を提供できる。

よつて使用する素子数を少なくできることから
構成を簡素化することができる。然も使用する素
子数が少ないことから伝播に要する遅延量を小さ
くすることができる。更に平衡信号のまま論理積
及び論理和を求めたから雑音の混入率が低い。よ
つて平衡信号線を用いて平衡信号を伝送すること
によつてそのまま平衡信号を伝送することができ
る。よつて雑音の混入が少なく、信号に誤まりが
発生する率が低い状態で伝送することができる。

「実施例」 第１図にこの考案の一実施例を示す。

第１図において１１Ａ，１１Ｂ，…１１Ｎはそ
れぞれバツフア増幅器を示す。

このバツフア増幅器１１Ａ〜１１Ｎはそれぞれ
第２図に示すように二つの入力端子INA，INB
を有し、この二つの入力端子INA，INBに平衡
信号路１を接続し、平衡信号路１を通じて各バツ
フア増幅器１１Ａ〜１１Ｎに平衡信号を供給す
る。

また各バツフア増幅器１１Ａ〜１１Ｎは第１図
及び第２図に示すようにそれぞれが独立した出力
端子PP，PS，NP，NSを有し、入力端子INA，
INBに入力された平衡信号はこれら各４つの出
力端子PP，PS，NP，NSに対応する極性に変換
されて出力される。

出力端子PPはポジテイブプルアツプ出力端子
と称し、トランジスタＱ１５Ａがオンの状態とオ
フの状態で二つの論理値を出力する。つまりトラ
ンジスタＱ１５Ａがオンのとき電流吐出モードで
ありポジテイブプルアツプ出力端子PPにＨ論理
を出力する。これに対しトランジスタＱ１５Ａが
オフの状態ではポジテイブプルアツプ出力端子
PPは高インピーダンスモードとなり出力端子PP
には後述するプルダウン抵抗器１２によつてＬ論
理が与えられる。

出力端子PSはポジテイブシンク出力端子と称
し、トランジスタＱ１９Ａがオンのとき電流吸込
モードでポジテイブシンク出力端子PSにＬ論理
を出力する。トランジスタＱ１９Ａがオフのとき
ポジテイブシンク出力端子PSは高インピーダン
スモードで出力端子PSには後述するプルアツプ
抵抗器１４によつてＨ論理が与えられる。

出力端子NPはネガテイブプルアツプ出力端子
と称し、ポジテイブ出力端子PPと全く逆の関係
で動作する。従つて出力端子PPが電流吐出モー
ドのときネガテイブプルアツプ出力端子NPはト
ランジスタＱ１５Ｂがオフとなり高インピーダン
スモードであり、出力端子PPが高インピーダン
スモードのときネガテイブプルアツプ出力端子
NPはトランジスタＱ１５Ｂがオンとなり、電流
吐出モードとなり、出力端子NPにＨ論理を出力
する。

出力端子NSはネガテイブシンク出力端子と称
し、ポジテイブプルアツプ出力端子PSと全く逆
の関係で動作する。つまりポジテイブシンク出力
端子PSが電流吸込モードのときネガテイブシン
ク出力端子NSはトランジスタＱ１９Ｂがオフと
なつて高インピーダンスモードであり、ポジテイ
ブシンク出力端子PSが高インピーダンスモード
のときトランジスタＱ１９Ｂがオンとなつてネガ
テイブシンク出力端子NSは電流吸込モードとな
る。

これを表にすると第３図のようになる。第３図
に示す表においてＺは高インピーダンスモードの
出力を示している。

尚第２図に示した４出力形バツフア増幅器はト
ライステート形バツフア増幅器の場合を示す。つ
まり制御端子Ｔを有し、この制御端子ＴにＬ論理
が与えられている間は出力端子PP，PS，NP，
NSは入力端子INA，INBに与えられる論理信号
に従つて変化する信号を出力するが、制御端子Ｔ
にＨ論理を与えるときは入力端子INA，INBの
論理状態に関係なく出力端子PP，PS，NP，NS
は全て高インピーダンスモードＺとなる。

このような４出力端子PP，PS，NP，NSを持
つバツフア増幅器の出力端子を第１図に示すよう
に共通接続し、この共通接続点を第１と第２プル
ダウン抵抗器１２，１３と、第１、第２プルダウ
ン抵抗器１４，１５に接続する。

つまり各バツフア増幅器１１Ａ〜１１Ｎの各ポ
ジテイブプルアツプ出力端子PPを共通接続し、
その共通接続点を第１プルダウン抵抗器１２を通
じて共通電位１６に接続する。

各バツフア増幅器１１Ａ〜１１Ｎの各ポジテイ
ブシンク出力端子PSを共通接続し、その共通接
続点をプルアツプ抵抗器１４を通じて正極電位点
１７に接続する。

各バツフア増幅器１１Ａ〜１１Ｎの各ネガテイ
ブプルアツプ出力端子NPを共通接続し、その共
通接続点を第２プルダウン抵抗器１３を通じて共
通電位点１６に接続する。

各バツフア増幅器１１Ａ〜１１Ｎの各ネガテイ
ブシンク出力端子NSを共通接続し、この共通接
続点を第２プルアツプ抵抗器１５を通じて正極電
位点１７に接続する。

共通接続点の中のプルアツプ抵抗器１４との接
続点とプルダウン抵抗器１３との接続点から第１
平衡信号線１８を導出し、共通接続点の中のプル
アツプ抵抗器１５との接続点とプルダウン抵抗器
１２との接続点から第２平衡信号線１９を導出す
る。

このような接続構造とすることにより第１平衡
信号線１８には多入力信号の論理積が出力され
る。また第２平衡信号線１９には多入力信号の論
理和が出力される。

尚平衡信号線１８と１９の終端にはこの例では
インピーダンス整合回路１８Ａと１９Ａを接続
し、また受信用増幅器２１，２２を接続した状態
を示している。

ここで受信用増幅器２１と２２の出力側に論理
積と論理和が得られる理由を説明する。説明を簡
素に済ませるためにバツフア増幅器１１Ａと１１
Ｂの二つを用いた場合について説明する。

バツフア増幅器１１Ａの入力端子INAにＬ論
理、INBにＨ論理を与えると（この信号印加状
態を入力端子INAを基準に採つて単にＬ論理信
号と称す）バツフア増幅器１１Ａの出力端子，
，，にはＺ，Ｌ，Ｈ，Ｚが出力される。ま
たバツフア増幅器１１Ｂの入力端子INAとINB
にＬ論理信号（INAを基準とする）を与えると
出力端子，，，にはＺ，Ｌ，Ｈ，Ｚが出
力される。

これら出力端子〜に出力された信号をプル
アツプ抵抗器１４，１５をプルダウン抵抗器１
２，１３によつて論理和をとると、受信増幅器２
１の入力端子ＳはＬ論理、PBにＨ論理が与えら
れる。また受信増幅器２２の入力端子ＰにＬ論
理、SBにＨ論理が与えられる。この結果出力端
子ＡにＬ論理が出力され、また出力端子ＯにもＬ
論理が出力される。

この様子を第４図に示す。第４図に示すように
バツフア増幅器１１Ａ，１１ＢにＬ論理信号を与
えると出力端子ＡとＯにはＬ論理信号が出力され
る。

またバツフア増幅器１１Ａ，１１ＢにＬ論理信
号とＨ論理信号を与えると出力端子ＡにＬ論理信
号が出力され、また出力端子ＯにはＨ論理信号が
出力される。

更にバツフア増幅器１１ＡにＨ論理信号を与
え、バツフア増幅器１１ＢにＬ論理信号を与える
と、出力端子ＡにＬ論理信号が出力され、出力端
子ＯにはＨ論理信号が出力される。

バツフア増幅器１１Ａと１１Ｂの双方にＨ論理
信号を与えると出力端子ＡとＯには共にＨ論理信
号が出力される。

このようにして見ると出力端子Ａの出力は入力
信号の論理積となつており、出力端子Ｏの出力は
入力信号の論理和となつている。

尚受信増幅器２１と２２の入力端子ＳとＰを基
準として平衡信号を見るとバツフア増幅器１１
Ａ，１１Ｂの入力信号が共にＬ論理のとき端子Ｓ
はＬ論理、端子ＰはＬ論理となつており、バツフ
ア増幅器１１Ａ，１１Ｂの入力信号がＬ論理とＨ
論理のとき端子ＳはＬ論理、端子ＰはＨ論理とな
る。つまり平衡信号線１８と１９上においてすで
に論理積と論理和が得られていることが理解され
よう。

一方第４図に示すＴ＝Ｈはバツフア増幅器１１
Ａ，１１Ｂの制御端子ＴにＨ論理を与えた状態を
示す。バツフア増幅器１１Ａ，１１Ｂの制御端子
ＴにＨ論理を与えると出力端子〜及び〜
は全て高インピーダンスモードＺとなる。出力端
子〜が高インピーダンスモードの場合、プル
アツプ抵抗に接続されている端子はＨ論理とな
り、プルダウン抵抗器に接続されている端子はＬ
論理となる。

多入力信号中の論理演算に不要な信号が存在し
た場合は、その信号が供給されているバツフア増
幅器の制御端子ＴにＨ論理を与えれば、その入力
信号は無効とされ、必要な信号だけが論理演算さ
れて出力される。この様子は第４図に示すＴ＝Ｈ
を含む欄を参照すれば理解できる。つまりバツフ
ア増幅器１１ＡにＬ論理信号を与え、バツフア増
幅器１１Ｂの制御端子ＴにＨ論理を与えた場合に
は端子Ｓ，PB，Ｐ，SBにはＬ，Ｈ，Ｌ，Ｈが与
えられ、受信増幅器２１と２２の双方にＬ論理信
号が与えられたこととなる。これはバツフア増幅
器１１Ａに与えたＬ論理信号だけが平衡信号線１
８と１９に出力されたことを意味し、バツフア増
幅器１１Ｂの出力は論理演算には関与していない
ことが理解されよう。

尚第１図の実施例では受信増幅器２１，２２に
よつて不平衡信号に変換した例を説明したが、こ
の考案は受信増幅器２１，２２を使つて不平衡信
号に変換することを目的とするものでない。

「考案の作用効果」 上述したようにこの考案によれば平衡信号を平
衡信号のままプルアツプ抵抗器とプルダウン抵抗
器から成る論理和回路で論理和をとることにより
一方は論理積を求めることができ、また他方は論
理和を求めることができる。

従つてこの考案によれば平衡信号のまま論理積
と論理和を求めることができるため平衡−不平衡
変換回路群を必要とせず、また不平衡信号で動作
する論理演算素子も必要としないから回路構造は
簡単である。

またこの考案では信号は単にバツフア増幅器１
１Ａ〜１１Ｈを通るだけであるから信号に付加さ
れる遅延量を小さくすることができる。

更に論理演算処理を平衡信号のまま行なうこと
ができて平衡信号のまま伝送することができるか
ら雑音の混入を阻止することができる。よつて多
くの平衡信号の論理演算結果を高い信頼性で伝送
することができる。

また上記した実施例のように各バツフア増幅器
１１Ａ〜１１Ｎに制御端子Ｔを持つトライステー
ト形バツフア増幅器を用いた場合には所望の信号
だけを選択して論理演算させることができる。よ
つて簡単な回路構成によつて所望の信号を選択し
て演算させる機能を付加することができる。

またこの考案ではバツフア増幅器１１Ａ〜１１
Ｎの各ポジテイブプルアツプ出力端子PP、ポジ
テイブシンク出力端子PS、ネガテイブプルアツ
プ出力端子NP、ネガテイブシンク出力端子NS
をそれぞれ独立して分離し、これら出力端子を同
一出力形式毎に共通接続した構造としたから入力
信号の組合せによつて出力トランジスタに短絡電
流が流れるような事故が起きることはない。つま
り例えばプルアツプ出力端子とシンク出力端子が
相互に接続されている場合、これら出力端子に信
号を出力するトランジスタが同時にオンになると
短絡事故が起きるが、この考案ではそのような事
故が起きることはない。

【図面の簡単な説明】

第１図はこの考案の一実施例を説明するための
接続図、第２図はこの考案の実施例に用いた４つ
の出力端子を持つバツフア増幅器の構造を説明す
るための接続図、第３図はこのバツフア増幅器の
動作を説明するための論理値表を示す図、第４図
はこの考案の動作を説明するための論理値表を示
す図、第５図は従来技術を説明するための接続図
である。 １……平衡信号路、１１Ａ〜１１Ｎ……バツフ
ア増幅器、１２，１３……プルダウン抵抗器、１
４，１５……プルアツプ抵抗器、１６……共通電
位点、１７……正極電位点、１８，１９……平衡
信号線、２１，２２……受信増幅器。

Claims (1)

1. 【実用新案登録請求の範囲】 Ａ 平衡信号が入力される二入力端子と、電流吐
   出モード及び高インピーダンスモードをとり得
   るポジテイブプルアツプ出力端子と、このポジ
   テイブプルアツプ出力端子と逆の関係に動作す
   るネガテイブプルアツプ出力端子と、電流吸込
   モード及び高インピーダンスモードをとり得る
   ポジテイブシンク出力端子と、このポジテイブ
   シンク出力端子と逆の関係に動作するネガテイ
   ブシンク出力端子とをそれぞれ独立して具備し
   た複数のバツフア増幅器と、 Ｂ 各バツフア増幅器のポジテイブプルアツプ出
   力端子を共通接続し、この共通接続点を共通電
   位点にプルダウンする第１プルダウン抵抗器
   と、 Ｃ 各バツフア増幅器のネガテイブプルアツプ出
   力端子を共通接続し、この共通接続点を共通電
   位点にプルダウンする第２プルダウン抵抗器
   と、 Ｄ 各バツフア増幅器のポジテイブシンク出力端
   子を共通接続し、この共通接続点を正極電位に
   プルアツプする第１プルアツプ抵抗器と、 Ｅ 各バツフア増幅器のネガテイブシンク出力端
   子を共通接続し、この共通接続点を正極電位に
   プルアツプする第２プルアツプ抵抗器と、 Ｆ 上記ポジテイブシンク出力端子の共通接続点
   とネガテイブプルアツプ出力端子の共通接続点
   から導出され上記複数のバツフア増幅器に入力
   される信号の論理積を取出す第１平衡信号線
   と、 Ｇ 上記ポジテイブプルアツプ出力端子の共通接
   続点と、ネガテイブシンク出力端子の共通接続
   点から導出され、上記複数のバツフア増幅器に
   入力される信号の論理和を取出す第２平衡信号
   線と、 から成る平衡信号用論理回路。