JPH05152527A - 放射線硬化の高速低リークｃｍｏｓ／ｓｏｉ装置の製造方法 - Google Patents

放射線硬化の高速低リークｃｍｏｓ／ｓｏｉ装置の製造方法

Info

Publication number
JPH05152527A
JPH05152527A JP2414853A JP41485390A JPH05152527A JP H05152527 A JPH05152527 A JP H05152527A JP 2414853 A JP2414853 A JP 2414853A JP 41485390 A JP41485390 A JP 41485390A JP H05152527 A JPH05152527 A JP H05152527A
Authority
JP
Japan
Prior art keywords
silicon
layer
well
substrate
masking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2414853A
Other languages
English (en)
Other versions
JPH07123141B2 (ja
Inventor
Chen-Chi P Chang
− チ・ピー・チヤング チエン
Mei Li
メイ・リ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH05152527A publication Critical patent/JPH05152527A/ja
Publication of JPH07123141B2 publication Critical patent/JPH07123141B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/133—Reflow oxides and glasses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Abstract

(57)【要約】 （修正有） 【目的】放射線のある環境の中でも安定して動作する放
射線で硬化された高速低リークの半導体装置を作る。 【構成】シリコンアイランド１８，２０を持ったＳＩＭ
ＯＸ（酸素のイオン注入による分離）の基板１０を使用
することにより、それぞれ分離したＮチャンネルおよび
Ｐチャンネル装置のグループをそれぞれのシリコンアイ
ランド上に形成し、その上に薄い酸化シリコン層１４を
付けさらに燐硼硅酸ガラス３４ａをデポジットしそれを
リフローしエッチングにより接触場所５６を作り最終配
線を行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に放射線硬化の高速低リークＣＭＯＳ／ＳＯＩ
半導体装置の製造方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】半導
体装置の軍事用および市販用のいろいろな応用では、放
射線に露出される或いは露出されるようになる環境内で
装置を使用する。例えば、軌道に乗った衛星に搭載され
た通信設備は高いレベルの放射線に露出され得る。原子
力発電所や放射性物質を利用する医療設備のような原子
力環境内で装置が使用されるときにも、放射線露出が生
じ得る。このような放射線に露出された従来の半導体装
置は、破壊され得るか或いは少なくとも動作しなくな
る。。
【０００３】放射線硬化の装置を作成するためバルクシ
リコンの使用は、結果として、ラッチアップ（lutch-u
p）、ウェルおよび接合の深さの制御の問題とフィール
ド反転閾電圧値制御の問題とを生じさせる。これらの問
題を解決するための方法が放射線で硬化された半導体装
置を製造するために工夫されてきた。１つのこのような
方法は、その上に半導体装置を作成する基板として絶縁
物上シリコン（ＳＯＩ）材料を使用する。この材料を利
用する方法は、単一の半導体チップ上の真性（intrinsi
c ）の絶縁と、寄生バイポーラパスの排除と、および、
放射線環境内での能動的キャリアの発生の減少との利点
を示す。この方法で、Ｎ- およびＰ- チャンネル装置が
アイランドを形成するためのシリコンエッチング方法に
よって作成される。この方法の欠点は、鋭いアイランド
の縁を横切るポリシリコン導電ラインが、通常約100 乃
至200 KRad程度の高い放射線量の適度の照射後にリーク
電流を発生することである。
【０００４】したがってこれまで、例えば10MRadのオー
ダーの比較的高い放射線量レベルで動作する放射線硬化
の装置を提供する放射線硬化の半導体装置を製造する方
法の必要があった。さらに、同時にその欠点を未然に防
ぎながらも、バルクと絶縁物上シリコン（ＳＯＩ）の両
者の方法の利点を具現する放射線硬化の半導体装置の製
造の改善された方法を提供することは利益があるであろ
う。
【０００５】
【課題を解決するための手段】大まかに言えば本発明
は、放射線硬化の高速低リーク半導体装置の製造方法で
ある。ＳＩＭＯＸ（酸素のイオン注入による分離）方法
によると、ウェハはアイランドを形成するために分離マ
スクによってマスクされる。これはＮ- およびＰ- チャ
ンネル装置の分離を提供し、そして装置のラッチアップ
を防ぐ。Ｎ- およびＰ- ウェルの注入（implant ）は、
装置のターンオン電圧を決定するよう制御且つ調整され
る。ＳＩＭＯＸ基板材料の使用は、真性酸化物絶縁と薄
いウェルおよびソースとドレイン接合とにより改善され
た放射線硬化の利点を提供する。比較的薄いゲート酸化
層はアイランド上で形成され、アイランドの縁は比較的
低い温度（８50℃）で濃度を高められる燐硼硅酸ガラス
によって被覆されて、鋭いアイランドの縁およびそれに
よる縁のリークをなくす。これらの２つの特徴は、照射
後使用現場での安定した働きを提供する。その方法は、
高速で信頼性が高く、10MRadの放射線量レベルにまで照
射されるときにも安定である放射線硬化の装置を生成す
る。
【０００６】とりわけ、この方法は以下のステップを含
む。通常ＳＩＭＯＸウェハから成る絶縁物基板上のシリ
コンが提供される。基板はその上にシリコンアイランド
を形成する分離マスクによってマスクされ、そしてマス
クされた基板はシリコンアイランドを形成するためにエ
ッチングされる。そしてシリコンアイランドは酸化され
て、比較的薄い酸化物層をその上に形成する。シリコン
アイランドの内の予め定められたところはマスクされて
Ｐ- ウェルが形成され、そして残りのシリコンアイラン
ドはマスクされてＮ- ウェルが形成される。通常燐硼硅
酸ガラスを含むガラス層は、薄い酸化物層の上および基
板の表面上にデポジットされ且つ濃度を濃くされる。ガ
ラス層はマスクされそしてエッチングされてシリコンア
イランドに能動的領域（active area ）を形成して、ガ
ラスおよび薄い酸化物の層はアイランドの縁上に配置さ
れる。薄い酸化物の層およびガラス層は放射で硬化され
る。とりわけ完全に作り上げられた装置内では、フィー
ルド酸化物層を横断して発生したホールは、ガラス層と
薄い酸化物層との間でトラップされる電子によって相殺
される。
【０００７】そこでゲート酸化層は能動的領域上に形成
される。ポリシリコン相互接続は、各能動的領域のゲー
ト酸化層に結合するように形成される。そして酸化物層
は、作り上げられたポリシリコン相互接続の表面上に形
成される。Ｎ＋マスクはデポジットされ、燐或いは砒素
を含むドーパントイオンは基板のマスクされていない部
分に注入されてＰ- ウェル能動的領域内にソースおよび
ドレインの領域を形成する。Ｐ＋マスクがデポジットさ
れ、硼素を含むドーパントイオンは基板のマスクされて
いない部分に注入されてＮ- ウェル能動的領域内にソー
スおよびドレインの領域を形成する。そして単一の比較
的厚いガラス層を形成する第２のガラス層が、基板上に
デポジットされる。そして比較的厚いガラス層は予め定
められた比較的低い温度に加熱されて、それをリフロー
する。比較的厚いガラス層はマスクされ且つエッチング
されて、能動的領域のソースおよびドレインの領域に接
触場所を形成する。最終的に導電性メタライゼーション
がウェハの表面にデポジットされ、そして作り上げられ
た装置のソースおよびドレインの領域に導電性相互接続
が形成され接触場所で接触する。
【０００８】
【作用】本発明の利点は、高速低リークの放射線硬化半
導体装置の改善された製造方法を提供することである。
本発明の別の利点は、バルクシリコン装置製造ステップ
とＳＩＭＯＸ装置製造ステップとの組み合わせを利用し
てその利点を獲得しそして両者の欠点を未然に防ぐよう
な、高速低リークの放射線硬化半導体装置の改善された
製造方法を提供することである。
【０００９】
【実施例】図１を参照すると、シリコン（Ｓｉ）のベー
スすなわち基板層16と、約3600オングストロームの厚さ
の酸化シリコン（ＳｉＯ2 ）の内部層14と、約2400オン
グストロームの厚さのシリコンの上部層12とを具備する
酸素のイオン注入による分離（ＳＩＭＯＸ）ウェハ10が
示されている。本発明の方法によると、ＳＩＭＯＸウェ
ハ10はフォトレジスト材料（図１では図示されない）に
よって被覆され、そのフォトレジスト材料は図10に示さ
れた分離マスク11を利用して露光される。分離マスク11
はシリコン層12を、従来のフォトマスキング方法を利用
して、ここではアイランド18,20 として示される、複数
の領域に分割する。ＳＩＭＯＸウェハ10はエッチングさ
れて個々のシリコンアイランド18,20 を形成する。これ
は続いて生成されるＮ- およびＰ- チャンネル装置の分
離を可能にして、ＰＮＰＮサイリスタ効果をなくす。ア
イランド18,20 はまた、続くマスク合せのための目標合
せマークとして機能する。その代わりに、個々の合せマ
ークが第１のマスキングおよびエッチングのステップ中
に設けられて続くマスク合せマークとすることができ
る。
【００１０】図２を参照すると、ウェハ10が熱酸化され
てシリコンアイランド18,20 上に500 オングストローム
の薄い酸化層24を設けることが示されている。ウェハ10
はフォトレジスト材料22によって被覆され、従来の方法
でマスクされ且つ露光されそしてそのフォトレジスト材
料22は選択的に取り除かれて、シリコンアイランド18を
含むＰ- ウェル領域を露出する。Ｐ- ウェル領域は、矢
印26によって示されるような従来の方法で硼素（Ｂ＋）
イオン注入される。
【００１１】図３を参照すると、ウェハ10はフォトレジ
スト材料28によって再度被覆され、そして従来の方法が
使用されてシリコンアイランド20を含むＮ- ウェル領域
を露出するように処理されることが示されている。露出
されたＮ- ウェル領域は、矢印30によって示されるよう
に燐（Ｐｈ）イオン注入される。Ｐ- ウェルおよびＮ-
ウェルの注入が公知の方法によって、連続して形成され
る装置のトランジスタおよびフィールド反転閾電圧値を
制御するように調整されていることは気付くべきであ
る。
【００１２】図４を参照すると、5000乃至6000オングス
トロームの燐硼硅酸ガラス34の層がウェハ10の上方の表
面上に蒸着されることが示されている。そしてウェハ10
は適切なフォトレジスト材料（図示されない）で被覆さ
れ、そして能動的領域マスク（図示されない）はフォト
レジスト材料を選択的に露光するために使用される。フ
ォトレジスト材料は選択的に取り除かれ、そして燐硼硅
酸ガラス34の層はエッチングされてシリコンアイランド
18,20 の能動的領域を含むＰ- およびＮ- ウェル領域を
露出する。薄い酸化物層24上にある燐硼硅酸ガラス34の
層が放射線硬化されることは理解されるべきである。こ
れは続いて形成されるフィールド酸化物層を横断して発
生されるホールが、燐硼硅酸ガラス34の層と薄い酸化物
の層24との間でトラップされた電子によって相殺される
からである。このステップは、10MRadの放射線量にまで
照射されるときにも安定している安定バルクシリコン装
置を効果的に提供する。
【００１３】図５を参照すると、約200 オングストロー
ムの厚さを有する比較的薄いゲート酸化層38がアイラン
ド18,20 の能動的領域位置内に成長させられることが示
されている。ポリシリコンの層はそのときウェハ10の表
面上にデポジットされる。そして燐イオンはポリシリコ
ン内に拡散されて導電性ポリシリコン層を形成する。導
電性ポリシリコン層はそのときマスクされ且つエッチン
グされて、ゲート酸化層を形成する薄い酸化物層38上に
配置されたポリシリコンゲート40を形成する。これは図
５に示された構造に生成される。
【００１４】今図６を参照すると、ポリシリコンゲート
40が酸化されてその上に約600 オングストロームの厚さ
を有する比較的薄い酸化物層44が設けられることが示さ
れている。ウェハ10は、デポジットされマスクされ選択
的に取り除かれる、フォトレジスト材料47によって被覆
され、そしてウェハ10は矢印46によって示されたアイラ
ンド18の露出された能動的領域位置内に燐（Ｐｈ）或い
は砒素（Ａｓ）イオンを注入される。これは図７に示さ
れる望ましいＮ＋ソースおよびドレイン領域48を形成す
る。
【００１５】今図７を参照すると、図６の処理ステップ
が繰り返されているが、この場合はフォトレジスト材料
52がデポジットされ、マスクされ、取り除かれて望まし
いＰ＋能動的領域を露出することが示されている。Ｐ＋
能動的領域は、矢印53によって示された露出された能動
的領域内への硼素（Ｂ＋）イオン注入によって形成され
る。これは図８に示されたようなＰ＋ソースおよびドレ
イン領域54を形成する。
【００１６】図８を参照すると、図７に示された装置構
造上にデポジットされる燐硼硅酸ガラス34の第２の層が
示されている。燐硼硅酸ガラス34ａの第２の層はそのと
き、予め定められた時間期間の間に予め定められた比較
的低い温度にまで加熱することによってリフローされ
る。通常これは20分間約摂氏850 度まで加熱される。接
触部マスクは燐硼硅酸ガラス34ａのリフローされた層の
上に形を作り、そしてエッチングされて接触場所56を設
ける。
【００１７】今図９を参照すると、処理の最終ステップ
が、アルミニウムのような材料を含む導電層58のウェハ
10の上方の表面上へのデポジションと、導電層58を選択
的にマスキングおよびエッチングして外部装置および回
路に対する相互接続を提供する接触部分を設けることと
を具備することが示されている。
【００１８】図10は本発明の方法によって生成された構
造の選択された小さな部分の正面図であり、通常の基板
のタイ−ダウン（tie-down）構造が示されている。図10
は、分離マスク11と、Ｎ- ウェルＰ- ウェルタイ−ダウ
ン60ａ, 60ｂと、Ｐ- ウェル領域と、導電層58から形成
された接触部分と、燐硼硅酸ガラス34を含む領域と、ポ
リシリコンゲート40と、それらに類似したものとが幾分
か詳細に示されている。
【００１９】本発明の方法の上記の詳細な記載から、そ
の方法がバルクシリコン或いは絶縁体上のシリコンの通
常の方法の分離マスク処理ステップを使用して装置のア
イランドの多様性を提供することがわかるであろう。Ｓ
ＩＭＯＸステップを使用する続くステップは、能動的半
導体装置を形成する。これらのステップに関連して、比
較的薄い酸化物層および例えば摂氏約850 度の比較的低
い温度でリフローする燐硼硅酸ガラスの使用は、結果と
して低リークの放射線硬化半導体装置を作り上げるバル
クシリコンとＳＩＭＯＸの両者の処理ステップの利点を
提供する。
【００２０】以上、高速低リークの放射線硬化の半導体
装置の改善された新しい製造方法が記載されてきた。そ
の方法はバルクシリコン装置製造ステップとＳＩＭＯＸ
装置製造ステップとの組み合わせを利用して、両者の利
点を獲得し且つその欠点を未然に防ぐ。上記実施例は本
発明の原理の応用を表す多くの特定の実施例の内のいく
つかを単に示しているのにすぎないことが理解される。
明確に、多数のおよび他の構造が当業者によって本発明
の範囲を逸脱することなく容易に工夫されることができ
る。
【図面の簡単な説明】
【図１】本発明の方法の連続するステップを示す図。
【図２】本発明の方法の連続するステップを示す図。
【図３】本発明の方法の連続するステップを示す図。
【図４】本発明の方法の連続するステップを示す図。
【図５】本発明の方法の連続するステップを示す図。
【図６】本発明の方法の連続するステップを示す図。
【図７】本発明の方法の連続するステップを示す図。
【図８】本発明の方法の連続するステップを示す図。
【図９】本発明の方法の連続するステップを示す図。
【図１０】本発明によって製造された典型的な半導体装
置基板のタイ−ダウン設計の平面図。
【符号の説明】
１０…ＳＩＭＯＸウェハ，１１…分離マスク，１２…シ
リコン上部層，１４…酸化シリコン内部層，１６…シリ
コン基板層，１８，２０…アイランド，２２，２８，４
７，５２…フォトレジスト材料，２４，４４…酸化物
層，３４，３４ａ…燐硼硅酸ガラス層，３８…ゲート酸
化物，４０…ポリシリコンゲート，４８，５４…ソース
およびドレイン領域，５６…接触場所。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 メイ・リ アメリカ合衆国、カリフオルニア州 92691、ミツシヨン・ビージヨ、ロマ・バ ーデ 26572

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板上にシリコンを配置すること
    と、 基板をその上にシリコンアイランドを形成する分離マス
    クでマスクすることと、 マスクされたシリコンをエッチングしてシリコンアイラ
    ンドを形成することと、 シリコンアイランドを酸化してその上に比較的薄い酸化
    物層を形成することと、 シリコンアイランドの内の予め定められたものをマスク
    してその中にＰ- ウェルを形成することと、 残りのシリコンアイランドをマスクしてその中にＮ- ウ
    ェルを形成することと、 薄い酸化物層および基板の表面の上にガラス層をデポジ
    ットすることと、 ガラス層をマスクおよびエッチングしてシリコンアイラ
    ンド内に能動的領域を形成し、ガラスおよび薄い酸化物
    の層がアイランドの縁の上に配置されるようにすること
    と、 ゲート酸化層を各能動的領域上に配置することと、 ポリシリコンゲートと各能動的領域のゲート酸化物層に
    結合される相互接続とを作り上げることと、 作り上げられたポリシリコンゲートおよび相互接続の上
    に酸化物層を形成することと、 Ｎ＋マスクを形成しそしてドーパントイオンを基板のマ
    スクされていない部分に注入してＰ- ウェル能動的領域
    内のソースおよびドレイン領域を形成することと、 Ｐ＋マスクを形成しそしてドーパントイオンを基板のマ
    スクされていない部分に注入してＮ- ウェル能動的領域
    内のソースおよびドレイン領域を形成することと、 基板の表面上に第２のガラス層をデポジットすること
    と、 ガラス層を予め定められた比較的低い温度にまで加熱し
    てその層をリフロー（reflow）することと、 ガラス層をマスクおよびエッチングして能動的領域のソ
    ースおよびドレイン領域に対する接触位置を形成するこ
    とと、 ウェハの表面上に導電メタライゼーションをデポジット
    しエッチングして、その中に装置のソースおよびドレイ
    ン領域に接触する導電相互接続を作り上げることのステ
    ップを具備する、放射線硬化の低リーク半導体装置の製
    造方法。
  2. 【請求項２】 絶縁基板上にシリコンを配置するステッ
    プが、酸素のイオン注入処理による分離によって作り上
    げられたシリコン酸化物層によって分離されたシリコン
    の２つの外部層を有する基板を設けるステップを具備す
    る請求項１記載の方法。
  3. 【請求項３】 シリコンアイランドをマスクするおよび
    その中にＰ- ウェルを形成するステップが、 シリコンアイランドの内の予め定められたものを被覆す
    るＰ- ウェルマスクを用意することと、 硼素イオンをマスクされていないシリコンアイランドの
    中に注入してＮ- ウェルを形成することのステップを具
    備する請求項１記載の方法。
  4. 【請求項４】 シリコンアイランドをマスクするおよび
    その中にＮ- ウェルを形成するステップが、 残りのシリコンアイランドを被覆するＮ- ウェルマスク
    を用意することと、 燐イオンをマスクされていないシリコンアイランドの中
    に注入してＮ- ウェルを形成することのステップを具備
    する請求項１記載の方法。
  5. 【請求項５】 ガラス層を薄い酸化物層上にデポジット
    するステップが、燐硼硅酸ガラス（phosphoroborosilic
    ate glass ）層を薄い酸化物層上にデポジットするステ
    ップを具備する請求項１記載の方法。
  6. 【請求項６】 ポリシリコンゲートおよび相互接続を作
    り上げるステップが、 ポリシリコン層を基板上にデポジットすることと、 ドーパントイオンをポリシリコン層の中に拡散してドー
    プされたポリシリコン層を設けることと、 ドープされたポリシリコン層をマスクすることと、 ドープされたポリシリコン層をエッチングしてポリシリ
    コンゲートおよび相互接続を形成することのステップを
    具備する請求項１記載の方法。
  7. 【請求項７】 Ｎ＋マスクを形成するおよびドーパント
    イオンを注入するためのステップが、 基板のＮ- ウェル領域上にフォトレジストマスクを形成
    することと、 燐或いは砒素のイオンをウェハのマスクされていない部
    分に注入することと、 フォトレジストマスクを取り除くことのステップを具備
    する請求項１記載の方法。
  8. 【請求項８】 Ｐ＋マスクを形成するおよびドーパント
    イオンを注入するためのステップが、 基板のＰ- ウェル領域上にフォトレジストマスクを形成
    することと、 硼素イオンをウェハのマスクされていない部分に注入す
    ることと、 フォトレジストマスクを取り除くことのステップを具備
    する請求項１記載の方法。
  9. 【請求項９】 シリコンアイランドをマスキングするお
    よびＰ- ウェルを形成するステップが、硼素イオンの注
    入を制御してＮ- チャンネルトランジスタおよびフィー
    ルド反転閾電圧値（field inversion threshold voltag
    e ）を調整することを具備する請求項３記載の方法。
  10. 【請求項１０】 シリコンアイランドをマスキングする
    およびＮ- ウェルを形成するステップが、燐イオンの注
    入を制御してＰ- チャンネルトランジスタおよびフィー
    ルド反転閾電圧値を調整することを具備する請求項４記
    載の方法。
JP2414853A 1990-02-16 1990-12-27 放射線硬化の高速低リークｃｍｏｓ／ｓｏｉ装置の製造方法 Expired - Lifetime JPH07123141B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US481148 1990-02-16
US07/481,148 US5024965A (en) 1990-02-16 1990-02-16 Manufacturing high speed low leakage radiation hardened CMOS/SOI devices

Publications (2)

Publication Number Publication Date
JPH05152527A true JPH05152527A (ja) 1993-06-18
JPH07123141B2 JPH07123141B2 (ja) 1995-12-25

Family

ID=23910828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2414853A Expired - Lifetime JPH07123141B2 (ja) 1990-02-16 1990-12-27 放射線硬化の高速低リークｃｍｏｓ／ｓｏｉ装置の製造方法

Country Status (4)

Country Link
US (1) US5024965A (ja)
EP (1) EP0442144B1 (ja)
JP (1) JPH07123141B2 (ja)
DE (1) DE69025911T2 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
JP2689038B2 (ja) * 1991-12-04 1997-12-10 三菱電機株式会社 半導体装置およびその製造方法
US5164326A (en) * 1992-03-30 1992-11-17 Motorola, Inc. Complementary bipolar and CMOS on SOI
JPH05304202A (ja) * 1992-04-02 1993-11-16 Nec Corp 半導体装置の製造方法
JP3181695B2 (ja) * 1992-07-08 2001-07-03 ローム株式会社 Ｓｏｉ基板を用いた半導体装置の製造方法
US5300443A (en) * 1993-06-30 1994-04-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating complementary enhancement and depletion mode field effect transistors on a single substrate
US6190933B1 (en) * 1993-06-30 2001-02-20 The United States Of America As Represented By The Secretary Of The Navy Ultra-high resolution liquid crystal display on silicon-on-sapphire
US5360752A (en) * 1993-10-28 1994-11-01 Loral Federal Systems Company Method to radiation harden the buried oxide in silicon-on-insulator structures
US5893729A (en) * 1995-06-28 1999-04-13 Honeywell Inc. Method of making SOI circuit for higher temperature and higher voltage applications
US5614433A (en) * 1995-12-18 1997-03-25 International Business Machines Corporation Method of fabricating low leakage SOI integrated circuits
KR100331844B1 (ko) 1998-02-12 2002-05-10 박종섭 씨모스소자
JPH11243208A (ja) 1998-02-26 1999-09-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6268630B1 (en) 1999-03-16 2001-07-31 Sandia Corporation Silicon-on-insulator field effect transistor with improved body ties for rad-hard applications
KR100349366B1 (ko) 1999-06-28 2002-08-21 주식회사 하이닉스반도체 에스오아이 소자 및 그의 제조방법
US6503783B1 (en) * 2000-08-31 2003-01-07 Micron Technology, Inc. SOI CMOS device with reduced DIBL
JP3845272B2 (ja) * 2001-06-19 2006-11-15 シャープ株式会社 Ｓｒａｍ及びその製造方法
US7382043B2 (en) * 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
US7191516B2 (en) * 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
US6872640B1 (en) 2004-03-16 2005-03-29 Micron Technology, Inc. SOI CMOS device with reduced DIBL
US7009250B1 (en) 2004-08-20 2006-03-07 Micron Technology, Inc. FinFET device with reduced DIBL
US7135846B2 (en) 2004-11-15 2006-11-14 Summer Steven E Method for implementing radiation hardened, power efficient, non isolated low output voltage DC/DC converters with non-radiation hardened components
US7775966B2 (en) 2005-02-24 2010-08-17 Ethicon Endo-Surgery, Inc. Non-invasive pressure measurement in a fluid adjustable restrictive device
US8016744B2 (en) 2005-02-24 2011-09-13 Ethicon Endo-Surgery, Inc. External pressure-based gastric band adjustment system and method
US8066629B2 (en) 2005-02-24 2011-11-29 Ethicon Endo-Surgery, Inc. Apparatus for adjustment and sensing of gastric band pressure
US7699770B2 (en) 2005-02-24 2010-04-20 Ethicon Endo-Surgery, Inc. Device for non-invasive measurement of fluid pressure in an adjustable restriction device
US7658196B2 (en) 2005-02-24 2010-02-09 Ethicon Endo-Surgery, Inc. System and method for determining implanted device orientation
US7775215B2 (en) 2005-02-24 2010-08-17 Ethicon Endo-Surgery, Inc. System and method for determining implanted device positioning and obtaining pressure data
US7927270B2 (en) 2005-02-24 2011-04-19 Ethicon Endo-Surgery, Inc. External mechanical pressure sensor for gastric band pressure measurements
CN100423274C (zh) * 2006-01-27 2008-10-01 无锡中微晶园电子有限公司 一种抗辐射bts soi cmos器件结构
US8152710B2 (en) 2006-04-06 2012-04-10 Ethicon Endo-Surgery, Inc. Physiological parameter analysis for an implantable restriction device and a data logger
US8870742B2 (en) 2006-04-06 2014-10-28 Ethicon Endo-Surgery, Inc. GUI for an implantable restriction device and a data logger
US8187163B2 (en) 2007-12-10 2012-05-29 Ethicon Endo-Surgery, Inc. Methods for implanting a gastric restriction device
US8100870B2 (en) 2007-12-14 2012-01-24 Ethicon Endo-Surgery, Inc. Adjustable height gastric restriction devices and methods
US8377079B2 (en) 2007-12-27 2013-02-19 Ethicon Endo-Surgery, Inc. Constant force mechanisms for regulating restriction devices
US8142452B2 (en) 2007-12-27 2012-03-27 Ethicon Endo-Surgery, Inc. Controlling pressure in adjustable restriction devices
US8591395B2 (en) 2008-01-28 2013-11-26 Ethicon Endo-Surgery, Inc. Gastric restriction device data handling devices and methods
US8337389B2 (en) 2008-01-28 2012-12-25 Ethicon Endo-Surgery, Inc. Methods and devices for diagnosing performance of a gastric restriction system
US8192350B2 (en) 2008-01-28 2012-06-05 Ethicon Endo-Surgery, Inc. Methods and devices for measuring impedance in a gastric restriction system
US7844342B2 (en) 2008-02-07 2010-11-30 Ethicon Endo-Surgery, Inc. Powering implantable restriction systems using light
US8221439B2 (en) 2008-02-07 2012-07-17 Ethicon Endo-Surgery, Inc. Powering implantable restriction systems using kinetic motion
US8114345B2 (en) 2008-02-08 2012-02-14 Ethicon Endo-Surgery, Inc. System and method of sterilizing an implantable medical device
US8591532B2 (en) 2008-02-12 2013-11-26 Ethicon Endo-Sugery, Inc. Automatically adjusting band system
US8057492B2 (en) 2008-02-12 2011-11-15 Ethicon Endo-Surgery, Inc. Automatically adjusting band system with MEMS pump
US8034065B2 (en) 2008-02-26 2011-10-11 Ethicon Endo-Surgery, Inc. Controlling pressure in adjustable restriction devices
US8233995B2 (en) 2008-03-06 2012-07-31 Ethicon Endo-Surgery, Inc. System and method of aligning an implantable antenna
US8187162B2 (en) 2008-03-06 2012-05-29 Ethicon Endo-Surgery, Inc. Reorientation port
US8411493B2 (en) * 2009-10-30 2013-04-02 Honeywell International Inc. Selection device for a spin-torque transfer magnetic random access memory
US8648414B2 (en) 2011-07-01 2014-02-11 Micron Technology, Inc. Semiconductor structures including bodies of semiconductor material, devices including such structures and related methods
CN104347509B (zh) * 2013-08-01 2017-05-31 北大方正集团有限公司 Cmos器件制造方法及cmos器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097314A (en) * 1976-12-30 1978-06-27 Rca Corp. Method of making a sapphire gate transistor
US4091527A (en) * 1977-03-07 1978-05-30 Rca Corporation Method for adjusting the leakage current of silicon-on-sapphire insulated gate field effect transistors
US4199773A (en) * 1978-08-29 1980-04-22 Rca Corporation Insulated gate field effect silicon-on-sapphire transistor and method of making same
JPS5575238A (en) * 1978-12-04 1980-06-06 Nec Corp Method of fabricating semiconductor device
US4199384A (en) * 1979-01-29 1980-04-22 Rca Corporation Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands
GB2052154B (en) * 1979-07-04 1983-11-02 Nat Res Dev Field-effect transistors and methods of constructing such transistors
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
JPS58176967A (ja) * 1982-04-12 1983-10-17 Toshiba Corp 半導体装置の製造方法
US4755481A (en) * 1986-05-15 1988-07-05 General Electric Company Method of making a silicon-on-insulator transistor

Also Published As

Publication number Publication date
EP0442144B1 (en) 1996-03-13
JPH07123141B2 (ja) 1995-12-25
EP0442144A3 (en) 1992-08-05
DE69025911D1 (de) 1996-04-18
EP0442144A2 (en) 1991-08-21
DE69025911T2 (de) 1996-07-25
US5024965A (en) 1991-06-18

Similar Documents

Publication Publication Date Title
JPH05152527A (ja) 放射線硬化の高速低リークｃｍｏｓ／ｓｏｉ装置の製造方法
US5141882A (en) Semiconductor field effect device having channel stop and channel region formed in a well and manufacturing method therefor
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
US4385947A (en) Method for fabricating CMOS in P substrate with single guard ring using local oxidation
EP0063578B1 (en) Process for forming a polysilicon gate integrated circuit device
JPH07183393A (ja) 半導体装置の製造方法
JPS6372164A (ja) 改良形集積回路製造方法
US5047356A (en) High speed silicon-on-insulator device and process of fabricating same
JPH0691201B2 (ja) Ｃｍｏｓ半導体装置の製造方法
JPH0576190B2 (ja)
US6117716A (en) Methods of forming BICMOS circuitry
JPS5941864A (ja) モノリシツク集積回路の製造方法
US5422301A (en) Method of manufacturing semiconductor device with MOSFET
US6730555B2 (en) Transistors having selectively doped channel regions
US4488348A (en) Method for making a self-aligned vertically stacked gate MOS device
US5001081A (en) Method of manufacturing a polysilicon emitter and a polysilicon gate using the same etch of polysilicon on a thin gate oxide
US6057209A (en) Semiconductor device having a nitrogen bearing isolation region
KR100324931B1 (ko) 반도체장치 및 그의 제조방법
JP2509690B2 (ja) 半導体装置
US5194396A (en) Method of fabricating BICMOS field effect transistors
JPH11191597A (ja) 半導体装置
KR900001062B1 (ko) 반도체 바이 씨 모오스 장치의 제조방법
JPS6360549B2 (ja)
JPH08167646A (ja) Ｓｉｍｏｘ基板、ｓｉｍｏｘ基板の製造方法及び半導体装置の製造方法
US5525823A (en) Manufacture of CMOS devices