JPH0514336A - フレーム同期判定回路 - Google Patents

Abstract

(57)【要約】 【目的】 フレーム同期確立過程における疑似引き込み
現象の発生を抑制する。 【構成】 ビット比較回路１、同期引き込み保護回路
２、同期外れ保護回路３、同期判定回路６等を備えるフ
レーム同期判定回路にタイマー回路７を設け、このタイ
マー回路７から出力される制御信号によってフレーム同
期引き込み後の一定時間の間、同期外れ保護回路３にお
ける不一致数を設定する不一致設定回路５の設定値を小
さくさせるようにし、疑似引き込みの発生を抑制する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル無線伝送にお
けるフレーム同期判定回路に関する。

【０００２】

【従来の技術】ディジタル無線伝送において送受信間で
データ伝送するためには、フレーム同期をとる必要があ
る。フレーム同期方式には、１ビットシフトハンチング
方式と、リセット式系列方式が知られている。図２は１
ビットシフトハンチング方式の同期判定回路を示してい
る。同図において、ビット比較回路１ではフレーム同期
パターンａと入力データｂとを比較し、比較の結果が不
一致の場合、入力データを１ビットシフトハンチングし
て再比較する。尚、１ビットシフトハンチング回路につ
いては図示していない。１ビットシフトハンチング方式
では、この繰り返しにより一致を検出し、フレーム同期
を確立する。

【０００３】ここで、伝送路でのビット誤りによる同期
外れや、誤引き込みを防止するため、前記比較結果ｃに
対して保護機能を設けている。保護機能には同期引き込
み保護と、同期外れ保護とがあり、夫々同期引き込み保
護回路２と、同期外れ保護回路３により実現される。同
期引き込み保護回路２は比較結果ｃの一致数を計数し、
一致数設定回路４により設定される値に達したとき、引
き込み判定情報ｄを送出する。一方、同期外れ保護回路
３は比較結果ｃの不一致数を計数し、不一致数設定回路
５により設定される値に達したとき、外れ判定情報ｅを
送出する。引き込み判定情報ｄと外れ判定情報ｅは、共
に同期判定回路６に入力されフレーム同期情報ｆを出力
する。

【０００４】

【発明が解決しようとする課題】上述した従来のフレー
ム同期判定回路では、不一致設定回路５により設定され
る値が固定であるため、フレーム同期確立過程におい
て、疑似引き込み現象（誤ったデータ位置に引き込む現
象）が発生した場合でも、不一致の値が不一致数設定回
路５により設定される値より少ない場合には、この疑似
引き込みから抜け出せないという問題点があった。本発
明の目的は疑似引き込み現象の発生を抑制したフレーム
同期判定回路を提供することにある。

【０００５】

【課題を解決するための手段】本発明のフレーム同期判
定回路は、フレーム同期引き込み後の一定時間の間、同
期外れ保護回路に設定される不一致数を小さくするため
の制御信号を出力するタイマー回路を設けている。即
ち、タイマー回路からの制御信号により一定時間の間、
設定値を小さくするように不一致設定回路を構成する。

【０００６】

【作用】本発明によれば、フレーム同期引き込み後は、
一定時間の間だけフレーム同期外れの不一致数の設定値
を小さくすることで、疑似引き込みの発生を防止する。

【０００７】

【実施例】次に、本発明について図面を参照して説明す
る。図１に本発明の一実施例を示しており、図２に示し
たものと同一のものについては同一の符号を付してあ
る。即ち、ビット比較回路１はフレーム同期パターンａ
と入力データｂをビット比較して比較結果ｃを生成す
る。比較結果ｃは同期引き込み保護回路２と、同期外れ
保護回路３に入力される。同期引き込み保護回路２は比
較結果ｃの一致数を計数し、一致数設定回路４により設
定される値に達したとき、引き込み判定情報ｄを送出す
る。一方、同期外れ保護回路３は比較結果ｃの不一致数
を計数し、不一致数設定回路５により設定される値に達
したとき、外れ判定情報ｅを送出する。引き込み判定情
報ｄと外れ判定情報ｅは共に同期判定回路６に入力さ
れ、フレーム同期情報ｆを出力する。

【０００８】前記フレーム同期情報ｆの一部は、本発明
において設けられたタイマー回路７に入力される。タイ
マー回路７はフレーム同期引き込み後の一定時間の間、
同期外れ保護回路３の不一致数を設定する不一致数設定
回路５の設定値を小さくするための制御信号を出力する
ように構成されている。

【０００９】このタイマー回路７を設けたことにより、
タイマー回路７からの制御信号により不一致数設定回路
５は一定時間の間だけ設定値が小さくされるため、疑似
引き込み現象が発生しても不一致数の計数値は設定値を
容易に超えられるため、同期外れ保護回路３から外れ判
定情報ｅが送出され易くなり、この外れ判定情報ｅに基
づいて再引き込みが行われ、その後フレーム同期を確立
することになる。このとき、正常な引き込みであれば不
一致は発生しないため、タイマー回路７からの制御信号
によって不一致数の設定値が一時期小さくなったとして
もフレーム同期の確立に何ら悪影響を与えることはな
い。

【００１０】

【発明の効果】以上説明したように本発明は、フレーム
同期情報ｆによりフレーム同期引き込み後、一定時間の
間、不一致数の設定値を小さくすることにより、疑似引
き込み現象の発生する可能性を小さくすることができ
る。

【図面の簡単な説明】

【図１】本発明のフレーム同期判定回路の一実施例のブ
ロック図である。

【図２】従来のフレーム同期判定回路の一例のブロック
図である。

【符号の説明】

１ ビット比較回路 ２ 同期引き込み保護回路 ３ 同期外れ保護回路 ４ 一致数設定回路 ５ 不一致数設定回路 ６ 同期判定回路 ７ タイマー回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 フレーム同期パターンと入力データをビ
   ット比較するビット比較回路と、ビット比較結果の一致
   数を計数しかつ設定値と比較して引き込み判定情報を出
   力する同期引き込み保護回路と、一致数の計数値を設定
   する一致数設定回路と、ビット比較結果の不一致数を計
   数しかつ設定値と比較して外れ判定情報を出力する同期
   外れ保護回路と、不一致数の計数値を設定する不一致数
   設定回路と、前記引き込み判定情報と外れ判定情報から
   フレーム同期状態を判定する同期判定回路と、フレーム
   同期引き込み後の一定時間の間、前記不一致数の計数値
   を小さくするための制御信号を出力するタイマー回路と
   を備えることを特徴とするフレーム同期判定回路。
2. 【請求項２】 前記不一致設定回路は、タイマー回路か
   らの制御信号により一定時間の間、設定値を小さくする
   ように構成してなる請求項１のフレーム同期判定回路。