JP2987273B2 - 同期信号処理回路 - Google Patents
同期信号処理回路Info
- Publication number
- JP2987273B2 JP2987273B2 JP5115861A JP11586193A JP2987273B2 JP 2987273 B2 JP2987273 B2 JP 2987273B2 JP 5115861 A JP5115861 A JP 5115861A JP 11586193 A JP11586193 A JP 11586193A JP 2987273 B2 JP2987273 B2 JP 2987273B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- allowable
- synchronization
- bits
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【産業上の利用分野】この発明は同期信号処理回路に関
し、特にたとえば１フレームが複数のパケット（データ
ブロック）によって構成されるようなデータ構造の移動
体ＦＭ多重放送用の受信機に用いられる、同期信号処理
回路に関する。
し、特にたとえば１フレームが複数のパケット（データ
ブロック）によって構成されるようなデータ構造の移動
体ＦＭ多重放送用の受信機に用いられる、同期信号処理
回路に関する。
【０００２】
【従来の技術】移動体ＦＭ多重放送のデータ構造は、図
４に示すように、複数のパケットにより１フレームのデ
ータを構成しており、各パケットの先頭に同期信号であ
るブロック識別符号（ＢＩＣ）が付加され、このブロッ
ク識別符号の変化点（ＢＩＣ１→ＢＩＣ３，ＢＩＣ４→
ＢＩＣ２，ＢＩＣ２→ＢＩＣ３，ＢＩＣ４→ＢＩＣ１）
を検出することによってフレーム同期がとられる。
４に示すように、複数のパケットにより１フレームのデ
ータを構成しており、各パケットの先頭に同期信号であ
るブロック識別符号（ＢＩＣ）が付加され、このブロッ
ク識別符号の変化点（ＢＩＣ１→ＢＩＣ３，ＢＩＣ４→
ＢＩＣ２，ＢＩＣ２→ＢＩＣ３，ＢＩＣ４→ＢＩＣ１）
を検出することによってフレーム同期がとられる。
【０００３】ブロック識別符号としては、ＢＩＣ１〜Ｂ
ＩＣ４の４種類があり、図５に示す従来の受信側の同期
分離回路１では、それぞれのブロック識別符号と受信デ
ータとの一致を検出して同期分離を行う。このとき、比
較器２で、ＢＩＣデータ誤り数検出回路３から出力され
るブロック識別符号と受信データとの不一致数が、誤り
許容ビット数設定回路４によって設定される誤り許容ビ
ット数以下であることを検出すれば、受信データをブロ
ック識別符号とみなして、ブロック同期の外れを検出し
たりブロック同期のロックを行うために、後続のブロッ
ク同期再生回路（図示せず）に同期タイミング信号を出
力する。
ＩＣ４の４種類があり、図５に示す従来の受信側の同期
分離回路１では、それぞれのブロック識別符号と受信デ
ータとの一致を検出して同期分離を行う。このとき、比
較器２で、ＢＩＣデータ誤り数検出回路３から出力され
るブロック識別符号と受信データとの不一致数が、誤り
許容ビット数設定回路４によって設定される誤り許容ビ
ット数以下であることを検出すれば、受信データをブロ
ック識別符号とみなして、ブロック同期の外れを検出し
たりブロック同期のロックを行うために、後続のブロッ
ク同期再生回路（図示せず）に同期タイミング信号を出
力する。
【０００４】そして、ブロック同期再生回路では、入力
された同期タイミング信号が正しいタイミングで検出さ
れない状態がｎ回連続するまで同期状態を保存する（前
方保護ｎ回）とともに、正しいタイミングで検出されな
い状態がｎ回連続すれば、受信データから検出された同
期タイミング信号によってブロック同期再生回路をリセ
ットする。その後入力される同期タイミング信号がｍ回
続けて正しいタイミングであるならば、ブロック同期を
かけるように働く（後方保護ｍ回）。ここで、従来技術
では、同期分離に際しての誤り許容ビット数は、前方保
護および後方保護の両方に同じ値が共用されていた。
された同期タイミング信号が正しいタイミングで検出さ
れない状態がｎ回連続するまで同期状態を保存する（前
方保護ｎ回）とともに、正しいタイミングで検出されな
い状態がｎ回連続すれば、受信データから検出された同
期タイミング信号によってブロック同期再生回路をリセ
ットする。その後入力される同期タイミング信号がｍ回
続けて正しいタイミングであるならば、ブロック同期を
かけるように働く（後方保護ｍ回）。ここで、従来技術
では、同期分離に際しての誤り許容ビット数は、前方保
護および後方保護の両方に同じ値が共用されていた。
【０００５】
【発明が解決しようとする課題】したがって、前方保護
を重要視して誤り許容数を大きくし、同期外れが起こり
にくくしようとすると、ブロック識別符号と違う受信デ
ータを誤ってブロック識別符号と判断する確率が高くな
り、同期外れ状態から同期をとりにいこうとする際に、
本来のブロック同期がかかる位置を誤って判断し、ブロ
ック同期をロックするのが遅れる。
を重要視して誤り許容数を大きくし、同期外れが起こり
にくくしようとすると、ブロック識別符号と違う受信デ
ータを誤ってブロック識別符号と判断する確率が高くな
り、同期外れ状態から同期をとりにいこうとする際に、
本来のブロック同期がかかる位置を誤って判断し、ブロ
ック同期をロックするのが遅れる。
【０００６】一方、後方保護を重要視して誤り許容数を
小さくし、間違ったタイミングで同期がかからないよう
にしようとすると、たとえば伝送中に少しでもブロック
識別符号にエラーが起こると正しくブロック識別符号を
検出できず、今度はロックが外れやすくなり、ノイズに
弱いシステムとなる。そのため、多少の弊害は許容し
て、どちらにも極端に影響が出ないように、誤り許容ビ
ット数を決定しなければいけないという問題点があっ
た。
小さくし、間違ったタイミングで同期がかからないよう
にしようとすると、たとえば伝送中に少しでもブロック
識別符号にエラーが起こると正しくブロック識別符号を
検出できず、今度はロックが外れやすくなり、ノイズに
弱いシステムとなる。そのため、多少の弊害は許容し
て、どちらにも極端に影響が出ないように、誤り許容ビ
ット数を決定しなければいけないという問題点があっ
た。
【０００７】それゆえに、この発明の主たる目的は、良
好にブロック同期がとれる同期信号処理回路を提供する
ことである。
好にブロック同期がとれる同期信号処理回路を提供する
ことである。
【０００８】
【課題を解決するための手段】請求項１記載発明は、1
フレームが複数のデータブロックによって構成されかつ
各データブロックの先頭に同期タイミング信号であるブ
ロック識別符号が付加されたデータ構造を有する移動体
ＦＭ多重放送信号用受信機に用いられ、第１誤り許容ビ
ット数に基づいて受信データから分離した同期タイミン
グ信号を前方保護動作に用い、第２許容ビット数に基づ
いて受信データから分離した同期タイミング信号を後方
保護動作に用いる同期信号処理回路において、一定時間
内で生じるブロック同期はずれの回数をカウントするカ
ウント手段、および前記第１許容ビット数および前記第
２許容ビット数を前記カウント手段のカウント値に応じ
て独立に制御する誤り許容ビット数制御手段をさらに設
けたことを特徴とする、同期信号処理回路である。
フレームが複数のデータブロックによって構成されかつ
各データブロックの先頭に同期タイミング信号であるブ
ロック識別符号が付加されたデータ構造を有する移動体
ＦＭ多重放送信号用受信機に用いられ、第１誤り許容ビ
ット数に基づいて受信データから分離した同期タイミン
グ信号を前方保護動作に用い、第２許容ビット数に基づ
いて受信データから分離した同期タイミング信号を後方
保護動作に用いる同期信号処理回路において、一定時間
内で生じるブロック同期はずれの回数をカウントするカ
ウント手段、および前記第１許容ビット数および前記第
２許容ビット数を前記カウント手段のカウント値に応じ
て独立に制御する誤り許容ビット数制御手段をさらに設
けたことを特徴とする、同期信号処理回路である。
【０００９】
【作用】前方保護動作用の同期タイミング信号検出のた
めに用いられる第１誤り許容ビット数および後方保護動
作用の同期タイミング信号検出のために用いられる第２
誤り許容ビット数の設定値が、それぞれ第１誤り許容ビ
ット数設定手段および第２誤り許容ビット数設定手段に
よって独立に設定される。たとえば、第１誤り許容ビッ
ト数を第２誤り許容ビット数より大きく設定し、また、
たとえば一定時間内に生じるブロック同期外れの回数を
カウント手段によってカウントし、そのカウント値によ
って、誤り許容ビット数制御手段によって第１誤り許容
ビット数および第２誤り許容ビット数をそれぞれ独立し
て変更する。
めに用いられる第１誤り許容ビット数および後方保護動
作用の同期タイミング信号検出のために用いられる第２
誤り許容ビット数の設定値が、それぞれ第１誤り許容ビ
ット数設定手段および第２誤り許容ビット数設定手段に
よって独立に設定される。たとえば、第１誤り許容ビッ
ト数を第２誤り許容ビット数より大きく設定し、また、
たとえば一定時間内に生じるブロック同期外れの回数を
カウント手段によってカウントし、そのカウント値によ
って、誤り許容ビット数制御手段によって第１誤り許容
ビット数および第２誤り許容ビット数をそれぞれ独立し
て変更する。
【００１０】
【発明の効果】この発明によれば、第１および第２誤り
許容ビット数をそれぞれ独立して設定することができる
ので、良好にブロック同期を行うことができる。特に、
前方保護に関する第１誤り許容ビット数を大きくするこ
とによって、受信条件の悪い場所でもブロック同期のロ
ックが外れにくくなり、後方保護に関する第２誤り許容
ビット数を小さくすることによって、信頼性の高いシス
テムとなる。
許容ビット数をそれぞれ独立して設定することができる
ので、良好にブロック同期を行うことができる。特に、
前方保護に関する第１誤り許容ビット数を大きくするこ
とによって、受信条件の悪い場所でもブロック同期のロ
ックが外れにくくなり、後方保護に関する第２誤り許容
ビット数を小さくすることによって、信頼性の高いシス
テムとなる。
【００１１】さらに、受信状況を考慮すれば、第１誤り
許容ビット数を大きくすることにより、受信条件の悪い
場所でもブロック同期のロックが外れにくくなり、受信
条件の良いところでは第１誤り許容ビット数を小さくす
ることによって信頼性の高いシステムとなる。一方、後
方保護に関する第２誤り許容ビット数を大きくすること
により、受信条件の悪い場所でもブロック同期のロック
がかかりにくくなるのを抑えることができ、受信条件の
良いところでは第２誤り許容ビット数を小さくすること
により信頼性の高いシステムとなる。このように、受信
状況によってそれぞれ独立に第１および第２誤り許容ビ
ット数の設定値を自動的に設定し直すことによって、よ
り良好にブロック同期を行うことができる。
許容ビット数を大きくすることにより、受信条件の悪い
場所でもブロック同期のロックが外れにくくなり、受信
条件の良いところでは第１誤り許容ビット数を小さくす
ることによって信頼性の高いシステムとなる。一方、後
方保護に関する第２誤り許容ビット数を大きくすること
により、受信条件の悪い場所でもブロック同期のロック
がかかりにくくなるのを抑えることができ、受信条件の
良いところでは第２誤り許容ビット数を小さくすること
により信頼性の高いシステムとなる。このように、受信
状況によってそれぞれ独立に第１および第２誤り許容ビ
ット数の設定値を自動的に設定し直すことによって、よ
り良好にブロック同期を行うことができる。
【００１２】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【００１３】
【実施例】図１を参照して、この実施例の同期信号処理
回路１０は、前方保護用同期分離回路１２および後方保
護用同期分離回路１４を含む。前方保護用同期分離回路
１２のＢＩＣデータ誤り数検出回路１６には、入力端子
１８から受信データが入力され、誤り許容ＢＩＴ数設定
回路２０には、入力端子２２から前方保護に関する誤り
許容ビット数が入力され、誤り許容ビット数が設定され
る。また、後方保護用同期分離回路１４の誤り許容ビッ
ト数設定回路２４には、入力端子２６から後方保護に関
する誤り許容ビット数が入力され、誤り許容ビット数が
設定される。
回路１０は、前方保護用同期分離回路１２および後方保
護用同期分離回路１４を含む。前方保護用同期分離回路
１２のＢＩＣデータ誤り数検出回路１６には、入力端子
１８から受信データが入力され、誤り許容ＢＩＴ数設定
回路２０には、入力端子２２から前方保護に関する誤り
許容ビット数が入力され、誤り許容ビット数が設定され
る。また、後方保護用同期分離回路１４の誤り許容ビッ
ト数設定回路２４には、入力端子２６から後方保護に関
する誤り許容ビット数が入力され、誤り許容ビット数が
設定される。
【００１４】ＢＩＣデータ誤り数検出回路１６では、受
信データとブロック識別符号との一致が検出され、両者
の不一致数が誤り数として比較器２８に入力される。そ
して、誤り許容ビット数設定回路２０に設定された誤り
許容ビット数と比較器２８で比較される。ＢＩＣデータ
誤り数検出回路１６からの誤り数が誤り許容ビット数よ
りも小さければ、その受信データはブロック識別符号と
判断され、前方保護用のブロック識別符号を検出したこ
とを示す同期タイミング信号が、ブロック同期検出回路
３０に入力される。同様に、ＢＩＣデータ誤り数検出回
路１６からの誤り数は比較器３２に与えられ、比較器３
２で、誤り許容ビット数設定回路２４に設定された誤り
許容ビット数と比較される。このとき、ＢＩＣデータ誤
り数検出回路１６からの誤り数が誤り許容ビット数より
も小さければ、後方保護用のブロック識別符号を検出し
たことを示す同期タイミング信号が、ブロック同期検出
回路３０に入力される。
信データとブロック識別符号との一致が検出され、両者
の不一致数が誤り数として比較器２８に入力される。そ
して、誤り許容ビット数設定回路２０に設定された誤り
許容ビット数と比較器２８で比較される。ＢＩＣデータ
誤り数検出回路１６からの誤り数が誤り許容ビット数よ
りも小さければ、その受信データはブロック識別符号と
判断され、前方保護用のブロック識別符号を検出したこ
とを示す同期タイミング信号が、ブロック同期検出回路
３０に入力される。同様に、ＢＩＣデータ誤り数検出回
路１６からの誤り数は比較器３２に与えられ、比較器３
２で、誤り許容ビット数設定回路２４に設定された誤り
許容ビット数と比較される。このとき、ＢＩＣデータ誤
り数検出回路１６からの誤り数が誤り許容ビット数より
も小さければ、後方保護用のブロック識別符号を検出し
たことを示す同期タイミング信号が、ブロック同期検出
回路３０に入力される。
【００１５】そして、ブロック同期再生回路３０では、
比較器２８および比較器３２からそれぞれ出力される同
期タイミング信号を用いて、受信データとのブロック同
期をとり、ブロック同期がロックしたか否かを示すＬＯ
ＣＫ／ＵＮＬＯＣＫ信号が出力端子３４から出力され
る。また、ブロック同期再生回路３０では、ロック状態
のときには、比較器２８からの同期タイミング信号によ
って前方保護動作を行い、アンロック状態のときには、
比較器３２からの同期タイミング信号によって後方保護
動作を行う。さらに、ブロック同期再生回路３０から
は、誤り許容ビット数制御回路３６にブロック同期ＵＮ
ＬＯＣＫパルスが出力される。このブロック同期ＵＮＬ
ＯＣＫパルスは、たとえばブロック同期がＵＮＬＯＣＫ
期間にパケット周期で出力されるパルスである。
比較器２８および比較器３２からそれぞれ出力される同
期タイミング信号を用いて、受信データとのブロック同
期をとり、ブロック同期がロックしたか否かを示すＬＯ
ＣＫ／ＵＮＬＯＣＫ信号が出力端子３４から出力され
る。また、ブロック同期再生回路３０では、ロック状態
のときには、比較器２８からの同期タイミング信号によ
って前方保護動作を行い、アンロック状態のときには、
比較器３２からの同期タイミング信号によって後方保護
動作を行う。さらに、ブロック同期再生回路３０から
は、誤り許容ビット数制御回路３６にブロック同期ＵＮ
ＬＯＣＫパルスが出力される。このブロック同期ＵＮＬ
ＯＣＫパルスは、たとえばブロック同期がＵＮＬＯＣＫ
期間にパケット周期で出力されるパルスである。
【００１６】誤り許容ビット数制御回路３６は、たとえ
ば図２に示すように構成される。図２に示す誤り許容ビ
ット数制御回路３６はカウンタ回路３８を含み、カウン
タ回路３８には、端子４０を介してブロック同期再生回
路３０からのブロック同期ＵＮＬＯＣＫパルスが与えら
れ、ブロック同期ＵＮＬＯＣＫパルスが時間ＴＢ内に何
回発生したかがカウントされる。すなわち、カウンタ回
路３８には、時間ＴＢ周期のカウンタであるカウンタ回
路４２から時間ＴＢ毎に１回クリアパルスが与えられ、
時間ＴＢ内に何回ブロック同期が外れたかがカウントさ
れる。カウンタ回路４２には、マスタクロック入力端子
４４から与えられたマスタクロックが分周回路４６で適
当な周波数に分周されて、クロックとして入力される。
分周回路４６の分周比は、分周比設定入力端子４８から
の入力によって設定される。また、カウンタ回路４２の
周期は、端子５０からの入力によって設定または変更で
きる。そして、カウンタ回路３８での時間ＴＢ内のカウ
ント値は、比較器５２に与えられる。
ば図２に示すように構成される。図２に示す誤り許容ビ
ット数制御回路３６はカウンタ回路３８を含み、カウン
タ回路３８には、端子４０を介してブロック同期再生回
路３０からのブロック同期ＵＮＬＯＣＫパルスが与えら
れ、ブロック同期ＵＮＬＯＣＫパルスが時間ＴＢ内に何
回発生したかがカウントされる。すなわち、カウンタ回
路３８には、時間ＴＢ周期のカウンタであるカウンタ回
路４２から時間ＴＢ毎に１回クリアパルスが与えられ、
時間ＴＢ内に何回ブロック同期が外れたかがカウントさ
れる。カウンタ回路４２には、マスタクロック入力端子
４４から与えられたマスタクロックが分周回路４６で適
当な周波数に分周されて、クロックとして入力される。
分周回路４６の分周比は、分周比設定入力端子４８から
の入力によって設定される。また、カウンタ回路４２の
周期は、端子５０からの入力によって設定または変更で
きる。そして、カウンタ回路３８での時間ＴＢ内のカウ
ント値は、比較器５２に与えられる。
【００１７】そして、前方保護用同期分離回路１２の誤
り許容ビット数の制御の場合には、比較器５２に、たと
えば入力端子５４から時間ＴＢ内にブロック同期外れが
何回まで許せるかというブロック同期ＵＮＬＯＣＫ回数
の期待値（ＮおよびＭ）が入力される。この期待値とカ
ウンタ回路３８からのカウント値とが比較器５２で比較
される。
り許容ビット数の制御の場合には、比較器５２に、たと
えば入力端子５４から時間ＴＢ内にブロック同期外れが
何回まで許せるかというブロック同期ＵＮＬＯＣＫ回数
の期待値（ＮおよびＭ）が入力される。この期待値とカ
ウンタ回路３８からのカウント値とが比較器５２で比較
される。
【００１８】比較器５２では、数１ないし数３の比較が
行われ、その結果が誤り許容数変更回路５６に入力され
る。
行われ、その結果が誤り許容数変更回路５６に入力され
る。
【００１９】
【数１】ＵＮＬＯＣＫ回数＜Ｎ回
【００２０】
【数２】Ｎ回＜ＵＮＬＯＣＫ回数＜Ｍ回路
【００２１】
【数３】Ｍ回＜ＵＮＬＯＣＫ回数 誤り許容数変更回路５６では、今までの誤り許容ビット
数に対して、数１の場合では「１」を減算し、数２の場
合ではそのままにしておき、数３の場合では「１」を加
算して、誤り許容ビット数設定回路２０の値を設定し直
し、そして前方保護動作が行われる。
数に対して、数１の場合では「１」を減算し、数２の場
合ではそのままにしておき、数３の場合では「１」を加
算して、誤り許容ビット数設定回路２０の値を設定し直
し、そして前方保護動作が行われる。
【００２２】すなわち、誤り許容数変更回路５６は図３
に示すように、たとえばマルチプレクサ５６ａおよび加
算器５６ｂを含み、マルチプレクサには「＋１」，
「０」および「−１」が入力される。そして、数１ない
し数３の比較結果がマルチプレクサ５６ａの選択信号と
して与えられ、「＋１」，「０」および「−１」のいず
れかを選択し、加算器５６ｂに出力する。そして、端子
５８を介して与えられる今までの誤り許容ビット数に加
算して、加算値を出力端子６０から誤り許容ＢＩＴ数設
定回路２０に与え、誤り許容ビット数を設定し直す。
に示すように、たとえばマルチプレクサ５６ａおよび加
算器５６ｂを含み、マルチプレクサには「＋１」，
「０」および「−１」が入力される。そして、数１ない
し数３の比較結果がマルチプレクサ５６ａの選択信号と
して与えられ、「＋１」，「０」および「−１」のいず
れかを選択し、加算器５６ｂに出力する。そして、端子
５８を介して与えられる今までの誤り許容ビット数に加
算して、加算値を出力端子６０から誤り許容ＢＩＴ数設
定回路２０に与え、誤り許容ビット数を設定し直す。
【００２３】後方保護用同期分離回路１４の誤り許容Ｂ
ＩＴ数の制御も、誤り許容ビット数制御回路３６で行わ
れる。このとき、ブロック同期ＵＮＬＯＣＫ回数の期待
値（ＴＮ，ＴＭ）が入力端子５４から比較器５２に入力
される。比較器５２では、数４ないし数６の比較が行わ
れ、その結果が誤り許容数変更回路５６に入力される。
ＩＴ数の制御も、誤り許容ビット数制御回路３６で行わ
れる。このとき、ブロック同期ＵＮＬＯＣＫ回数の期待
値（ＴＮ，ＴＭ）が入力端子５４から比較器５２に入力
される。比較器５２では、数４ないし数６の比較が行わ
れ、その結果が誤り許容数変更回路５６に入力される。
【００２４】
【数４】ＵＮＬＯＣＫ回数＜ＴＮ
【００２５】
【数５】ＴＮ＜ＵＮＬＯＣＫ回数＜ＴＭ
【００２６】
【数６】ＴＭ＜ＵＮＬＯＣＫ回数 そして、誤り許容数変更回路５６では、端子５８を介し
て誤り許容ビット数設定回路２４から与えられる今まで
の誤り許容ビット数に対して、数４の場合では「１」を
減算し、数５の場合ではそのままにしておき、数６の場
合では「１」を加算して、誤り許容ビット数設定回路２
４の値を設定し直し、そして後方保護動作が行われる。
て誤り許容ビット数設定回路２４から与えられる今まで
の誤り許容ビット数に対して、数４の場合では「１」を
減算し、数５の場合ではそのままにしておき、数６の場
合では「１」を加算して、誤り許容ビット数設定回路２
４の値を設定し直し、そして後方保護動作が行われる。
【００２７】このように、時間ＴＢ内のＵＮＬＯＣＫ回
数がカウントされ、そのＵＮＬＯＣＫ回数によって誤り
許容ビット数が設定・変更されることで、受信状況に応
じた誤り許容ビット数を適宜設定・変更できる。なお、
誤り許容ビット数制御回路３６は、他の構成要素ととも
にＩＣ内に組み込んでもよく、また、ＣＰＵを用いたハ
ードウェアによってＩＣ外部に構成し、プログラミング
によって制御動作を行うようにしてもよい。
数がカウントされ、そのＵＮＬＯＣＫ回数によって誤り
許容ビット数が設定・変更されることで、受信状況に応
じた誤り許容ビット数を適宜設定・変更できる。なお、
誤り許容ビット数制御回路３６は、他の構成要素ととも
にＩＣ内に組み込んでもよく、また、ＣＰＵを用いたハ
ードウェアによってＩＣ外部に構成し、プログラミング
によって制御動作を行うようにしてもよい。
【図面の簡単な説明】
【図１】この発明の一実施例を示すブロック図である。
【図２】この実施例の誤り許容ビット数制御回路の一例
を示すブロック図である。
を示すブロック図である。
【図３】この実施例の誤り許容数変更回路の一例を示す
ブロック図である。
ブロック図である。
【図４】ＦＭ多重放送における一般的なデータ構造を示
す図解図である。
す図解図である。
【図５】従来の同期分離回路を示すブロック図である。
１０ …同期信号処理回路 １２ …前方保護用同期分離回路 １４ …後方保護用同期分離回路 １６ …ＢＩＣデータ誤り数検出回路 ２０，２４ …誤り許容ビット数設定回路 ２８，３２，５２ …比較器 ３０ …ブロック同期再生回路 ３６ …誤り許容ビット数制御回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土田 健一 東京都世田谷区砧一丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 磯部 忠 東京都世田谷区砧一丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 山田 宰 東京都世田谷区砧一丁目10番11号 日本 放送協会放送技術研究所内 (72)発明者 中島 洋 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 増本 隆彦 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 富田 義数 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 平３−79180（ＪＰ，Ａ) 特開 平５−48597（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 7/08
Claims (2)
- 【請求項１】１フレームが複数のデータブロックによっ
て構成されかつ各データブロックの先頭に同期タイミン
グ信号であるブロック識別符号が付加されたデータ構造
を有する移動体ＦＭ多重放送信号用受信機に用いられ、
第１誤り許容ビット数に基づいて受信データから分離し
た同期タイミング信号を前方保護動作に用い、第２許容
ビット数に基づいて受信データから分離した同期タイミ
ング信号を後方保護動作に用いる同期信号処理回路にお
いて、 一定時間内で生じるブロック同期はずれの回数をカウン
トするカウント手段、および 前記第１許容ビット数およ
び前記第２許容ビット数を前記カウント手段のカウント
値に応じて独立に制御する誤り許容ビット数制御手段を
さらに設けたことを特徴とする、 同期信号処理回路。 - 【請求項２】前記誤り許容ビット数制御手段は、前記第
１誤り許容ビット数を前記第２誤り許容ビット数よりも
大きく設定する、請求項１記載の同期信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5115861A JP2987273B2 (ja) | 1993-05-18 | 1993-05-18 | 同期信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5115861A JP2987273B2 (ja) | 1993-05-18 | 1993-05-18 | 同期信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326700A JPH06326700A (ja) | 1994-11-25 |
| JP2987273B2 true JP2987273B2 (ja) | 1999-12-06 |
Family
ID=14672969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5115861A Expired - Lifetime JP2987273B2 (ja) | 1993-05-18 | 1993-05-18 | 同期信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2987273B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1175695C (zh) | 2000-01-12 | 2004-11-10 | 三菱电机株式会社 | 移动通信终端 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0379180A (ja) * | 1989-08-23 | 1991-04-04 | Nippon Hoso Kyokai <Nhk> | フレーム同期再生回路 |
| JPH0548597A (ja) * | 1991-08-14 | 1993-02-26 | Mitsubishi Electric Corp | フレーム同期装置 |
-
1993
- 1993-05-18 JP JP5115861A patent/JP2987273B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06326700A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5040193A (en) | Receiver and digital phase-locked loop for burst mode data recovery | |
| JPH10224338A (ja) | 同期検出回路 | |
| JPH0771060B2 (ja) | フレーム同期保護回路 | |
| JP2987273B2 (ja) | 同期信号処理回路 | |
| KR100230026B1 (ko) | 클럭 기준 펄스의 시퀀스를 검출하기 위한 방법과 장치 | |
| US6133959A (en) | Device and method for detecting sync signal from digital TV signal | |
| EP0579039B1 (en) | Synchronous detecting apparatus and synchronous detecting and protecting method | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| US6363063B1 (en) | Synchronous circuit for FM multiple broadcast receiver | |
| JPH0134489B2 (ja) | ||
| JP2639277B2 (ja) | ディジタルデータ瞬断検出回路 | |
| JP3167881B2 (ja) | ブロック同期処理回路 | |
| JP2697622B2 (ja) | フレーム同期保護回路 | |
| JP3110394B2 (ja) | Ｆｍ多重デコーダ | |
| JP3349385B2 (ja) | Ｆｍ多重放送受信用同期回路 | |
| JP2762855B2 (ja) | フレーム同期保護回路 | |
| JP3322599B2 (ja) | Ｆｍ多重放送受信用同期回路 | |
| JP2748912B2 (ja) | フレーム同期回路 | |
| JP3200535B2 (ja) | ブロック同期処理回路 | |
| JPH04357730A (ja) | シリアル伝送の同期化装置 | |
| JPS6410975B2 (ja) | ||
| JP3052570B2 (ja) | 映像信号検出回路 | |
| JP2675566B2 (ja) | フレーム同期検出装置 | |
| JP2680962B2 (ja) | フレーム同期回路 | |
| JPH0514336A (ja) | フレーム同期判定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990914 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071001 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081001 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091001 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101001 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111001 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121001 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |