JPH05134868A - ソフトタイマ制御方法 - Google Patents

ソフトタイマ制御方法

Info

Publication number
JPH05134868A
JPH05134868A JP3326587A JP32658791A JPH05134868A JP H05134868 A JPH05134868 A JP H05134868A JP 3326587 A JP3326587 A JP 3326587A JP 32658791 A JP32658791 A JP 32658791A JP H05134868 A JPH05134868 A JP H05134868A
Authority
JP
Japan
Prior art keywords
value
soft timer
cpu
executing
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3326587A
Other languages
English (en)
Inventor
Yoshinori Koshida
良則 越田
Kiyoshi Ozawa
清 小沢
Kenichi Nishikawa
健一 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NAGANO OKI DENKI KK
Oki Electric Industry Co Ltd
Oki Printed Circuits Co Ltd
Original Assignee
NAGANO OKI DENKI KK
Oki Electric Industry Co Ltd
Oki Printed Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NAGANO OKI DENKI KK, Oki Electric Industry Co Ltd, Oki Printed Circuits Co Ltd filed Critical NAGANO OKI DENKI KK
Priority to JP3326587A priority Critical patent/JPH05134868A/ja
Publication of JPH05134868A publication Critical patent/JPH05134868A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】 【構成】 実行回数カウント手段3は、CPU1に対
し、ある命令を実行させ、この実行回数を検出する。ま
た、絶対時間値出力手段2は、CPU1の実行速度に影
響されない絶対時間を出力する。実行回数カウント手段
3は、絶対時間とCPU命令実行回数とに基づき、所定
時間当りの実行回数を検出し、この値からCPU1の実
行速度を演算する。更に、基準回数値設定手段5は、求
められたCPU1の実行速度からソフトタイマ6の基準
回数値を求め、この基準回数値をソフトタイマ6に設定
する。 【効果】 CPUの実行速度とは無関係に基準回数値が
得られ、実行速度変更によるプログラム変更やオペレー
ション介入による変更の必要がない。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は中央処理装置にある命令
を実行させ、その実行回数に基づいて所定時間のカウン
トを行うソフトタイマの制御を行うソフトタイマ制御方
法に関する。
【0002】
【従来の技術】一般に、種々の情報処理装置では、ある
時間をカウントするのに、ソフトタイマが多く用いられ
ている。このソフトタイマとは、数マイクロ秒から数十
マイクロ秒オーダの待ち時間が必要なとき、中央処理装
置にプログラム全体の動作に影響のない命令(例えば、
NOP:ノーオペレーション命令)を実行させ、待ち時
間を得るものである。
【0003】図2に、ソフトタイマを用いる装置のブロ
ック図を示す。図の装置は、中央処理装置(以下、CP
Uと称す)100、ランダム・アクセス・メモリ(以
下、RAMと称す)101、リード・オンリ・メモリ
(以下、ROMと称す)102、通信制御LSI10
3、時計104、バッテリ・バックアップ・メモリ(B
BM)またはディップスイッチ105、ソフトタイマ1
06とからなる。CPU100は、この装置の全体を制
御する制御部であり、RAM101やROM102に格
納されたプログラムを実行し、各種の処理を行う機能を
有している。通信制御LSI103は、シリアル回線1
07を介して外部との通信を行うための通信制御部とし
ての機能を有している。また、時計104は、通信の発
信時刻や着信時間等を得るための装置である。バッテリ
・バックアップメモリまたはディップスイッチ105
は、この装置の動作情報をセットするための機能を有し
ている。また、ソフトタイマ106は、上述したよう
に、プログラムで動作するタイマであり、CPU100
にある命令を実行させ、この実行回数とカウンタに設定
された基準回数値とから所定の待ち時間を得るよう構成
されている。
【0004】ここで、ソフトタイマ106がなぜ必要か
を説明すると、図2に示すような装置に実装される通信
制御LSI103を初期設定する時には、多数の項目が
あり、各項目毎に一定時間の間隔を設けないと、通信制
御LSI103が誤動作する恐れがあるからである。特
に、このような誤動作は、通信制御LSI103の能力
がCPU100の命令実行速度と比較して遅い場合に発
生し易い。
【0005】図3に、上記装置における通信制御LSI
103の初期設定制御動作を示す。先ず、外部への通信
を行うため、通信制御LSI103に通信速度(ボーレ
ート)を設定する(ステップS1)。次に、ステップS
2において、通信制御LSI103の通信速度設定処理
が終了するまで、例えば10μS (マイクロ秒)の時間
待ちを行う。これは、通信制御LSI103の誤動作防
止のためであり、この時間を取らないで通信制御LSI
103に次の設定を行うと、前の処理が終了する前に次
の指示を受けることになり、通信制御LSI103が誤
動作する恐れがある。
【0006】次いで、ステップS3では、通信制御LS
I103にキャラクタ長の設定を行い、ここでもステッ
プS2と同様に10μS の時間待ちを行う(ステップS
4)。更に、ステップS5において、エラー処理(例え
ば、パリティエラーの有/無等)の設定を行い、同様の
10μS の時間待ちを行う(ステップS6)。上記ステ
ップS2、S4、S6において、その待ち時間は短すぎ
ると通信制御LSI103の誤動作の原因となり、ま
た、稀な場合は、長すぎても同様の誤動作が発生するこ
とがある。なお、ステップS2、S4、S6は、後述す
るソフトタイマ106としてのプログラムをサブルーチ
ンとして呼ぶ。
【0007】図4は、ソフトタイマ106の処理を示す
フローチャートである。先ず、ステップS11では、ソ
フトタイマ106内のカウンタに必要な時間の値をセッ
トする。もし、ステップS12〜S14のループ1回の
処理時間が1μS とすれば、例えば、10μS の待ち時
間が必要ならばカウンタ値を10に設定する。そして、
ステップS12では、プログラム全体の動作に影響を与
えない命令(例えばNOP命令)を数回実行することに
より、ステップS12〜S14のループ1回の処理時間
が一定時間、例えば1μS になるよう調整する。ステッ
プS13は、カウンタの減算(−1)処理で、その後、
ステップS14においてカウンタ値が0になったか否か
を判定し、0であれば所定の待ち時間が経過したとして
終了する。
【0008】
【発明が解決しようとする課題】ところで、上記のよう
なソフトタイマ106の動作は、CPU100の命令実
行回数に基づいているため、CPU106の実行速度に
影響される。例えば、CPU100のクロック速度を8
MHZから2倍の16MHZに変更した場合、1命令当りの
実行速度がそれに伴い変化し、その結果、ソフトタイマ
106の待ち時間も変化してしまう。これを更に具体的
に説明すると、仮にCPU100の実行速度が2倍にな
った場合、図4に示したステップS12〜S14のルー
プ1回の処理時間が1μS から 0.5μS となり、それに
伴いソフトタイマ106の全体の待ち時間が10μSか
ら5μS になる。従って、ソフトタイマ106の待ち時
間が狂ってしまい、通信制御LSI103の設定処理待
ち時間を保証することができず、通信制御LSI103
の誤動作に至る等の問題があった。
【0009】また、上記の問題を解決すべく、装置によ
ってはCPU100のクロック速度をバッテリ・バック
アップメモリまたはディップスイッチ105の設定情報
で判定し、図4のステップS11のカウンタ値を変更
し、必要な時間を得るようにしたものがあるが、オペレ
ーション介入による設定のため、設定忘れや設定ミスを
招く恐れがあり、完全な問題解決の手段とはなり得なか
った。本発明は、上記従来の問題点を解決するためにな
されたもので、CPUの実行速度が変更されてもソフト
タイマの待ち時間を一定に確保することのできるソフト
タイマ制御方法を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明は、中央処理装置
にある命令を実行させ、かつ所定の基準回数値を設定
し、命令実行回数値と基準回数値との関係により時間計
測を行うソフトタイマの制御を行うソフトタイマ制御方
法において、前記中央処理装置にある命令を実行させ、
この実行回数を検出すると共に、実行回数の検出に要し
た絶対時間を検知し、この検知した絶対時間値と、前記
検出した実行回数値とに基づき、所定時間当りの実行回
数を検出し、この所定時間当りの実行回数から前記中央
処理装置の実行速度を演算し、この実行速度に対応する
基準回数値を判定して前記ソフトタイマに設定すること
を特徴としている。
【0011】
【作用】本発明のソフトタイマ制御方法においては、先
ず、CPUに対し、ある命令を実行させ、この実行回数
を検出する。一方、CPUの実行速度に影響されずに実
行回数の検出に要した絶対時間を検知する。そして、絶
対時間とCPU命令実行回数とに基づき、所定時間当り
の実行回数を検出し、この値からCPUの実行速度を演
算する。次に、求めたCPUの実行速度から対応する基
準回数値を判定し、この基準回数値をソフトタイマに設
定する。従って、CPUの実行速度とは無関係に基準回
数値が得られ、実行速度変更によるプログラム変更やオ
ペレーション介入による変更の必要がない。
【0012】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図1は本発明のソフトタイマ制御方法の実施
例を示す機能ブロック図である。図の制御方法は、中央
処理装置(以下、CPUと称す)1、絶対時間値出力手
段2、実行回数カウント手段3、実行速度演算手段4、
基準回数値設定手段5、ソフトタイマ6、実行速度テー
ブル7、基準回数値テーブル8にて実施される。
【0013】CPU1は、ある命令を実行することによ
ってソフトタイマ6に命令実行回数を出力する機能を有
している。絶対時間値出力手段2は、CPU1の実行速
度に影響されない絶対時間を出力するものであり、例え
ば、時計等からなる。実行回数カウント手段3は、CP
U1にある命令を実行させ、この実行回数を検出する機
能を有している。実行速度演算手段4は、絶対時間値出
力手段2から入力した絶対時間値と、実行回数カウント
手段3から入力したCPU1の実行回数値とに基づき、
所定時間当りの実行回数を検出し、この実行回数から、
実行速度テーブル7を参照してCPU1の実行速度を演
算する機能を有している。また、基準回数値設定手段5
は、実行速度演算手段4で演算された実行速度から、基
準回数値テーブル8を参照してソフトタイマ6の基準回
数値(カウンタ値)を決定する機能を有している。ソフ
トタイマ6は、基準回数値設定部(以下、カウンタと称
す)6aを有し、この基準回数値から減算処理を行うこ
とによって所定の待ち時間を得る機能を有している。
【0014】次に、本発明に係るソフトタイマの制御方
法について説明する。図5にその制御動作フローチャー
トを示し、この図5において、(a)は、ソフトタイマ
6の基準回数値を求める初期設定動作、(b)は、ソフ
トタイマ6の実行動作を示している。初期設定動作の場
合、先ず、電源が投入されると、ステップS21におい
て実行回数カウント手段3内に設けられたカウンタの初
期化、例えば「0」化を行う。次いで、絶対時間値出力
手段2からの出力変化があるか否か、即ち時計等の動作
開始を確認し(ステップS22)、実行回数カウント手
段3は、CPU1に対してNOP命令等のプログラム実
行に影響のない命令を実行させ(ステップS23)、か
つこの命令実行回数をカウントする(ステップS2
4)。実行速度演算手段4は、このカウンタ値と絶対時
間値出力手段2の出力を入力し、所定時間が経過する
と、その時点のカウンタ値を求める(ステップS2
5)。そして、このカウンタ値に基づき実行速度テーブ
ル7を参照し、CPU1の速度情報を求める(ステップ
S26)。
【0015】図6に、実行速度テーブル7および基準回
数値テーブル8を示す。また、図7に絶対時間値出力手
段2からの時間経過の一例を示す。即ち、絶対時間値出
力手段2からは、図7に示すように連続した時間変化信
号が出力されており、ステップS25の所定時間を1秒
から2秒の1秒間としている。そして、この間の命令実
行回数をカウントし、実行回数/秒を求める。CPU1
の実行速度は、図6に示すように、x≦カウンタ値≦y
で求められる。例えば、カウンタ値が2000であった
場合、 No.2となり、CPU速度は16MHz であるこ
とが分かる。尚、カウンタ値がxとyとの範囲外(50
0〜4499以外)であった場合は、エラーとして扱
う。また、ステップS27においては、求められたCP
U実行速度から図6を参照し、その基準回数値を求め
る。例えば、CPU実行速度が16MHz である場合
は、基準回数値は20となる。
【0016】次いで、(b)のソフトタイマ6の実行時
の動作に移り、基準回数値設定手段5は、得られたカウ
ンタ値をソフトタイマ6のカウンタ6aにセットする
(ステップS31)。その後は、図4のステップS12
〜S14の動作と同様に、NOP命令等の実行し(ステ
ップS32)、この実行毎にカウンタ6aの値を減算し
(ステップS33)、カウンタ値が0になったことで
(ステップS34)、所定の待ち時間を得る。尚、上記
実施例では、絶対時間値出力手段2として時計を用いた
が、この手段は、CPU実行速度に影響なく絶対時間が
得られ、かつ、プログラムで認識可能なものであれば、
他の構成であっても良く、例えば、ハードタイマを用い
たインターバルタイマ等でも良い。また、ソフトタイマ
6としてのCPU1に実行させる命令は、NOP命令に
限定されるものではなく、プログラム全体の動作に影響
を与えるものでなければ、他の命令であっても良い。
【0017】
【発明の効果】以上説明したように、本発明のソフトタ
イマ制御方法によれば、絶対時間を用いて、所定時間当
りの中央処理装置の命令実行回数を検出し、この値に基
づいて中央処理装置の実行速度を演算し、求めた実行速
度に対応した基準回数値を判定してソフトタイマに設定
するようにしたので、以下の効果が得られる。 中央処理装置の実行速度が変更されても、従来のよう
にプログラム修正によるソフトタイマの基準回数値の変
更が必要ない。 また、ディップスイッチやバッテリ・バックアップメ
モリで対応していたものは、その設定の必要がなく、オ
ペレーション介入による設定ミスの防止を図ることがで
きる。
【図面の簡単な説明】
【図1】本発明のソフトタイマ制御方法に係る機能ブロ
ック図である。
【図2】ソフトタイマを用いる装置のブロック図であ
る。
【図3】図2の装置の通信制御LSIの初期設定処理の
フローチャートである。
【図4】従来のソフトタイマの動作を示すフローチャー
トである。
【図5】本発明のソフトタイマ制御方法に係る動作フロ
ーチャートである。
【図6】本発明のソフトタイマ制御方法に係るCPU実
行速度および基準回数値テーブルを示す説明図である。
【図7】本発明のソフトタイマ制御方法に係る絶対時間
値出力手段の時間経過の説明図である。
【符号の説明】
1 中央処理装置(CPU) 2 絶対時間値出力手段 3 実行回数カウント手段 4 実行速度演算手段 5 基準回数値設定手段 6 ソフトタイマ 6a 基準回数値設定部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西川 健一 長野県小諸市耳取965番地1 長野沖電気 株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 中央処理装置にある命令を実行させ、か
    つ所定の基準回数値を設定し、命令実行回数値と基準回
    数値との関係により時間計測を行うソフトタイマの制御
    を行うソフトタイマ制御方法において、 前記中央処理装置にある命令を実行させ、この実行回数
    を検出すると共に、 実行回数の検出に要した絶対時間を検知し、 この検知した絶対時間値と、前記検出した実行回数値と
    に基づき、所定時間当りの実行回数を検出し、 この所定時間当りの実行回数から前記中央処理装置の実
    行速度を演算し、 この実行速度に対応する基準回数値を判定して前記ソフ
    トタイマに設定することを特徴とするソフトタイマ制御
    方法。
JP3326587A 1991-11-14 1991-11-14 ソフトタイマ制御方法 Pending JPH05134868A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3326587A JPH05134868A (ja) 1991-11-14 1991-11-14 ソフトタイマ制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3326587A JPH05134868A (ja) 1991-11-14 1991-11-14 ソフトタイマ制御方法

Publications (1)

Publication Number Publication Date
JPH05134868A true JPH05134868A (ja) 1993-06-01

Family

ID=18189487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3326587A Pending JPH05134868A (ja) 1991-11-14 1991-11-14 ソフトタイマ制御方法

Country Status (1)

Country Link
JP (1) JPH05134868A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168047A (ja) * 1992-02-27 1994-06-14 Tandy Corp コンピュータ装置のタイミング基準設定方法及び装置
JPH08115212A (ja) * 1994-10-17 1996-05-07 Sugimoto Seiki Kk デジスイッチによるrom内のタイマープログラムへの外部人為介入方法
JP2016143402A (ja) * 2015-02-05 2016-08-08 富士通株式会社 タイマ制御装置、無線通信装置及びタイマ制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168047A (ja) * 1992-02-27 1994-06-14 Tandy Corp コンピュータ装置のタイミング基準設定方法及び装置
JPH08115212A (ja) * 1994-10-17 1996-05-07 Sugimoto Seiki Kk デジスイッチによるrom内のタイマープログラムへの外部人為介入方法
JP2016143402A (ja) * 2015-02-05 2016-08-08 富士通株式会社 タイマ制御装置、無線通信装置及びタイマ制御方法

Similar Documents

Publication Publication Date Title
JP2003050571A (ja) ディスプレイフレームバッファの更新方法および装置
EP0215236B1 (en) Data processing machine
JPH05134868A (ja) ソフトタイマ制御方法
JPH08171504A (ja) エミュレ−ション装置
JPH0573296A (ja) マイクロコンピユータ
JP2944543B2 (ja) 割込み制御装置
JP2629382B2 (ja) プログラマブルコントローラシステム
JPH05216701A (ja) 入出力命令のリカバリタイム調整回路
JP2765893B2 (ja) ループ制御装置
JPH0581041A (ja) 情報処理装置
JPH02259845A (ja) プロセッサ
KR100672550B1 (ko) 멀티플 인터럽트 처리 방법
JPH10326199A (ja) デュアルシステムにおける割込同期装置
JP2000353098A (ja) 割り込み制御回路
JPS62162104A (ja) フロ−チヤ−ト式プログラマブルコントロ−ラ
JPS616704A (ja) プログラマブル・コントロ−ラ
JPH1185684A (ja) I/oアクセス制御回路
JPH01112335A (ja) 電子機器
JPH11327920A (ja) ソフトタイマ処理方法及び装置
JPH04192037A (ja) 半導体集積回路
JPH05346828A (ja) 自動化装置の現在化方法および自動化装置
JPH0512036A (ja) 割込み制御回路
JPH08194569A (ja) 情報処理装置
JPH04156649A (ja) 割り込み制御回路
JPH04199411A (ja) 情報処理システムの制御方式