JPH05346828A - 自動化装置の現在化方法および自動化装置 - Google Patents
自動化装置の現在化方法および自動化装置Info
- Publication number
- JPH05346828A JPH05346828A JP5036061A JP3606193A JPH05346828A JP H05346828 A JPH05346828 A JP H05346828A JP 5036061 A JP5036061 A JP 5036061A JP 3606193 A JP3606193 A JP 3606193A JP H05346828 A JPH05346828 A JP H05346828A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- currentization
- access
- timer
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Electric Clocks (AREA)
- Communication Control (AREA)
- Circuits Of Receivers In General (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ユーザープログラムを実行する自動化装置の
タイマーセルに対する現在化方法であって、その際にユ
ーザープログラムも現在化方法もタイマーセルにアクセ
スし得る現在化方法において、実時間特性および制御特
性の再現可能性への不利な作用を確実に回避する。 【構成】 現在化方法およびユーザープログラムが並列
に進行する。
タイマーセルに対する現在化方法であって、その際にユ
ーザープログラムも現在化方法もタイマーセルにアクセ
スし得る現在化方法において、実時間特性および制御特
性の再現可能性への不利な作用を確実に回避する。 【構成】 現在化方法およびユーザープログラムが並列
に進行する。
Description
【０００１】
【産業上の利用分野】本発明は、アプリケーションプロ
グラムを実行する自動化装置のタイマーセルに対する現
在化（アクチュアライゼーション）方法であって、その
際にアプリケーションプログラムも現在化方法もタイマ
ーセルにアクセスし得る現在化方法ならびにこの現在化
方法を実施するための自動化装置に関する。
グラムを実行する自動化装置のタイマーセルに対する現
在化（アクチュアライゼーション）方法であって、その
際にアプリケーションプログラムも現在化方法もタイマ
ーセルにアクセスし得る現在化方法ならびにこの現在化
方法を実施するための自動化装置に関する。
【０００２】
【従来の技術】請求項１の前文による現在化方法は一般
に知られている。通常、この現在化方法は、アプリケー
ションプログラムをも処理する高速ビットプロセッサに
より実行される。そのために周期的な時間間隔、典型的
には１０ｍｓの時間間隔でビットプロセッサのプログラ
ム処理が数μｓの間割り込みにより中断され、この時間
中にタイマーセルが現在化される。その際に、アプリケ
ーションプログラムのどの個所でビットプロセッサが中
断されるかは予測可能でない。しかし自動化装置は通常
は実時間プロセスの制御のために使用される。いまビッ
トプロセッサがアプリケーションプログラムの時間臨界
的な個所で中断されるならば、制御の実時間特性または
制御特性の再現可能性が損なわれることが起こり得る。
に知られている。通常、この現在化方法は、アプリケー
ションプログラムをも処理する高速ビットプロセッサに
より実行される。そのために周期的な時間間隔、典型的
には１０ｍｓの時間間隔でビットプロセッサのプログラ
ム処理が数μｓの間割り込みにより中断され、この時間
中にタイマーセルが現在化される。その際に、アプリケ
ーションプログラムのどの個所でビットプロセッサが中
断されるかは予測可能でない。しかし自動化装置は通常
は実時間プロセスの制御のために使用される。いまビッ
トプロセッサがアプリケーションプログラムの時間臨界
的な個所で中断されるならば、制御の実時間特性または
制御特性の再現可能性が損なわれることが起こり得る。
【０００３】
【発明が解決しようとする課題】本発明の課題は、実時
間特性および制御特性の再現可能性への不利な作用が確
実に回避される現在化方法を提供することである。
間特性および制御特性の再現可能性への不利な作用が確
実に回避される現在化方法を提供することである。
【０００４】
【課題を解決するための手段】この課題は、現在化方法
およびアプリケーションプログラムが並列に進行するこ
とにより解決される。
およびアプリケーションプログラムが並列に進行するこ
とにより解決される。
【０００５】現在化方法およびアプリケーションプログ
ラムの並列性は、現在化方法およびアプリケーションプ
ログラムが交互にメモリアクセスを実行することにより
達成される。
ラムの並列性は、現在化方法およびアプリケーションプ
ログラムが交互にメモリアクセスを実行することにより
達成される。
【０００６】好ましくは現在化方法およびアプリケーシ
ョンプログラムはそれぞれ固有のプロセッサのなかで実
行され、その際に各プロセッサは、請求項３にあげられ
ているように、それぞれ他方のプロセッサのメモリアク
セス休止の間にのみメモリアクセスを実行する。
ョンプログラムはそれぞれ固有のプロセッサのなかで実
行され、その際に各プロセッサは、請求項３にあげられ
ているように、それぞれ他方のプロセッサのメモリアク
セス休止の間にのみメモリアクセスを実行する。
【０００７】両プロセッサが実際上同時に等しいタイマ
ーセルにアクセスすることにより生じ得る誤った値は、
次の場合には確実に回避される。 ・現在化プロセッサによるタイマーセルの現在化の際に
タイマーセルから値が読出され、値が変更され、また変
更された値が再びタイマーセルのなかに復帰書込みされ
るとき。 ・アプリケーションプロセッサが現在化プロセッサによ
るタイマーセルの値の読出しと書込みとの間の処理時間
中にタイマーセルにアクセスするか否かが監視されると
き。 ・アプリケーションプロセッサが処理時間中にタイマー
セルにアクセスするならば、変更された値の書込みが抑
制され、また読出し過程が繰り返され、好ましくは読出
し過程が書込み過程の代わりに実行されるとき。
ーセルにアクセスすることにより生じ得る誤った値は、
次の場合には確実に回避される。 ・現在化プロセッサによるタイマーセルの現在化の際に
タイマーセルから値が読出され、値が変更され、また変
更された値が再びタイマーセルのなかに復帰書込みされ
るとき。 ・アプリケーションプロセッサが現在化プロセッサによ
るタイマーセルの値の読出しと書込みとの間の処理時間
中にタイマーセルにアクセスするか否かが監視されると
き。 ・アプリケーションプロセッサが処理時間中にタイマー
セルにアクセスするならば、変更された値の書込みが抑
制され、また読出し過程が繰り返され、好ましくは読出
し過程が書込み過程の代わりに実行されるとき。
【０００８】自動化装置が、アプリケーションプロセッ
サおよび現在化プロセッサに対して非同期でメモリアク
セスを実行する追加プロセッサを有するならば、現在化
方法の正しい実行が、 ・追加プロセッサのアクセスの前に不開始要求が現在化
プロセッサに伝達され、 ・また追加プロセッサのアクセスがすべてのタイマーセ
ルの現在化の後に初めて行われる ことにより保証される。
サおよび現在化プロセッサに対して非同期でメモリアク
セスを実行する追加プロセッサを有するならば、現在化
方法の正しい実行が、 ・追加プロセッサのアクセスの前に不開始要求が現在化
プロセッサに伝達され、 ・また追加プロセッサのアクセスがすべてのタイマーセ
ルの現在化の後に初めて行われる ことにより保証される。
【０００９】他の利点および詳細は図面による、また他
の従属請求項と結び付けての実施例の以下の説明から明
らかになる。
の従属請求項と結び付けての実施例の以下の説明から明
らかになる。
【００１０】図１は自動化装置の中央ユニットのブロッ
ク回路図の一部分である。図１によればバス１に下記の
構成部分が接続されている：追加プロセッサ２、アプリ
ケーションプロセッサ３、現在化プロセッサ４、タイマ
ーセルメモリ５ならびに少なくとも１つの別のメモリ
６。
ク回路図の一部分である。図１によればバス１に下記の
構成部分が接続されている：追加プロセッサ２、アプリ
ケーションプロセッサ３、現在化プロセッサ４、タイマ
ーセルメモリ５ならびに少なくとも１つの別のメモリ
６。
【００１１】追加プロセッサ２は標準マイクロプロセッ
サ、たとえばモトローラ６８０００である。アプリケー
ションプロセッサ３は通常、たいていＡＳＩＣの形態の
高速ビットプロセッサである。現在化プロセッサ４は有
利な仕方で、現在化プロセッサ４により実行すべきプロ
グラムが固定配線されているＡＳＩＣである。この固定
配線はいまの場合に、現在化プロセッサ４により実行す
べきプログラムが非常に短く、非常に簡単でかつ不変で
あるので、可能である。
サ、たとえばモトローラ６８０００である。アプリケー
ションプロセッサ３は通常、たいていＡＳＩＣの形態の
高速ビットプロセッサである。現在化プロセッサ４は有
利な仕方で、現在化プロセッサ４により実行すべきプロ
グラムが固定配線されているＡＳＩＣである。この固定
配線はいまの場合に、現在化プロセッサ４により実行す
べきプログラムが非常に短く、非常に簡単でかつ不変で
あるので、可能である。
【００１２】アプリケーションプロセッサ３はメモリ６
のなかに記憶されているアプリケーションプログラムを
実行する。メモリ６はたとえばＲＡＭまたは差し込みモ
ジュール上に配置された固定値メモリ、すなわちＥＰＲ
ＯＭ、ＥＥＰＲＯＭまたはフラッシュＥＰＲＯＭであり
得る。ワードまたはシステム命令の認識の際にアプリケ
ーションプロセッサ３は制御線７を介して追加プロセッ
サ２を始動させ、自らは待ち状態に入る。ワードまたは
システム命令の処理の後に追加プロセッサ２はアプリケ
ーションプロセッサ３を始動させ、自らは待ち状態に入
る。
のなかに記憶されているアプリケーションプログラムを
実行する。メモリ６はたとえばＲＡＭまたは差し込みモ
ジュール上に配置された固定値メモリ、すなわちＥＰＲ
ＯＭ、ＥＥＰＲＯＭまたはフラッシュＥＰＲＯＭであり
得る。ワードまたはシステム命令の認識の際にアプリケ
ーションプロセッサ３は制御線７を介して追加プロセッ
サ２を始動させ、自らは待ち状態に入る。ワードまたは
システム命令の処理の後に追加プロセッサ２はアプリケ
ーションプロセッサ３を始動させ、自らは待ち状態に入
る。
【００１３】タイマーセルメモリ５はたとえば２５６の
メモリセルを有する比較的小さいメモリであり、そのな
かに経過した時間が記憶されている。アプリケーション
プロセッサ３も追加プロセッサ２もタイマーセルメモリ
５のタイマーセルに読出しアクセスも書込みアクセスも
し得る。それに対してタイマーセルの現在化、すなわち
タイマーセルのなかに記憶されている値をその間に経過
した時間に適応させることは現在化プロセッサ４により
行われる。
メモリセルを有する比較的小さいメモリであり、そのな
かに経過した時間が記憶されている。アプリケーション
プロセッサ３も追加プロセッサ２もタイマーセルメモリ
５のタイマーセルに読出しアクセスも書込みアクセスも
し得る。それに対してタイマーセルの現在化、すなわち
タイマーセルのなかに記憶されている値をその間に経過
した時間に適応させることは現在化プロセッサ４により
行われる。
【００１４】そのために現在化プロセッサ４は、好まし
くは現在化バス８を介して同じくタイマーセルメモリ５
に読出しアクセスも書込みアクセスもする。ここで言及
すべきこととして、現在化プロセッサ４は通常の場合に
は非活性である。それは単に時々、たとえばｍｓごとに
または１０ｍｓごとに制御線９を介して始動され、また
それに基づいて数μｓ以内にすべてのタイマーセルを現
在化する。その後に現在化プロセッサ４は再び不活性化
する。
くは現在化バス８を介して同じくタイマーセルメモリ５
に読出しアクセスも書込みアクセスもする。ここで言及
すべきこととして、現在化プロセッサ４は通常の場合に
は非活性である。それは単に時々、たとえばｍｓごとに
または１０ｍｓごとに制御線９を介して始動され、また
それに基づいて数μｓ以内にすべてのタイマーセルを現
在化する。その後に現在化プロセッサ４は再び不活性化
する。
【００１５】タイマーセルの現在化はアプリケーション
プログラムの処理に対して並列に、従ってまた利用者お
よびアプリケーションプログラムから見えないだけでな
くアプリケーションプロセッサ３からも見えないように
行われる。換言すれば、アプリケーションプログラムの
プログラマだけでなくアプリケーションプロセッサ３の
オペレーションシステムに対するプログラマもタイマー
セルの現在化を考慮する必要がない。この現在化は現在
化プロセッサ４が引き受ける。
プログラムの処理に対して並列に、従ってまた利用者お
よびアプリケーションプログラムから見えないだけでな
くアプリケーションプロセッサ３からも見えないように
行われる。換言すれば、アプリケーションプログラムの
プログラマだけでなくアプリケーションプロセッサ３の
オペレーションシステムに対するプログラマもタイマー
セルの現在化を考慮する必要がない。この現在化は現在
化プロセッサ４が引き受ける。
【００１６】上記の隠蔽された現在化は、現在化プロセ
ッサ４およびアプリケーションプロセッサ３がメモリア
クセスを交互にのみ実行することにより実現される。こ
の交互のアクセスはたとえば、クロック線１０を介して
示されているように、アプリケーションプロセッサ３お
よび現在化プロセッサ４が同期してクロックＣＬＫによ
りクロックされ、その際にアプリケーションプロセッサ
３は上昇するクロックエッジでのみメモリアクセスを実
行し、また現在化プロセッサ４は下降するクロックエッ
ジでのみメモリアクセスを実行することにより達成され
得る。もちろんこの場合に、メモリアクセスがすぐ次の
エッジ切り替わりの前に確実に終了していることが保証
されていなければならない。この保証は、タイマーセル
メモリ５が高速メモリであれば、与えられている。タイ
マーセルメモリ５が高速メモリでなければならない理由
は、タイマーセルメモリ５に結果的に２倍のクロック周
波数２×ＣＬＫでアクセスされることにある。
ッサ４およびアプリケーションプロセッサ３がメモリア
クセスを交互にのみ実行することにより実現される。こ
の交互のアクセスはたとえば、クロック線１０を介して
示されているように、アプリケーションプロセッサ３お
よび現在化プロセッサ４が同期してクロックＣＬＫによ
りクロックされ、その際にアプリケーションプロセッサ
３は上昇するクロックエッジでのみメモリアクセスを実
行し、また現在化プロセッサ４は下降するクロックエッ
ジでのみメモリアクセスを実行することにより達成され
得る。もちろんこの場合に、メモリアクセスがすぐ次の
エッジ切り替わりの前に確実に終了していることが保証
されていなければならない。この保証は、タイマーセル
メモリ５が高速メモリであれば、与えられている。タイ
マーセルメモリ５が高速メモリでなければならない理由
は、タイマーセルメモリ５に結果的に２倍のクロック周
波数２×ＣＬＫでアクセスされることにある。
【００１７】図２は上記の状況を示す。クロックＣＬＫ
は交互に論理０および論理１になる。論理０から論理１
への切り替わりの際にそれぞれアプリケーションプロセ
ッサ３は円に入れられた“３”により示されているよう
にメモリアクセスを実行する。逆に論理１から論理０へ
の切り替わりの際に現在化プロセッサ４が円に入れられ
た“４”により示されているようにメモリ５へのメモリ
アクセスを実行する。現在化プロセッサ４のアクセスは
もちろん、現在化プロセッサ４がまさに能動的であると
きにのみ行われる。
は交互に論理０および論理１になる。論理０から論理１
への切り替わりの際にそれぞれアプリケーションプロセ
ッサ３は円に入れられた“３”により示されているよう
にメモリアクセスを実行する。逆に論理１から論理０へ
の切り替わりの際に現在化プロセッサ４が円に入れられ
た“４”により示されているようにメモリ５へのメモリ
アクセスを実行する。現在化プロセッサ４のアクセスは
もちろん、現在化プロセッサ４がまさに能動的であると
きにのみ行われる。
【００１８】同じく図２には、２×ＣＬＫを付されてい
る２倍のクロック周波数が示されている。この２倍のク
ロック周波数によりたとえばタイマーセルメモリ５から
のデータの受け渡しが、クロック２×ＣＬＫの上昇する
信号エッジの際に受け渡されることにより、制御され
る。タイマーセルメモリ５からの、またはタイマーセル
メモリ５へのデータのこの受け渡しはたとえば、図２中
に円に入れられた“５”により示されているように、ク
ロック２×ＣＬＫの各上昇するエッジの際に“読出し”
または“書込み”命令のリセットにより行われ得る。そ
れにより、メモリ５へのアプリケーションプロセッサ３
および現在化プロセッサ４のアクセスが物理的に互いに
妨げられないことが確実に保証される。すなわち相互の
妨げは、現在化プロセッサ４がアプリケーションプロセ
ッサ３のメモリアクセス休止の間のみメモリアクセスを
実行し、また逆にアプリケーションプロセッサ３が現在
化プロセッサ４のメモリアクセス休止の間のみメモリア
クセスを実行することにより排除されている。
る２倍のクロック周波数が示されている。この２倍のク
ロック周波数によりたとえばタイマーセルメモリ５から
のデータの受け渡しが、クロック２×ＣＬＫの上昇する
信号エッジの際に受け渡されることにより、制御され
る。タイマーセルメモリ５からの、またはタイマーセル
メモリ５へのデータのこの受け渡しはたとえば、図２中
に円に入れられた“５”により示されているように、ク
ロック２×ＣＬＫの各上昇するエッジの際に“読出し”
または“書込み”命令のリセットにより行われ得る。そ
れにより、メモリ５へのアプリケーションプロセッサ３
および現在化プロセッサ４のアクセスが物理的に互いに
妨げられないことが確実に保証される。すなわち相互の
妨げは、現在化プロセッサ４がアプリケーションプロセ
ッサ３のメモリアクセス休止の間のみメモリアクセスを
実行し、また逆にアプリケーションプロセッサ３が現在
化プロセッサ４のメモリアクセス休止の間のみメモリア
クセスを実行することにより排除されている。
【００１９】通常の場合、現在化方法は、アプリケーシ
ョンプロセッサ３がメモリアクセスを実行しない間に現
在化プロセッサ４がタイマーセルの１つに読出しアクセ
スをするように進行する。アプリケーションプロセッサ
３のすぐ次のメモリアクセスの間に現在化プロセッサ４
は読出された値をインクレメントする。アプリケーショ
ンプロセッサ３のすぐ次のアクセス休止の間に現在化プ
ロセッサ４が変更された値を再びタイマーセルに書き戻
す。アプリケーションプロセッサ３のすぐ次のアクセス
の間に現在化プロセッサ４はそれがアクセスするアドレ
スを１だけ、また再び最初から始めてインクレメントす
る。
ョンプロセッサ３がメモリアクセスを実行しない間に現
在化プロセッサ４がタイマーセルの１つに読出しアクセ
スをするように進行する。アプリケーションプロセッサ
３のすぐ次のメモリアクセスの間に現在化プロセッサ４
は読出された値をインクレメントする。アプリケーショ
ンプロセッサ３のすぐ次のアクセス休止の間に現在化プ
ロセッサ４が変更された値を再びタイマーセルに書き戻
す。アプリケーションプロセッサ３のすぐ次のアクセス
の間に現在化プロセッサ４はそれがアクセスするアドレ
スを１だけ、また再び最初から始めてインクレメントす
る。
【００２０】衝突はこの進行の仕方の際に、アプリケー
ションプロセッサ３が、現在化プロセッサ４によるタイ
マーセルの読出しと書込みとの間にアプリケーションプ
ロセッサ３が実行する一方のアクセスの間にまさに同一
のタイマーセルに書込みアクセスをするときにのみ生じ
得る。この衝突は、このようなアクセスの際に変更され
た値の書込みが現在化プロセッサにより抑制され、また
その代わりに値の読出しが繰り返され、従ってタイマー
セルがアプリケーションプロセッサ３のアクセスの後に
初めて現在化されるようにして解決される。
ションプロセッサ３が、現在化プロセッサ４によるタイ
マーセルの読出しと書込みとの間にアプリケーションプ
ロセッサ３が実行する一方のアクセスの間にまさに同一
のタイマーセルに書込みアクセスをするときにのみ生じ
得る。この衝突は、このようなアクセスの際に変更され
た値の書込みが現在化プロセッサにより抑制され、また
その代わりに値の読出しが繰り返され、従ってタイマー
セルがアプリケーションプロセッサ３のアクセスの後に
初めて現在化されるようにして解決される。
【００２１】アプリケーションプロセッサ３のこのよう
なアクセスを監視するため、現在化プロセッサ４は、ア
ドレス比較器１１を有し、これはアプリケーションプロ
セッサ３がアクセスし終わった最後のアドレスを記憶し
ている。
なアクセスを監視するため、現在化プロセッサ４は、ア
ドレス比較器１１を有し、これはアプリケーションプロ
セッサ３がアクセスし終わった最後のアドレスを記憶し
ている。
【００２２】このアドレスが、現在化プロセッサ４がそ
の瞬間にアクセスしたいアドレスと合致するならば、常
に読出しアクセスが実行され、実行すべき書込み過程は
こうして抑制される。それにより、現在化プロセッサ４
およびアプリケーションプログラムによる現在化方法の
並列処理が、アプリケーションプロセッサ４によりタイ
マーセルの誤ったまたは無意味な内容をもたらさないこ
とが保証されている。
の瞬間にアクセスしたいアドレスと合致するならば、常
に読出しアクセスが実行され、実行すべき書込み過程は
こうして抑制される。それにより、現在化プロセッサ４
およびアプリケーションプログラムによる現在化方法の
並列処理が、アプリケーションプロセッサ４によりタイ
マーセルの誤ったまたは無意味な内容をもたらさないこ
とが保証されている。
【００２３】読出し過程の抑制の最も簡単な形態は図３
に示されている。図３によれば、アドレス比較器１１の
出力端はアンドゲート１４の第１の入力端と接続されて
いる。アンドゲート１４の第２の入力端とは、書込み希
望ＷＲ′を供給する導線が接続されている。それによっ
てアンドゲート１４の出力端は、両条件が満足されてい
るときにのみ、すなわち一方では原理的な書込み希望Ｗ
Ｒ′が存在し、また他方では最後の読出し以降にこのタ
イマーセルへのアプリケーションプロセッサ３のアクセ
スが行われていないときにのみ、タイマーセルのなかへ
の値の書込みＷＲを許す。アンドゲート１４はその結
果、信号変換器として作用する。なぜならば、アプリケ
ーションプロセッサ３が現在化プロセッサ４の処理時間
中にその瞬間に現在化すべきタイマーセルにアクセスし
たとき書込み要求ＷＲ′が読出し信号ＲＤに変換される
からである。
に示されている。図３によれば、アドレス比較器１１の
出力端はアンドゲート１４の第１の入力端と接続されて
いる。アンドゲート１４の第２の入力端とは、書込み希
望ＷＲ′を供給する導線が接続されている。それによっ
てアンドゲート１４の出力端は、両条件が満足されてい
るときにのみ、すなわち一方では原理的な書込み希望Ｗ
Ｒ′が存在し、また他方では最後の読出し以降にこのタ
イマーセルへのアプリケーションプロセッサ３のアクセ
スが行われていないときにのみ、タイマーセルのなかへ
の値の書込みＷＲを許す。アンドゲート１４はその結
果、信号変換器として作用する。なぜならば、アプリケ
ーションプロセッサ３が現在化プロセッサ４の処理時間
中にその瞬間に現在化すべきタイマーセルにアクセスし
たとき書込み要求ＷＲ′が読出し信号ＲＤに変換される
からである。
【００２４】アプリケーションプロセッサ３の読出しア
クセスは当該のタイマーセルの現在化に差支えがないの
で、アドレス比較器１１のなかで有利な仕方で、アプリ
ケーションプロセッサ３が読出しアクセスを実行するか
書込みアクセスを実行するかも監視される。アプリケー
ションプロセッサ３の書込みアクセスの際にのみタイマ
ーセルのなかへの変更されたタイマー値の書込みが抑制
され、その代わりに読出し過程が繰り返される。
クセスは当該のタイマーセルの現在化に差支えがないの
で、アドレス比較器１１のなかで有利な仕方で、アプリ
ケーションプロセッサ３が読出しアクセスを実行するか
書込みアクセスを実行するかも監視される。アプリケー
ションプロセッサ３の書込みアクセスの際にのみタイマ
ーセルのなかへの変更されたタイマー値の書込みが抑制
され、その代わりに読出し過程が繰り返される。
【００２５】図１に示されている追加プロセッサ２は、
上記のように、ワードおよびシステム命令の際にのみメ
モリ５または６にアクセスする。このプロセッサ２のア
クセスはその際に、アプリケーションプロセッサ３およ
び現在化プロセッサ４をクロックするクロックに対して
非同期で行われる。タイマーセルの現在化が追加プロセ
ッサ２のアクセスにより乱されないように、追加プロセ
ッサ２はそのアクセスの前に不開始要求を制御線１２を
介して現在化プロセッサ４に伝達する。その後、追加プ
ロセッサ２はそのアクセスを、現在化プロセッサ４がす
べてのタイマーセルを現在化し終わるまで待ち、その後
に初めてバス１にアクセスする。マイクロプロセッサ２
のバスアクセスの後にアプリケーションプロセッサ３は
再び始動され、現在化プロセッサ４はレリーズされる。
現在化プロセッサ４のレリーズとはこの場合、現在化プ
ロセッサ４が、それがその現在化サイクルを既に終了し
ているので、確かに不能動にとどまるが、原理的にいつ
でも再び能動化可能であることをいう。
上記のように、ワードおよびシステム命令の際にのみメ
モリ５または６にアクセスする。このプロセッサ２のア
クセスはその際に、アプリケーションプロセッサ３およ
び現在化プロセッサ４をクロックするクロックに対して
非同期で行われる。タイマーセルの現在化が追加プロセ
ッサ２のアクセスにより乱されないように、追加プロセ
ッサ２はそのアクセスの前に不開始要求を制御線１２を
介して現在化プロセッサ４に伝達する。その後、追加プ
ロセッサ２はそのアクセスを、現在化プロセッサ４がす
べてのタイマーセルを現在化し終わるまで待ち、その後
に初めてバス１にアクセスする。マイクロプロセッサ２
のバスアクセスの後にアプリケーションプロセッサ３は
再び始動され、現在化プロセッサ４はレリーズされる。
現在化プロセッサ４のレリーズとはこの場合、現在化プ
ロセッサ４が、それがその現在化サイクルを既に終了し
ているので、確かに不能動にとどまるが、原理的にいつ
でも再び能動化可能であることをいう。
【００２６】追加プロセッサ２と現在化プロセッサ４と
の間のアクセス衝突を確実に回避するため、２つの方策
が可能である。
の間のアクセス衝突を確実に回避するため、２つの方策
が可能である。
【００２７】簡単な可能性は、追加プロセッサ２がその
アクセスを、現在化プロセッサ４が最も望ましくない場
合にはすべてのタイマーセルを現在化し終わるまで待つ
ことである。たとえば２０ＭＨｚのクロックＣＬＫの際
にタイマーセルの現在化は１００ｎｓ継続し、従ってす
べての２５６のタイマーセルの現在化はわずか２６μｓ
継続する。この場合、待ち時間は２６μｓで十分であろ
う。
アクセスを、現在化プロセッサ４が最も望ましくない場
合にはすべてのタイマーセルを現在化し終わるまで待つ
ことである。たとえば２０ＭＨｚのクロックＣＬＫの際
にタイマーセルの現在化は１００ｎｓ継続し、従ってす
べての２５６のタイマーセルの現在化はわずか２６μｓ
継続する。この場合、待ち時間は２６μｓで十分であろ
う。
【００２８】代替的に、現在化プロセッサ４が追加プロ
セッサ２に制御線１３を介してその瞬間の現在化過程の
終了を報知し、追加プロセッサ２がこの報知の直後にバ
ス１に、従ってまたたとえばメモリ５、６にアクセスす
るようにすることも可能である。
セッサ２に制御線１３を介してその瞬間の現在化過程の
終了を報知し、追加プロセッサ２がこの報知の直後にバ
ス１に、従ってまたたとえばメモリ５、６にアクセスす
るようにすることも可能である。
【図１】自動化装置の本発明にとって主要な部分のブロ
ック回路図。
ック回路図。
【図２】プロセッサのアクセス特性を示す図。
【図３】書込みアクセスの抑制を示す図。
１、８ バス ２ マイクロプロセッサ ３ アプリケーションプロセッサ ４ 現在化プロセッサ ５ タイマーセルメモリ ６ メモリセル ７、９、１２、１３ 制御線 １０ クロック線 １１ アドレス比較器 １４ アンドゲート ＣＬＫ クロック ＷＲ′ 書込み希望 ＷＲ 書込み信号 ＲＤ 読出し信号
Claims (13)
- 【請求項１】 アプリケーションプログラムを実行する
自動化装置のタイマーセルに対する現在化方法であっ
て、その際にアプリケーションプログラムも現在化方法
もタイマーセルにアクセスし得る現在化方法において、
現在化方法およびアプリケーションプログラムが並列に
進行することを特徴とする自動化装置の現在化方法。 - 【請求項２】 現在化方法およびアプリケーションプロ
グラムが交互にメモリアクセスを実行することを特徴と
する請求項１記載の現在化方法。 - 【請求項３】 タイマーセルが、現在化方法を実行する
現在化プロセッサ（４）もアプリケーションプログラム
を実行するアプリケーションプロセッサ（３）、特にビ
ットプロセッサ（３）もアクセスし得るメモリ（５）の
なかに置かれており、また現在化プロセッサ（４）がア
プリケーションプロセッサ（３）のメモリアクセス休止
の間にのみメモリアクセスを実行し、また逆にアプリケ
ーションプロセッサ（３）が現在化プロセッサ（４）の
メモリアクセス休止の間にのみメモリアクセスを実行す
ることを特徴とする請求項２記載の現在化方法。 - 【請求項４】 プロセッサ（３、４）が互いに分離され
ているバス（１、８）を介してメモリ（５）にアクセス
することを特徴とする請求項３記載の現在化方法。 - 【請求項５】 現在化プロセッサ（４）によるタイマー
セルの現在化の際にタイマーセルから値が読出され、値
が変更され、また変更された値が再びタイマーセルのな
かに書き戻され、 アプリケーションプロセッサ（３）が現在化プロセッサ
（４）によるタイマーセルの値の読出しと書込みとの間
の処理時間中にタイマーセルにアクセスするか否かが監
視され、 アプリケーションプロセッサ（３）が該処理時間中にタ
イマーセルにアクセスするならば、変更された値の書込
みが抑制され、また読出し過程が繰り返され、好ましく
は読出し過程が書込み過程の代わりに実行されることを
特徴とする請求項３または４記載の現在化方法。 - 【請求項６】 読出し過程がアプリケーションプロセッ
サ（３）の書込みアクセスの際にのみ繰り返されること
を特徴とする請求項５記載の現在化方法。 - 【請求項７】 追加プロセッサ（２）、典型的には標準
マイクロプロセッサ（２）がアプリケーションプロセッ
サ（３）および現在化プロセッサ（４）に対して非同期
でメモリアクセスを実行し、 追加プロセッサ（２）のアクセスの前に不開始要求が現
在化プロセッサ（４）に伝達され、 また追加プロセッサ（２）のアクセスがすべてのタイマ
ーセルの現在化の後に初めて行われることを特徴とする
請求項３ないし６の１つに記載の現在化方法。 - 【請求項８】 追加プロセッサ（２）のアクセスが不開
始要求の伝達後にある待ち時間の後に初めて行われ、そ
の際に待ち時間が、現在化プロセッサ（４）がすべての
タイマーセルを待ち時間の経過前に確実に現在化し終わ
っているように選定されていることを特徴とする請求項
７記載の現在化方法。 - 【請求項９】 現在化プロセッサ（４）が追加プロセッ
サ（２）にすべてのタイマーセルの現在化を報知し、ま
た追加プロセッサ（２）がこの報知の直後にメモリアク
セスを実行することを特徴とする請求項７記載の現在化
方法。 - 【請求項１０】 請求項１ないし１０の１つによる現在
化方法を実施するための自動化装置において、アプリケ
ーションプログラムを実行するアプリケーションプロセ
ッサ（３）とも現在化方法を実行する現在化プロセッサ
（４）とも接続されているタイマーセルメモリ（５）を
有することを特徴とする自動化装置。 - 【請求項１１】 タイマーセルメモリ（５）がプロセッ
サ（３、４）と互いに分離されたバス（１、８）を介し
て接続されていることを特徴とする請求項１０記載の自
動化装置。 - 【請求項１２】 タイマーセルメモリ（５）が高速メモ
リ（５）であることを特徴とする請求項１０または１１
記載の自動化装置。 - 【請求項１３】 自動化装置が、 現在化プロセッサ（４）による読出しと書込みとの間の
処理時間の間に行われるタイマーセルメモリ（５）への
アプリケーションプロセッサ（３）のアクセスと、その
瞬間に現在化プロセッサ（４）により現在化すべきタイ
マーセルとを比較するためのアドレス比較器（１１）
と、 その瞬間に現在化すべきタイマーセルのなかに記憶され
ている値の重ね書きを抑制し、また前記処理時間の間に
その瞬間に現在化プロセッサ（４）により現在化すべき
タイマーセルへのアプリケーションプロセッサ（３）の
アクセスの際にその瞬間に現在化すべきタイマーセルの
なかに記憶されている値の読出しを繰り返すための信号
変換器（１４）とを含んでいることを特徴とする請求項
１０ないし１２の１つに記載の自動化装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92101883A EP0554485B1 (de) | 1992-02-05 | 1992-02-05 | Aktualisierungsverfahren für Timerzellen eines Automatisierungsgeräts und Automatisierungsgerät |
| AT92101883.4 | 1992-02-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05346828A true JPH05346828A (ja) | 1993-12-27 |
Family
ID=8209304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5036061A Withdrawn JPH05346828A (ja) | 1992-02-05 | 1993-02-01 | 自動化装置の現在化方法および自動化装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0554485B1 (ja) |
| JP (1) | JPH05346828A (ja) |
| AT (1) | ATE160453T1 (ja) |
| DE (1) | DE59209027D1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3698074B2 (ja) * | 2001-06-15 | 2005-09-21 | 日本電気株式会社 | ネットワーク同期方法、ｌｓｉ、バスブリッジ、ネットワーク機器、およびプログラム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4388688A (en) * | 1981-11-10 | 1983-06-14 | International Business Machines Corp. | Shared TOD clock modification bit |
| JPS63123218A (ja) * | 1986-11-12 | 1988-05-27 | Nec Corp | タイマ／カウンタ回路 |
-
1992
- 1992-02-05 EP EP92101883A patent/EP0554485B1/de not_active Expired - Lifetime
- 1992-02-05 AT AT92101883T patent/ATE160453T1/de not_active IP Right Cessation
- 1992-02-05 DE DE59209027T patent/DE59209027D1/de not_active Expired - Fee Related
-
1993
- 1993-02-01 JP JP5036061A patent/JPH05346828A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0554485B1 (de) | 1997-11-19 |
| ATE160453T1 (de) | 1997-12-15 |
| EP0554485A1 (de) | 1993-08-11 |
| DE59209027D1 (de) | 1998-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0166272B1 (en) | Processor bus access | |
| JPH0221018B2 (ja) | ||
| JP2822782B2 (ja) | シングルチップマイクロコンピュータ | |
| EP0283581A2 (en) | Computer system with mode conversion of computer commands | |
| US5544333A (en) | System for assigning and identifying devices on bus within predetermined period of time without requiring host to do the assignment | |
| JPH05346828A (ja) | 自動化装置の現在化方法および自動化装置 | |
| US5671424A (en) | Immediate system management interrupt source with associated reason register | |
| JP3214469B2 (ja) | マイクロコンピュータによるフラッシュｅｅｐｒｏｍの書き込み制御方法及び装置 | |
| JPH04192056A (ja) | アービトレーション方式 | |
| US6105082A (en) | Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle | |
| JP3006676B2 (ja) | マルチプロセッサ | |
| JPH0728745A (ja) | プロセッサバス使用のためのシステムおよび方法 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPH0355657A (ja) | マルチタスク・マルチプロセッサシステムにおける共有メモリアクセス方式 | |
| JP2722908B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH02252047A (ja) | マイクロプロセッサ | |
| JPS6156812B2 (ja) | ||
| JPH04191938A (ja) | 情報処理システム | |
| JPH1195812A (ja) | プログラマブルコントローラ | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPH06208540A (ja) | Ｄｍａバスマスタモジュール装置と制御方法 | |
| JPH04311225A (ja) | マイクロプロセッサ命令実行方式 | |
| JPH0142017B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |