JPH05130536A - 液晶表示装置の駆動方法 - Google Patents
液晶表示装置の駆動方法Info
- Publication number
- JPH05130536A JPH05130536A JP3286486A JP28648691A JPH05130536A JP H05130536 A JPH05130536 A JP H05130536A JP 3286486 A JP3286486 A JP 3286486A JP 28648691 A JP28648691 A JP 28648691A JP H05130536 A JPH05130536 A JP H05130536A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- video signal
- display device
- displayed
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 ハイビジョン方式の映像信号を液晶表示装置
に表示する際、フリッカを効果的に抑制出来る駆動方法
を提供する。 【構成】 複数の液晶セルが行列配置され、水平方向に
伸びる液晶セル行の本数が、ＮＴＳＣ方式の１フレーム
の画像を構成する有効水平走査線の本数、４８０本であ
る液晶表示装置において、ハイビジョン方式の映像信号
を表示する際、奇数フィールドを構成する各有効水平走
査線(１Ｈ〜４８０Ｈ)上の映像信号を前記各液晶セル行
(Ｇ１〜Ｇ480)に対応させてノンインターレース走査に
より表示した後、前記奇数フィールドに続く偶数フィー
ルドを構成する各有効水平走査線(４８１Ｈ〜９６０Ｈ)
上の映像信号を前記各液晶セル行(Ｇ１〜Ｇ480)に対応
させてノンインターレース走査により表示する。
に表示する際、フリッカを効果的に抑制出来る駆動方法
を提供する。 【構成】 複数の液晶セルが行列配置され、水平方向に
伸びる液晶セル行の本数が、ＮＴＳＣ方式の１フレーム
の画像を構成する有効水平走査線の本数、４８０本であ
る液晶表示装置において、ハイビジョン方式の映像信号
を表示する際、奇数フィールドを構成する各有効水平走
査線(１Ｈ〜４８０Ｈ)上の映像信号を前記各液晶セル行
(Ｇ１〜Ｇ480)に対応させてノンインターレース走査に
より表示した後、前記奇数フィールドに続く偶数フィー
ルドを構成する各有効水平走査線(４８１Ｈ〜９６０Ｈ)
上の映像信号を前記各液晶セル行(Ｇ１〜Ｇ480)に対応
させてノンインターレース走査により表示する。
Description
【０００１】
【産業上の利用分野】本発明は、複数の液晶セルを行列
配置して構成されるアクティブマトリクス型の液晶表示
装置の駆動方法に関するものである。
配置して構成されるアクティブマトリクス型の液晶表示
装置の駆動方法に関するものである。
【０００２】
【従来の技術】従来、液晶テレビジョンに用いられる液
晶表示装置としては、表示画面の水平方向に伸びる液晶
セル行の本数がＮＴＳＣ方式の１フレームの画像を形成
する有効水平走査線の本数、約４８０本から構成された
ものが提案されており、この様な液晶表示装置によって
ＮＴＳＣ方式の映像信号を表示する際は、フレーム周期
１／３０秒(フィールド周期１／６０秒)のインターレー
ス走査が行なわれる。
晶表示装置としては、表示画面の水平方向に伸びる液晶
セル行の本数がＮＴＳＣ方式の１フレームの画像を形成
する有効水平走査線の本数、約４８０本から構成された
ものが提案されており、この様な液晶表示装置によって
ＮＴＳＣ方式の映像信号を表示する際は、フレーム周期
１／３０秒(フィールド周期１／６０秒)のインターレー
ス走査が行なわれる。
【０００３】又、液晶表示装置においては、液晶セルの
寿命延長のため、図８(ａ)に示す映像信号を同図(ｂ)の
如くフレーム毎に極性反転して、交流駆動を行なってい
る。
寿命延長のため、図８(ａ)に示す映像信号を同図(ｂ)の
如くフレーム毎に極性反転して、交流駆動を行なってい
る。
【０００４】従って、同一セルが同一極性で駆動される
周期は図８(ｃ)の如く１／１５秒、即ち２フレーム周期
となり、極性反転による画面上のフリッカが低周波とな
って、目につく問題があった。
周期は図８(ｃ)の如く１／１５秒、即ち２フレーム周期
となり、極性反転による画面上のフリッカが低周波とな
って、目につく問題があった。
【０００５】そこで、インターレース走査方式によら
ず、ノンインターレース走査方式にて、１水平走査期間
中に２行分の画素を選択駆動する方式(倍速ノンインタ
ーレース走査方式)が提案されている(特開昭62-113129
〔G02F1/133〕)。
ず、ノンインターレース走査方式にて、１水平走査期間
中に２行分の画素を選択駆動する方式(倍速ノンインタ
ーレース走査方式)が提案されている(特開昭62-113129
〔G02F1/133〕)。
【０００６】ところで、近年、１画面を形成する水平走
査線の本数がＮＴＳＣ方式の約２倍の１１２５本から構
成されるハイビジョン方式によるテレビジョン放送(Ｈ
ＤＴＶ)が実用化されつつある。
査線の本数がＮＴＳＣ方式の約２倍の１１２５本から構
成されるハイビジョン方式によるテレビジョン放送(Ｈ
ＤＴＶ)が実用化されつつある。
【０００７】
【発明が解決しようとする課題】ところが、ハイビジョ
ン方式に対応した液晶表示装置を構成する場合、従来通
りのインターレース走査を行なうとすれば、液晶セル行
の本数が従来の倍の略１０００本からなる液晶パネルを
構成する必要があり、これによって従来のＮＴＳＣ方式
との互換性が失われるばかりでなく、フリッカ発生の問
題がある。上記の倍速線順次走査方式を採用すれば、フ
リッカはある程度抑制されるが、回路構成が複雑となる
問題が生じる。
ン方式に対応した液晶表示装置を構成する場合、従来通
りのインターレース走査を行なうとすれば、液晶セル行
の本数が従来の倍の略１０００本からなる液晶パネルを
構成する必要があり、これによって従来のＮＴＳＣ方式
との互換性が失われるばかりでなく、フリッカ発生の問
題がある。上記の倍速線順次走査方式を採用すれば、フ
リッカはある程度抑制されるが、回路構成が複雑となる
問題が生じる。
【０００８】そこで、本発明の目的は、ハイビジョン方
式の映像信号を液晶表示装置に表示する際、回路構成の
大幅な変更を行なうことなく、フリッカを効果的に抑制
出来る駆動方法を提供することである。
式の映像信号を液晶表示装置に表示する際、回路構成の
大幅な変更を行なうことなく、フリッカを効果的に抑制
出来る駆動方法を提供することである。
【０００９】
【課題を解決する為の手段】本発明に係る液晶表示装置
の駆動方法は、水平方向に伸びる液晶セル行の本数がＮ
ＴＳＣ方式の１フレームの画像を構成する水平走査線の
本数(有効水平走査線数約４８０本)に対応している液晶
表示装置を対象として、ハイビジョン方式の映像信号を
表示する際の駆動方法であって、ハイビジョン方式の画
像の奇数フィールドを構成する各水平走査線上の映像信
号を前記各液晶セル行に対応させてノンインターレース
走査により１フィールド期間に表示した後、前記奇数フ
ィールドに続く偶数フィールドを構成する各水平走査線
上の映像信号を前記各液晶セル行に対応させてノンイン
ターレース走査により１フィールド期間に表示すること
を特徴とする。
の駆動方法は、水平方向に伸びる液晶セル行の本数がＮ
ＴＳＣ方式の１フレームの画像を構成する水平走査線の
本数(有効水平走査線数約４８０本)に対応している液晶
表示装置を対象として、ハイビジョン方式の映像信号を
表示する際の駆動方法であって、ハイビジョン方式の画
像の奇数フィールドを構成する各水平走査線上の映像信
号を前記各液晶セル行に対応させてノンインターレース
走査により１フィールド期間に表示した後、前記奇数フ
ィールドに続く偶数フィールドを構成する各水平走査線
上の映像信号を前記各液晶セル行に対応させてノンイン
ターレース走査により１フィールド期間に表示すること
を特徴とする。
【００１０】
【作用】奇数フィールド及び偶数フィールドの表示にお
いて、各水平走査線上の映像信号に基づいて各液晶セル
行が順番に駆動され、ノンインターレース走査が行なわ
れるが、この際、奇数フィールドと偶数フィールドで
は、同じ垂直位置の水平走査線上の映像信号は同じ垂直
位置の液晶セル行に表示されることになる。
いて、各水平走査線上の映像信号に基づいて各液晶セル
行が順番に駆動され、ノンインターレース走査が行なわ
れるが、この際、奇数フィールドと偶数フィールドで
は、同じ垂直位置の水平走査線上の映像信号は同じ垂直
位置の液晶セル行に表示されることになる。
【００１１】従って、同一セルに対してはフィールド周
期、即ち１／６０秒の周期で信号が書き換えられ、画面
上のフリッカは目につかなくなる。
期、即ち１／６０秒の周期で信号が書き換えられ、画面
上のフリッカは目につかなくなる。
【００１２】尚、フレーム毎に極性反転する交流駆動を
行なう場合であっても、図８(ｄ)に示す如く、同一極性
の電圧が印加される１フレーム期間中には、フィールド
周期で映像信号に応じて印加電圧が変化するから、極性
反転による画面上のフリッカは抑制される。
行なう場合であっても、図８(ｄ)に示す如く、同一極性
の電圧が印加される１フレーム期間中には、フィールド
周期で映像信号に応じて印加電圧が変化するから、極性
反転による画面上のフリッカは抑制される。
【００１３】
【発明の効果】本発明に係る液晶表示装置の駆動方法に
よれば、液晶表示装置として、水平方向に伸びる液晶セ
ル行の本数がＮＴＳＣ方式の１フレームの画像を構成す
る水平走査線の本数(有効水平走査線数約４８０本)に対
応しているＮＴＳＣ対応型の従来の液晶パネルを用い
て、ハイビジョン方式の映像信号を表示出来るから、駆
動回路に大幅な変更は不要であり、然も、前述の如くフ
リッカを効果的に抑制することが出来る。
よれば、液晶表示装置として、水平方向に伸びる液晶セ
ル行の本数がＮＴＳＣ方式の１フレームの画像を構成す
る水平走査線の本数(有効水平走査線数約４８０本)に対
応しているＮＴＳＣ対応型の従来の液晶パネルを用い
て、ハイビジョン方式の映像信号を表示出来るから、駆
動回路に大幅な変更は不要であり、然も、前述の如くフ
リッカを効果的に抑制することが出来る。
【００１４】又、ＮＴＳＣ対応型の液晶パネルを用いる
ことが出来るから、ＮＴＳＣ方式の映像信号を表示する
際はインターレース走査に切り換え、ＥＤＴＶ(Extende
d Definition TV)方式の映像信号を表示する際は倍速ノ
ンインターレース走査に切り換える切換え手段を設ける
ことによって、ＮＴＳＣ方式の映像信号は勿論のこと、
ＥＤＴＶ方式の映像信号をも共通の液晶表示装置で表示
出来る。
ことが出来るから、ＮＴＳＣ方式の映像信号を表示する
際はインターレース走査に切り換え、ＥＤＴＶ(Extende
d Definition TV)方式の映像信号を表示する際は倍速ノ
ンインターレース走査に切り換える切換え手段を設ける
ことによって、ＮＴＳＣ方式の映像信号は勿論のこと、
ＥＤＴＶ方式の映像信号をも共通の液晶表示装置で表示
出来る。
【００１５】
【実施例】以下、本発明の一実施例につき、図面に沿っ
て詳述する。図１は、液晶表示装置の全体構成を示して
おり、複数の液晶セルを行列配置してなるアクティブマ
トリクス型の液晶パネル(２)は、水平方向に伸びる液晶
セル行の本数が、ＮＴＳＣ方式における１フレームの画
像を形成する有効水平走査線数である４８０本から構成
されている。
て詳述する。図１は、液晶表示装置の全体構成を示して
おり、複数の液晶セルを行列配置してなるアクティブマ
トリクス型の液晶パネル(２)は、水平方向に伸びる液晶
セル行の本数が、ＮＴＳＣ方式における１フレームの画
像を形成する有効水平走査線数である４８０本から構成
されている。
【００１６】液晶パネル(２)には、走査駆動回路となる
Ｘドライバー(３)が接続されると共に、変調駆動回路と
なる第１Ｙドライバー(４)及び第２Ｙドライバー(５)が
接続さている。
Ｘドライバー(３)が接続されると共に、変調駆動回路と
なる第１Ｙドライバー(４)及び第２Ｙドライバー(５)が
接続さている。
【００１７】Ｘドライバー(３)は、図２に示す如く液晶
パネル(２)の４８０本の液晶セル行に対応して、ゲート
パルスを出力すべきゲート端子Ｇ１〜Ｇ480を具えてい
る。
パネル(２)の４８０本の液晶セル行に対応して、ゲート
パルスを出力すべきゲート端子Ｇ１〜Ｇ480を具えてい
る。
【００１８】図１に示す如く、第１及び第２Ｙドライバ
ー(４)(５)には、極性反転回路(６)を介してＲＧＢの映
像信号が接続されている。極性反転回路(６)は、公知の
如く映像信号をフレーム毎に極性反転して出力するもの
である。
ー(４)(５)には、極性反転回路(６)を介してＲＧＢの映
像信号が接続されている。極性反転回路(６)は、公知の
如く映像信号をフレーム毎に極性反転して出力するもの
である。
【００１９】上記各ドライバー(３)(４)(５)へ夫々スタ
ートパルス及びクロックパルスを供給すべき同期制御回
路(１)は、液晶パネル(２)に表示すべき映像信号がＮＴ
ＳＣ方式であるか、ＥＤＴＶ方式であるか、或いはハイ
ビジョン方式であるかによって、後述の如く動作が切り
換わる様に構成されている。
ートパルス及びクロックパルスを供給すべき同期制御回
路(１)は、液晶パネル(２)に表示すべき映像信号がＮＴ
ＳＣ方式であるか、ＥＤＴＶ方式であるか、或いはハイ
ビジョン方式であるかによって、後述の如く動作が切り
換わる様に構成されている。
【００２０】即ち、映像信号から分離した水平同期信号
がＰＬＬ回路(７)へ供給され、これによって、水平同期
信号に位相が一致したタイミング信号が作成される。該
ＰＬＬ回路(７)には、スイッチＳＷ１〜３を介して複数
のコンデンサが接続されており、該スイッチの切換えに
よって、ＰＬＬ回路(７)には、ＮＴＳＣ方式、ＥＤＴＶ
方式、及びハイビジョン方式に対応した３種類の異なる
時定数が設定されることになる。
がＰＬＬ回路(７)へ供給され、これによって、水平同期
信号に位相が一致したタイミング信号が作成される。該
ＰＬＬ回路(７)には、スイッチＳＷ１〜３を介して複数
のコンデンサが接続されており、該スイッチの切換えに
よって、ＰＬＬ回路(７)には、ＮＴＳＣ方式、ＥＤＴＶ
方式、及びハイビジョン方式に対応した３種類の異なる
時定数が設定されることになる。
【００２１】又、映像信号から分離した垂直同期信号
は、前記ＰＬＬ回路(７)にて作成されたタイミング信号
と共に、パルス作成回路(８)へ供給される。該パルス作
成回路(８)は、例えば米国ザイリンクス社製のロジック
セルアレイ(ＬＣＡ)を用いて構成され、図示の如くスイ
ッチＳＷ４〜６を介して接続された３つのメモリ(９)(9
1)(92)から夫々供給されるＮＴＳＣ方式、ＥＤＴＶ方
式、及びハイビジョン方式に対応した３種類の異なる結
線情報に基づいて、各方式毎のスタートパルス及びクロ
ックパルスを作成するものである。
は、前記ＰＬＬ回路(７)にて作成されたタイミング信号
と共に、パルス作成回路(８)へ供給される。該パルス作
成回路(８)は、例えば米国ザイリンクス社製のロジック
セルアレイ(ＬＣＡ)を用いて構成され、図示の如くスイ
ッチＳＷ４〜６を介して接続された３つのメモリ(９)(9
1)(92)から夫々供給されるＮＴＳＣ方式、ＥＤＴＶ方
式、及びハイビジョン方式に対応した３種類の異なる結
線情報に基づいて、各方式毎のスタートパルス及びクロ
ックパルスを作成するものである。
【００２２】以下、上記回路の動作について説明する。
図３は、ＥＤＴＶ方式及びハイビジョン方式の映像信号
を表示する場合に、図２に示すＸドライバー(３)の各ゲ
ート端子Ｇ１〜Ｇ480から出力されるゲートパルスのタ
イミングを示しており、１フィールド期間に含まれる４
８０本の有効水平走査線から抽出した４８０個の水平同
期信号に同期して、４８０個のゲートパルスＰ1〜Ｐ480
が作成され、液晶パネル(２)の各ゲートラインへ供給さ
れる。これによって、ＥＤＴＶ方式の場合は倍速ノンイ
ンターレース走査、ハイビジョン方式の場合はハーフラ
インによるノンインターレースが行なわれることにな
る。
図３は、ＥＤＴＶ方式及びハイビジョン方式の映像信号
を表示する場合に、図２に示すＸドライバー(３)の各ゲ
ート端子Ｇ１〜Ｇ480から出力されるゲートパルスのタ
イミングを示しており、１フィールド期間に含まれる４
８０本の有効水平走査線から抽出した４８０個の水平同
期信号に同期して、４８０個のゲートパルスＰ1〜Ｐ480
が作成され、液晶パネル(２)の各ゲートラインへ供給さ
れる。これによって、ＥＤＴＶ方式の場合は倍速ノンイ
ンターレース走査、ハイビジョン方式の場合はハーフラ
インによるノンインターレースが行なわれることにな
る。
【００２３】又、図４は、ＮＴＳＣ方式の映像信号を表
示する場合の各ゲートパルスのタイミングを示してお
り、奇数フィールド期間には、２４０本の有効水平走査
線から抽出した２４０個の水平同期信号(１Ｈ〜２４０
Ｈ)に同期して、奇数番目のゲート端子Ｇ1、Ｇ3…、Ｇ
479から２４０個のゲートパルスが作成され、液晶パネ
ル(２)の各ゲートラインへ供給される。又、次の偶数フ
ィールド期間には、２４０本の有効水平走査線から抽出
した２４０個の水平同期信号(２４１Ｈ〜４８０Ｈ)に同
期して、偶数番目のゲート端子Ｇ2、Ｇ4…、Ｇ480から
２４０個のゲートパルスが作成され、液晶パネル(２)の
各ゲートラインへ供給される。これによって、インター
レース走査が行なわれることになる。
示する場合の各ゲートパルスのタイミングを示してお
り、奇数フィールド期間には、２４０本の有効水平走査
線から抽出した２４０個の水平同期信号(１Ｈ〜２４０
Ｈ)に同期して、奇数番目のゲート端子Ｇ1、Ｇ3…、Ｇ
479から２４０個のゲートパルスが作成され、液晶パネ
ル(２)の各ゲートラインへ供給される。又、次の偶数フ
ィールド期間には、２４０本の有効水平走査線から抽出
した２４０個の水平同期信号(２４１Ｈ〜４８０Ｈ)に同
期して、偶数番目のゲート端子Ｇ2、Ｇ4…、Ｇ480から
２４０個のゲートパルスが作成され、液晶パネル(２)の
各ゲートラインへ供給される。これによって、インター
レース走査が行なわれることになる。
【００２４】図５は、ハイビジョン方式の映像信号を表
示する場合のハーフラインによるノンインターレース走
査を表わしており、奇数フィールド及び偶数フィールド
では、同じ垂直位置の水平走査線上の映像信号は同じ垂
直位置の液晶セル行に表示されることになる。従って、
同一セルに対してはフィールド周期、即ち１／６０秒の
周期で信号が書き換えられることになるから、画面上の
フリッカが目につくことない。
示する場合のハーフラインによるノンインターレース走
査を表わしており、奇数フィールド及び偶数フィールド
では、同じ垂直位置の水平走査線上の映像信号は同じ垂
直位置の液晶セル行に表示されることになる。従って、
同一セルに対してはフィールド周期、即ち１／６０秒の
周期で信号が書き換えられることになるから、画面上の
フリッカが目につくことない。
【００２５】又図６は、ＥＤＴＶ方式の場合の倍速ノン
インターレース走査を表わしており、奇数フィールドで
は、奇数番目の液晶セル行に１Ｈ、２Ｈ…２３９Ｈの映
像信号が表示されるとと共、偶数番目の液晶セル行に
は、公知の補間によって生成された補間映像信号(鎖線
で示す)が表示される。又、偶数フィールドでは、偶数
番目の液晶セル行に２４１Ｈ、…４８０Ｈの映像信号が
表示されるとと共、奇数番目の液晶セル行には、補間映
像信号が表示されることになる。この倍速ノンインター
レース走査によってフリッカは抑制される。
インターレース走査を表わしており、奇数フィールドで
は、奇数番目の液晶セル行に１Ｈ、２Ｈ…２３９Ｈの映
像信号が表示されるとと共、偶数番目の液晶セル行に
は、公知の補間によって生成された補間映像信号(鎖線
で示す)が表示される。又、偶数フィールドでは、偶数
番目の液晶セル行に２４１Ｈ、…４８０Ｈの映像信号が
表示されるとと共、奇数番目の液晶セル行には、補間映
像信号が表示されることになる。この倍速ノンインター
レース走査によってフリッカは抑制される。
【００２６】更に図７は、ＮＴＳＣ方式の場合のインタ
ーレース走査を表わしており、奇数フィールドでは、奇
数番目の液晶セル行に１Ｈ、２Ｈ…２４０Ｈの映像信号
が表示され、偶数フィールドでは、偶数番目の液晶セル
行に２４１Ｈ、…４８０Ｈの映像信号が表示される。
尚、図中の破線の位置には映像信号は表示されない。
ーレース走査を表わしており、奇数フィールドでは、奇
数番目の液晶セル行に１Ｈ、２Ｈ…２４０Ｈの映像信号
が表示され、偶数フィールドでは、偶数番目の液晶セル
行に２４１Ｈ、…４８０Ｈの映像信号が表示される。
尚、図中の破線の位置には映像信号は表示されない。
【００２７】上記液晶表示装置によれば、ハイビジョン
方式及びＥＤＴＶ方式の場合はフリッカが抑制され、然
も共通の液晶パネルを用いて、ＮＴＳＣ方式を含む３つ
の方式の映像信号を切換え表示することが出来る。
方式及びＥＤＴＶ方式の場合はフリッカが抑制され、然
も共通の液晶パネルを用いて、ＮＴＳＣ方式を含む３つ
の方式の映像信号を切換え表示することが出来る。
【００２８】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。
【００２９】例えば、上記実施例では、フレーム周期で
映像信号の極性反転を行なっているが、フィールド周期
で極性反転を行なうことも可能であって、これによっ
て、極性反転によるフリッカ抑制の効果を更に上げるこ
とが出来る。
映像信号の極性反転を行なっているが、フィールド周期
で極性反転を行なうことも可能であって、これによっ
て、極性反転によるフリッカ抑制の効果を更に上げるこ
とが出来る。
【図１】本発明に係る液晶表示装置の構成を示すブロッ
ク図である。
ク図である。
【図２】Ｘドライバーのゲート端子と液晶パネルの液晶
セル行との接続状態を示す図である。
セル行との接続状態を示す図である。
【図３】ハイビョン方式及びＥＤＴＶ方式におけるゲー
トパルスのタイミングチャートである。
トパルスのタイミングチャートである。
【図４】ＮＴＳＣ方式におけるゲートパルスのタイミン
グチャートである。
グチャートである。
【図５】ハイビジョン方式におけるノンインターレース
走査を説明する図である。
走査を説明する図である。
【図６】ＥＤＴＶ方式における倍速ノンインターレース
走査を説明する図である。
走査を説明する図である。
【図７】ＮＴＳＣ方式におけるインターレース走査を説
明する図である。
明する図である。
【図８】本発明の効果を説明する映像信号及び印加電圧
の波形図である。
の波形図である。
(１) 同期制御回路 (２) 液晶パネル (３) Ｘドライバー (８) パルス作成回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年１２月１８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】図５は、ハイビジョン方式の映像信号を表
示する場合のハーフラインによるノンインターレース走
査を表わしており、奇数フィールド及び偶数フィールド
では、同じ垂直位置の水平走査線上の映像信号は同じ垂
直位置の液晶セル行に表示されることになる。従って、
同一セルに対してはフィールド周期、即ち１／６０秒の
周期で信号が書き換えられることになるから、画面上の
フリッカが目につくことはない。
示する場合のハーフラインによるノンインターレース走
査を表わしており、奇数フィールド及び偶数フィールド
では、同じ垂直位置の水平走査線上の映像信号は同じ垂
直位置の液晶セル行に表示されることになる。従って、
同一セルに対してはフィールド周期、即ち１／６０秒の
周期で信号が書き換えられることになるから、画面上の
フリッカが目につくことはない。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】又図６は、ＥＤＴＶ方式の場合の倍速ノン
インターレース走査を表わしており、フィールド毎に１
Ｈ、２Ｈ、…４８０Ｈの映像信号を表示する。この倍速
ノンインターレース走査によってフリッカは抑制され
る。
インターレース走査を表わしており、フィールド毎に１
Ｈ、２Ｈ、…４８０Ｈの映像信号を表示する。この倍速
ノンインターレース走査によってフリッカは抑制され
る。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正内容】
【図６】
Claims (2)
- 【請求項１】 複数の液晶セルが行列配置され、水平方
向に伸びる液晶セル行の本数が、ＮＴＳＣ方式の１フレ
ームの画像を構成する水平走査線の本数に対応している
液晶表示装置において、ハイビジョン方式の映像信号を
表示する際の駆動方法であって、ハイビジョン方式の奇
数フィールドを構成する各水平走査線上の映像信号を前
記各液晶セル行に対応させてノンインターレース走査に
より１フィールド期間に表示した後、前記奇数フィール
ドに続く偶数フィールドを構成する各水平走査線上の映
像信号を前記各液晶セル行に対応させてノンインターレ
ース走査により１フィールド期間に表示することを特徴
とする液晶表示装置の駆動方法。 - 【請求項２】 液晶表示装置には、ＮＴＳＣ方式の映像
信号を表示する際はインターレース走査に切り換え、Ｅ
ＤＴＶ方式の映像信号を表示する際は倍速ノンインター
レース走査に切り換える切換え手段を設けた請求項１に
記載の液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286486A JP2657139B2 (ja) | 1991-10-31 | 1991-10-31 | 液晶表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286486A JP2657139B2 (ja) | 1991-10-31 | 1991-10-31 | 液晶表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05130536A true JPH05130536A (ja) | 1993-05-25 |
| JP2657139B2 JP2657139B2 (ja) | 1997-09-24 |
Family
ID=17705029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3286486A Expired - Fee Related JP2657139B2 (ja) | 1991-10-31 | 1991-10-31 | 液晶表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2657139B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007241242A (ja) * | 2006-03-07 | 2007-09-20 | Lg Phillips Lcd Co Ltd | データ変換装置、その方法及びこれを備えた液晶表示装置 |
-
1991
- 1991-10-31 JP JP3286486A patent/JP2657139B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007241242A (ja) * | 2006-03-07 | 2007-09-20 | Lg Phillips Lcd Co Ltd | データ変換装置、その方法及びこれを備えた液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2657139B2 (ja) | 1997-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100414879B1 (ko) | 디스플레이장치 | |
| US6559839B1 (en) | Image display apparatus and method using output enable signals to display interlaced images | |
| JP2702941B2 (ja) | 液晶表示装置 | |
| US4789899A (en) | Liquid crystal matrix display device | |
| JPH07294883A (ja) | アクティブマトリクス表示装置 | |
| JPH08221039A (ja) | 液晶表示装置及びその駆動方法 | |
| JP2003140624A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2664780B2 (ja) | 液晶表示装置 | |
| JP2657139B2 (ja) | 液晶表示装置の駆動方法 | |
| JPH0854862A (ja) | ディスプレイとその駆動方法 | |
| JPH08304774A (ja) | 画像表示装置 | |
| JPH08234702A (ja) | 表示装置 | |
| JP3262175B2 (ja) | 液晶駆動法 | |
| JP2524113B2 (ja) | 液晶表示装置 | |
| JPH09325738A (ja) | 液晶ディスプレイ装置とその駆動方法 | |
| JPS6217731A (ja) | 液晶表示式受像装置の駆動方式 | |
| JPH0537909A (ja) | 液晶映像表示装置 | |
| JPH084331B2 (ja) | 画像表示装置 | |
| EP0694899B1 (en) | Display device adapted to display video signals from different video standards | |
| JPH04260286A (ja) | 液晶表示装置の駆動方法 | |
| JP3169377B2 (ja) | 液晶表示パネルの駆動方法 | |
| JP2524112B2 (ja) | 液晶表示装置 | |
| JP3064586B2 (ja) | インターレース走査回路 | |
| JPH07121098B2 (ja) | 液晶マトリクス・パネルの駆動方法 | |
| JP3263415B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970506 |
|
| LAPS | Cancellation because of no payment of annual fees |