JPH05129947A - 位相同期装置 - Google Patents
位相同期装置Info
- Publication number
- JPH05129947A JPH05129947A JP3288776A JP28877691A JPH05129947A JP H05129947 A JPH05129947 A JP H05129947A JP 3288776 A JP3288776 A JP 3288776A JP 28877691 A JP28877691 A JP 28877691A JP H05129947 A JPH05129947 A JP H05129947A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- reference signal
- phase
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】基準信号が欠けた場合にも、基準信号に位相同
期した信号を保持することのできる位相同期装置を提供
する。 【構成】電圧制御発振器１と、電圧制御発振器１の出力
と基準信号との位相差に比例した信号を出力する位相比
較器３と、低域フィルタ４とを順次接続し、電圧制御発
振器１の出力周波数を基準信号の値にロックさせるよう
にした閉回路１０を構成する。基準信号が欠けたときを
検出して、位相比較器３の出力を高インピーダンスにす
るようハイレベルの信号を位相比較器３に出力する検出
器５を設ける。これにより、基準信号が欠けたときに
は、位相比較器３の出力を高インピーダンスにし、電圧
制御発振器１の制御電圧を基準信号が欠ける前の状態に
保持して、基準信号に位相同期した電圧制御発振器１の
出力信号を得る。
期した信号を保持することのできる位相同期装置を提供
する。 【構成】電圧制御発振器１と、電圧制御発振器１の出力
と基準信号との位相差に比例した信号を出力する位相比
較器３と、低域フィルタ４とを順次接続し、電圧制御発
振器１の出力周波数を基準信号の値にロックさせるよう
にした閉回路１０を構成する。基準信号が欠けたときを
検出して、位相比較器３の出力を高インピーダンスにす
るようハイレベルの信号を位相比較器３に出力する検出
器５を設ける。これにより、基準信号が欠けたときに
は、位相比較器３の出力を高インピーダンスにし、電圧
制御発振器１の制御電圧を基準信号が欠ける前の状態に
保持して、基準信号に位相同期した電圧制御発振器１の
出力信号を得る。
Description
【０００１】
【産業上の利用分野】本発明は、位相比較器、低域フィ
ルター、電圧制御発振器等を接続してなる閉回路を備え
た位相同期装置に係り、特に基準信号の欠落に起因する
同期性能の悪化防止対策に関する。
ルター、電圧制御発振器等を接続してなる閉回路を備え
た位相同期装置に係り、特に基準信号の欠落に起因する
同期性能の悪化防止対策に関する。
【０００２】
【従来の技術】図４は従来の位相同期装置を示すもので
ある。
ある。
【０００３】図４において、１は電圧制御発振器、２は
該電圧制御発振器１の出力を分周する分周器、３は該分
周器２の出力Ｂと基準信号Ａとを位相比較する位相比較
器、４は該位相比較器３の出力を直流電圧に変換し、上
記電圧制御発振器１に伝える低域フィルターであって、
上記各機器を信号線で順次接続してなる閉回路いわゆる
ＰＬＬ回路が構成されている。
該電圧制御発振器１の出力を分周する分周器、３は該分
周器２の出力Ｂと基準信号Ａとを位相比較する位相比較
器、４は該位相比較器３の出力を直流電圧に変換し、上
記電圧制御発振器１に伝える低域フィルターであって、
上記各機器を信号線で順次接続してなる閉回路いわゆる
ＰＬＬ回路が構成されている。
【０００４】すなわち、まず、電圧制御発振器１の出力
を分周器２で分周し、その出力Ｂと基準信号Ａとを位相
比較器３で位相比較する。次に、その位相差に応じた誤
差電圧信号を出力し、低域フィルター４により、誤差電
圧信号の低周波数成分のみを通過させ、制御電圧として
電圧制御発振器１に入力する。そして、この制御電圧に
より電圧制御発振器１の周波数と位相を制御し、電圧制
御発振器１の出力を一定の位相差を除いて基準信号Ａの
周波数に一致、つまりロックさせる。これにより、基準
信号Ａに同期した信号を得るようになされている。
を分周器２で分周し、その出力Ｂと基準信号Ａとを位相
比較器３で位相比較する。次に、その位相差に応じた誤
差電圧信号を出力し、低域フィルター４により、誤差電
圧信号の低周波数成分のみを通過させ、制御電圧として
電圧制御発振器１に入力する。そして、この制御電圧に
より電圧制御発振器１の周波数と位相を制御し、電圧制
御発振器１の出力を一定の位相差を除いて基準信号Ａの
周波数に一致、つまりロックさせる。これにより、基準
信号Ａに同期した信号を得るようになされている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
従来の構成では、位相比較器３に入力されるべき基準信
号が欠けた場合、位相比較器３では、分周器２を介して
入力される電圧制御発振器１の出力信号Ｂとの位相を比
較すべき入力がなくなるので、閉回路内におけるロック
作用が円滑に行われず、その結果、電圧制御発振器１の
出力周波数が基準信号に位相同期した一定の値ではなく
なるという欠点を有していた。
従来の構成では、位相比較器３に入力されるべき基準信
号が欠けた場合、位相比較器３では、分周器２を介して
入力される電圧制御発振器１の出力信号Ｂとの位相を比
較すべき入力がなくなるので、閉回路内におけるロック
作用が円滑に行われず、その結果、電圧制御発振器１の
出力周波数が基準信号に位相同期した一定の値ではなく
なるという欠点を有していた。
【０００６】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、位相同期装置において、基準信号が
欠けた場合でも、電圧制御発振器に入力される制御電圧
を一定に保持する手段を講ずることにより、基準信号に
位相同期した信号を安定して得ることにある。
あり、その目的は、位相同期装置において、基準信号が
欠けた場合でも、電圧制御発振器に入力される制御電圧
を一定に保持する手段を講ずることにより、基準信号に
位相同期した信号を安定して得ることにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の解決手段は、基準信号が欠けたことを検出
したときには、位相比較器の出力を高インピーダンスに
するようハイレベルの信号を位相比較器に出力する手段
を設けることにある。
め、本発明の解決手段は、基準信号が欠けたことを検出
したときには、位相比較器の出力を高インピーダンスに
するようハイレベルの信号を位相比較器に出力する手段
を設けることにある。
【０００８】具体的に、本発明が講じた手段は、図１に
示すように、入力制御電圧に応じた周波数の信号を出力
する電圧制御発振器１と、該電圧制御発振器１の出力と
基準信号とを比較して、両者の位相差に比例する信号を
出力する位相比較器３と、該位相比較器３の出力を受
け、その出力信号を直流電圧信号に変換する低域フィル
ター４とを接続してなる閉回路１０を備えた位相同期装
置を前提とする。
示すように、入力制御電圧に応じた周波数の信号を出力
する電圧制御発振器１と、該電圧制御発振器１の出力と
基準信号とを比較して、両者の位相差に比例する信号を
出力する位相比較器３と、該位相比較器３の出力を受
け、その出力信号を直流電圧信号に変換する低域フィル
ター４とを接続してなる閉回路１０を備えた位相同期装
置を前提とする。
【０００９】そして、上記基準信号が欠けたときを検出
して、基準信号が欠けている間のみ上記位相比較器３の
出力を高インピーダンスにするようハイレベルの信号を
位相比較器３に出力する保持信号出力手段５を設ける構
成としたものである。
して、基準信号が欠けている間のみ上記位相比較器３の
出力を高インピーダンスにするようハイレベルの信号を
位相比較器３に出力する保持信号出力手段５を設ける構
成としたものである。
【００１０】
【作用】以上の構成により、本発明では、閉回路１０に
おいて、基準信号が出力されている場合には、電圧制御
発振器１の出力を一定の周波数にロックするループ制御
が行われる一方、基準信号が欠けると、検出器５により
そのことが検出され、ハイレベルの信号が位相比較器３
に出力される。このハイレベルの信号により、位相比較
器３の出力が強制的に高インピーダンスにされるので、
低域フィルター４に蓄えられている電荷保持量が保持さ
れ、電圧制御発振器１への制御電圧が基準信号が欠ける
前の状態で保持される。したがって、基準信号が欠けて
も、基準信号に位相同期した信号が保持されることにな
る。
おいて、基準信号が出力されている場合には、電圧制御
発振器１の出力を一定の周波数にロックするループ制御
が行われる一方、基準信号が欠けると、検出器５により
そのことが検出され、ハイレベルの信号が位相比較器３
に出力される。このハイレベルの信号により、位相比較
器３の出力が強制的に高インピーダンスにされるので、
低域フィルター４に蓄えられている電荷保持量が保持さ
れ、電圧制御発振器１への制御電圧が基準信号が欠ける
前の状態で保持される。したがって、基準信号が欠けて
も、基準信号に位相同期した信号が保持されることにな
る。
【００１１】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１２】図２は実施例に係る位相同期装置の概略構
成を示し、１は入力電圧に応じた周波数の信号を出力す
る電圧制御発振器、２は該電圧制御発振器１の出力を分
周する分周器、３は該分周器２の出力と基準信号とを比
較し、両者の位相差に比例する誤差電圧信号を出力する
位相比較器、４は該位相比較器３の出力を受け、その出
力信号を直流電圧信号に変換する低域フィルターであっ
て、上記各機器は信号線により順次接続され、閉回路１
０が構成されている。この閉回路１０における基本的な
作動は、上述の図３における作動と同様である。
成を示し、１は入力電圧に応じた周波数の信号を出力す
る電圧制御発振器、２は該電圧制御発振器１の出力を分
周する分周器、３は該分周器２の出力と基準信号とを比
較し、両者の位相差に比例する誤差電圧信号を出力する
位相比較器、４は該位相比較器３の出力を受け、その出
力信号を直流電圧信号に変換する低域フィルターであっ
て、上記各機器は信号線により順次接続され、閉回路１
０が構成されている。この閉回路１０における基本的な
作動は、上述の図３における作動と同様である。
【００１３】ここで、本発明の特徴として、上記閉回路
１０に対し、基準信号を入力可能にかつ上記位相比較器
３に出力可能に接続された検出器５が付設されている。
該検出器５は、図３の（ａ）に示す基準信号に対して、
同図の（ｂ）に示すような信号を出力するように構成さ
れている。すなわち、図３の（ａ）の領域Ａ１に示すよ
うな基準信号を受けたときには、ローレベルの信号を出
力する一方、図３の（ａ）の領域Ａｏに示すように基準
信号が欠けると、ハイレベルの信号を出力するものであ
って、本発明にいう保持信号出力手段として機能するも
のである。
１０に対し、基準信号を入力可能にかつ上記位相比較器
３に出力可能に接続された検出器５が付設されている。
該検出器５は、図３の（ａ）に示す基準信号に対して、
同図の（ｂ）に示すような信号を出力するように構成さ
れている。すなわち、図３の（ａ）の領域Ａ１に示すよ
うな基準信号を受けたときには、ローレベルの信号を出
力する一方、図３の（ａ）の領域Ａｏに示すように基準
信号が欠けると、ハイレベルの信号を出力するものであ
って、本発明にいう保持信号出力手段として機能するも
のである。
【００１４】次に、上記構成における同期保持制御の作
動について説明する。まず、基準信号Ａが出力されてい
る間は、上述のように、上記検出器検出器５からはロー
レベルの信号が出力される。このローレベルの信号と
は、出力がゼロの場合も含む。そのとき、位相比較器３
では、上述の作用によって検出器５の影響を受けること
なく、電圧制御発振器１の出力を一定周波数及び位相に
ロックするループ制御が行われる。
動について説明する。まず、基準信号Ａが出力されてい
る間は、上述のように、上記検出器検出器５からはロー
レベルの信号が出力される。このローレベルの信号と
は、出力がゼロの場合も含む。そのとき、位相比較器３
では、上述の作用によって検出器５の影響を受けること
なく、電圧制御発振器１の出力を一定周波数及び位相に
ロックするループ制御が行われる。
【００１５】一方、基準信号Ａが欠けると、そのことが
検出器５によって検出され、上述のように、検出器５か
らハイレベルの信号が出力されると、このハイレベルの
信号によって、位相比較器３の出力が高インピーダンス
となる。さらに、低域フィルター４は抵抗とコンデンサ
ーとからなるものであるが、この高インイーダンスの出
力によって、低域フィルター４に蓄えられている電荷量
が保持される。したがって、電圧制御発振器１の入力制
御電圧が基準信号Ａが欠ける前の状態（ループ制御時の
状態）で保持され、その結果、電圧制御発振器１の出力
周波数がロック状態の値のままとなる。
検出器５によって検出され、上述のように、検出器５か
らハイレベルの信号が出力されると、このハイレベルの
信号によって、位相比較器３の出力が高インピーダンス
となる。さらに、低域フィルター４は抵抗とコンデンサ
ーとからなるものであるが、この高インイーダンスの出
力によって、低域フィルター４に蓄えられている電荷量
が保持される。したがって、電圧制御発振器１の入力制
御電圧が基準信号Ａが欠ける前の状態（ループ制御時の
状態）で保持され、その結果、電圧制御発振器１の出力
周波数がロック状態の値のままとなる。
【００１６】その後、基準信号Ａの欠け状態が終了する
と（図３の（ａ）の領域Ａ２）、検出器５からは再びロ
ーレベルの信号が信号が出力され、位相比較器３によ
り、基準信号Ａと分周器２の出力Ｂとの位相差に応じた
誤差電圧信号が出力され、上述のループ制御が行われ
る。
と（図３の（ａ）の領域Ａ２）、検出器５からは再びロ
ーレベルの信号が信号が出力され、位相比較器３によ
り、基準信号Ａと分周器２の出力Ｂとの位相差に応じた
誤差電圧信号が出力され、上述のループ制御が行われ
る。
【００１７】したがって、上記実施例では、閉回路１０
において、基準信号Ａが出力されている場合には、電圧
制御発振器１の出力を一定の周波数にロックするループ
制御が行われる。一方、基準信号が欠けると、そのまま
では、位相比較３では分周器２の出力Ｂと比較すべき対
象がなくなるため、電圧制御発振器１の出力周波数が基
準信号に位相同期した値とならず、位相同期作用が損な
われる虞れがあるが、上記実施例では、基準信号が欠け
ると、検出器５によりそのことが検出され、ハイレベル
の信号が位相比較器３に出力されるので、位相比較器３
の出力が強制的に高インピーダンスにされ、その結果、
電圧制御発振器１への制御電圧が基準信号Ａが欠ける前
の状態で保持される。よって、基準信号Ａが欠けても基
準信号Ａに位相同期した信号を保持することができるの
である。
において、基準信号Ａが出力されている場合には、電圧
制御発振器１の出力を一定の周波数にロックするループ
制御が行われる。一方、基準信号が欠けると、そのまま
では、位相比較３では分周器２の出力Ｂと比較すべき対
象がなくなるため、電圧制御発振器１の出力周波数が基
準信号に位相同期した値とならず、位相同期作用が損な
われる虞れがあるが、上記実施例では、基準信号が欠け
ると、検出器５によりそのことが検出され、ハイレベル
の信号が位相比較器３に出力されるので、位相比較器３
の出力が強制的に高インピーダンスにされ、その結果、
電圧制御発振器１への制御電圧が基準信号Ａが欠ける前
の状態で保持される。よって、基準信号Ａが欠けても基
準信号Ａに位相同期した信号を保持することができるの
である。
【００１８】なお、上記実施例では、閉回路１０内の電
圧制御発振器１と位相比較器３との間に、分周器２を介
設したが、本発明は必ずしも分周器２を備えたものに限
定されることはない。
圧制御発振器１と位相比較器３との間に、分周器２を介
設したが、本発明は必ずしも分周器２を備えたものに限
定されることはない。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
電圧制御発振器と、位相比較器と、低域フィルターとを
接続してなる閉回路を備えた位相同期装置に、基準信号
の欠けたときを検出して位相比較器に位相比較器の出力
を高インピーダンスにするようハイレベルの信号を出力
する手段を設けたので、電圧制御発振器に入力される制
御電圧を基準信号の欠ける前の状態に保持することがで
きる。よって、基準信号が欠けたときにも、基準信号に
位相同期した信号を得ることができ、位相同期性能の向
上を図ることができる。
電圧制御発振器と、位相比較器と、低域フィルターとを
接続してなる閉回路を備えた位相同期装置に、基準信号
の欠けたときを検出して位相比較器に位相比較器の出力
を高インピーダンスにするようハイレベルの信号を出力
する手段を設けたので、電圧制御発振器に入力される制
御電圧を基準信号の欠ける前の状態に保持することがで
きる。よって、基準信号が欠けたときにも、基準信号に
位相同期した信号を得ることができ、位相同期性能の向
上を図ることができる。
【図１】発明の構成を示すブロック図である。
【図２】実施例における位相同期装置の構成を示すブロ
ック図である。
ック図である。
【図３】基準信号に対する検出器の出力状態を示すタイ
ムチャート図である。
ムチャート図である。
【図４】従来の位相同期装置の構成を示すブロック図で
ある。
ある。
１ 電圧制御発振器 ２ 分周器 ３ 位相比較器 ４ 低域フィルター ５ 検出器（保持信号出力手段） １０ 閉回路
Claims (1)
- 【請求項１】 入力制御電圧に応じた周波数の信号を出
力する電圧制御発振器と、該電圧制御発振器の出力と基
準信号とを比較して、両者の位相差に比例する信号を出
力する位相比較器と、該位相比較器の出力を受け、その
出力信号を直流電圧信号に変換する低域フィルターとを
接続してなる閉回路を備えた位相同期装置において、 上記基準信号が欠けたときを検出して、基準信号が欠け
ている間のみ上記位相比較器の出力を高インピーダンス
にするようハイレベルの信号を位相比較器に出力する保
持信号出力手段を備えたことを特徴とする位相同期装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3288776A JPH05129947A (ja) | 1991-11-05 | 1991-11-05 | 位相同期装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3288776A JPH05129947A (ja) | 1991-11-05 | 1991-11-05 | 位相同期装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129947A true JPH05129947A (ja) | 1993-05-25 |
Family
ID=17734572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3288776A Withdrawn JPH05129947A (ja) | 1991-11-05 | 1991-11-05 | 位相同期装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129947A (ja) |
-
1991
- 1991-11-05 JP JP3288776A patent/JPH05129947A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100574980B1 (ko) | 빠른 주파수 락을 위한 위상 동기 루프 | |
| US6466058B1 (en) | PLL lock detection using a cycle slip detector with clock presence detection | |
| JPH0824261B2 (ja) | Ｐｌｌ監視回路 | |
| US4843469A (en) | Rapid signal acquisition and phase averaged horizontal timing from composite sync | |
| JPH01231430A (ja) | Ｐｌｌロック検出回路 | |
| KR100389730B1 (ko) | 위상 동기 루프를 체크하기 위하여 가변 윈도우를 갖는로크-인 검출 회로 및 거기에 사용되는 방법 | |
| JPS5810018B2 (ja) | デイジタル位相比較器 | |
| US20070229175A1 (en) | Phase lock loop circuit | |
| JP3617456B2 (ja) | Ｐｌｌ回路および光通信受信装置 | |
| JP2002124937A (ja) | 同期はずれ検出回路 | |
| JPH05129947A (ja) | 位相同期装置 | |
| JPH05268078A (ja) | 周波数監視機能を有するｐｌｌキャリブレーション回路 | |
| JPH089937Y2 (ja) | デジタル位相同期回路 | |
| JPH0718189Y2 (ja) | 位相同期ループ回路 | |
| JPS59190725A (ja) | 位相同期回路 | |
| JPS63237678A (ja) | 位相同期ル−プ回路 | |
| JPH0477070A (ja) | 判別回路 | |
| JP2004080123A (ja) | 位相同期発振回路 | |
| JPS60170326A (ja) | 位相同期回路 | |
| JPH0575590A (ja) | 同期クロツク生成回路 | |
| JPH06319091A (ja) | Ａｍ復調器 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH04273618A (ja) | Ｐｌｌ回路 | |
| JPH03222519A (ja) | 位相同期発振器 | |
| JPH04304712A (ja) | サンプリングクロック生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |