JPH05121557A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05121557A JPH05121557A JP28241191A JP28241191A JPH05121557A JP H05121557 A JPH05121557 A JP H05121557A JP 28241191 A JP28241191 A JP 28241191A JP 28241191 A JP28241191 A JP 28241191A JP H05121557 A JPH05121557 A JP H05121557A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- lower wiring
- insulating film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本発明は、アンチ・ヒューズ構造を有する半導
体装置に関し、設計から製造終了までの時間を短縮で
き、また書込み電圧のばらつきを生じない安定したアン
チ・ヒューズ構造を有する半導体装置を提供することを
目的とする。 【構成】半導体基板１上に形成された下部配線２と、半
導体基板１上及び下部配線２上に形成され、下部配線２
上にコンタクトホール６を有する絶縁膜４と、コンタク
トホール６を介して下部配線２と接続され、絶縁膜４上
に形成された上部配線８とを有する半導体装置におい
て、下部配線２又は上部配線８の配線金属の一部を除去
して下部配線２と上部配線８とを電気的に切断した切断
部にアモルファスシリコン層１０が埋込まれているよう
に構成する。
体装置に関し、設計から製造終了までの時間を短縮で
き、また書込み電圧のばらつきを生じない安定したアン
チ・ヒューズ構造を有する半導体装置を提供することを
目的とする。 【構成】半導体基板１上に形成された下部配線２と、半
導体基板１上及び下部配線２上に形成され、下部配線２
上にコンタクトホール６を有する絶縁膜４と、コンタク
トホール６を介して下部配線２と接続され、絶縁膜４上
に形成された上部配線８とを有する半導体装置におい
て、下部配線２又は上部配線８の配線金属の一部を除去
して下部配線２と上部配線８とを電気的に切断した切断
部にアモルファスシリコン層１０が埋込まれているよう
に構成する。
Description
【０００１】
【産業上の利用分野】本発明は、アンチ・ヒューズ構造
を有する半導体装置に関する。
を有する半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化が進み、半
導体装置の設計開始から製造終了までに長時間を要して
いる。この問題を解決するために、予め半導体基板上に
半導体素子を形成し、さらに配線の接続までも済ませて
おき、その後、設計に応じて配線の接続を変えて必要な
回路を形成することができるアンチ・ヒューズ構造が考
案されている。
導体装置の設計開始から製造終了までに長時間を要して
いる。この問題を解決するために、予め半導体基板上に
半導体素子を形成し、さらに配線の接続までも済ませて
おき、その後、設計に応じて配線の接続を変えて必要な
回路を形成することができるアンチ・ヒューズ構造が考
案されている。
【０００３】アンチ・ヒューズとは、通常の溶断ヒュー
ズ等とは逆に、初期状態は非導通で、書込み操作によっ
て導通状態になるヒューズのことである。従来の半導体
素子の構造では、設計段階の初期から回路の配線接続を
考慮しなくてはならなかったが、アンチ・ヒューズ構造
を採用することにより、半導体装置、特にＦＰＧＡやＰ
ＲＯＭの設計から製造終了までの時間を短縮させること
ができるようになった。
ズ等とは逆に、初期状態は非導通で、書込み操作によっ
て導通状態になるヒューズのことである。従来の半導体
素子の構造では、設計段階の初期から回路の配線接続を
考慮しなくてはならなかったが、アンチ・ヒューズ構造
を採用することにより、半導体装置、特にＦＰＧＡやＰ
ＲＯＭの設計から製造終了までの時間を短縮させること
ができるようになった。
【０００４】
【発明が解決しようとする課題】このアンチ・ヒューズ
構造は、半導体装置のコンタクトホール、或いはスルー
ホール内にアモルファスシリコン層を形成することを基
本構造としている。しかし、このアンチ・ヒューズ構造
を有する半導体装置は、アンチ・ヒューズ構造を有しな
い半導体装置と比較して製造工程上での工数が増大する
という問題を有している。さらに、半導体装置が微細化
することに対応してコンタクトホール、スルーホールの
微細化を図る必要があるが、コンタクトホール、スルー
ホールが微細化すると、その内部に形成するアモルファ
スシリコン層の膜厚を一定にすることが困難になり、書
込み電圧にばらつきを生じてしまうという問題があっ
た。
構造は、半導体装置のコンタクトホール、或いはスルー
ホール内にアモルファスシリコン層を形成することを基
本構造としている。しかし、このアンチ・ヒューズ構造
を有する半導体装置は、アンチ・ヒューズ構造を有しな
い半導体装置と比較して製造工程上での工数が増大する
という問題を有している。さらに、半導体装置が微細化
することに対応してコンタクトホール、スルーホールの
微細化を図る必要があるが、コンタクトホール、スルー
ホールが微細化すると、その内部に形成するアモルファ
スシリコン層の膜厚を一定にすることが困難になり、書
込み電圧にばらつきを生じてしまうという問題があっ
た。
【０００５】本発明の目的は、設計から製造終了までの
時間を短縮でき、また書込み電圧のばらつきを生じない
安定したアンチ・ヒューズ構造を有する半導体装置を提
供することにある。
時間を短縮でき、また書込み電圧のばらつきを生じない
安定したアンチ・ヒューズ構造を有する半導体装置を提
供することにある。
【０００６】
【課題を解決するための手段】上記目的は、下部配線
と、前記下部配線上に形成され前記下部配線上に開口部
を有する絶縁膜と、前記開口部を介して前記下部配線と
接続され前記絶縁膜上に形成された上部配線とを有する
半導体装置において、前記下部配線又は前記上部配線の
配線金属の一部を除去して前記下部配線と前記上部配線
とを電気的に切断した切断部にアモルファスシリコン層
が埋込まれていることを特徴とする半導体装置によって
達成される。
と、前記下部配線上に形成され前記下部配線上に開口部
を有する絶縁膜と、前記開口部を介して前記下部配線と
接続され前記絶縁膜上に形成された上部配線とを有する
半導体装置において、前記下部配線又は前記上部配線の
配線金属の一部を除去して前記下部配線と前記上部配線
とを電気的に切断した切断部にアモルファスシリコン層
が埋込まれていることを特徴とする半導体装置によって
達成される。
【０００７】
【作用】本発明によれば、設計から製造終了までの時間
を短縮でき、また書込み電圧のばらつきを生じない安定
したアンチ・ヒューズ構造を有する半導体装置を実現で
きる。
を短縮でき、また書込み電圧のばらつきを生じない安定
したアンチ・ヒューズ構造を有する半導体装置を実現で
きる。
【０００８】
【実施例】本発明の第１の実施例による半導体装置を図
１を用いて説明する。図１（ａ）は本実施例の半導体装
置の断面図、図１（ｂ）は平面図である。本実施例の半
導体装置は、同一配線上にアンチ・ヒューズ構造が形成
されていることに特徴を有している。
１を用いて説明する。図１（ａ）は本実施例の半導体装
置の断面図、図１（ｂ）は平面図である。本実施例の半
導体装置は、同一配線上にアンチ・ヒューズ構造が形成
されていることに特徴を有している。
【０００９】半導体基板１上に、配線金属として例えば
Ａｌ合金を用いた、厚さ０．８μｍ、幅２μｍの下部配
線２が形成されている。半導体基板１上及び下部配線２
上には、絶縁膜４が半導体基板１から１．８μｍ、下部
配線２から０．８μｍの厚さでほぼ平坦化されて形成さ
れている。下部配線２上の絶縁膜４には、内径が１μｍ
程度のコンタクトホール６が形成されている。
Ａｌ合金を用いた、厚さ０．８μｍ、幅２μｍの下部配
線２が形成されている。半導体基板１上及び下部配線２
上には、絶縁膜４が半導体基板１から１．８μｍ、下部
配線２から０．８μｍの厚さでほぼ平坦化されて形成さ
れている。下部配線２上の絶縁膜４には、内径が１μｍ
程度のコンタクトホール６が形成されている。
【００１０】配線金属として例えばＡｌ合金を用い、コ
ンタクトホール６により下部配線２と接続している上部
配線８が絶縁膜４上に形成されている。絶縁膜４上での
上部配線８の厚さは０．８μｍ、幅は２μｍである。絶
縁膜４上の上部配線８には、配線金属であるＡｌ合金を
一部除去して電気的に切断し、その切断部にアモルファ
スシリコン層１０を挟み込んだアンチ・ヒューズが形成
されている。アモルファスシリコン層１０の厚さ及び幅
は上部配線８の厚さ及び幅と同じであり、配線方向の厚
さは０．２〜０．３μｍである。
ンタクトホール６により下部配線２と接続している上部
配線８が絶縁膜４上に形成されている。絶縁膜４上での
上部配線８の厚さは０．８μｍ、幅は２μｍである。絶
縁膜４上の上部配線８には、配線金属であるＡｌ合金を
一部除去して電気的に切断し、その切断部にアモルファ
スシリコン層１０を挟み込んだアンチ・ヒューズが形成
されている。アモルファスシリコン層１０の厚さ及び幅
は上部配線８の厚さ及び幅と同じであり、配線方向の厚
さは０．２〜０．３μｍである。
【００１１】このように、本実施例の半導体装置によれ
ば、従来の半導体装置のようにコンタクトホール６内に
アモルファスシリコン層１０を形成するのではなく、同
一配線上にアモルファスシリコン層１０を挟み込んだア
ンチ・ヒューズ構造であるため製造工程が簡単になる。
従って、全体の製造工程に要する時間を短縮させること
ができる。また、アモルファスシリコン層１０の膜厚を
所定の厚さにすることが容易であるので、書込み電圧の
ばらつきを低減させることができる。
ば、従来の半導体装置のようにコンタクトホール６内に
アモルファスシリコン層１０を形成するのではなく、同
一配線上にアモルファスシリコン層１０を挟み込んだア
ンチ・ヒューズ構造であるため製造工程が簡単になる。
従って、全体の製造工程に要する時間を短縮させること
ができる。また、アモルファスシリコン層１０の膜厚を
所定の厚さにすることが容易であるので、書込み電圧の
ばらつきを低減させることができる。
【００１２】さらに、上部配線パターン、下部配線パタ
ーン、及びコンタクトホールのパターンの形成について
それぞれ設計段階の初期から相互の関係を考慮して設計
しなければならない従来の設計方法に比べ、予め任意に
素子及び配線をつなぎ込んでおき、最終的にアンチ・ヒ
ューズを用いて配線の導通、非導通を決定するだけで所
望の配線構造が得られるという利点を有する。
ーン、及びコンタクトホールのパターンの形成について
それぞれ設計段階の初期から相互の関係を考慮して設計
しなければならない従来の設計方法に比べ、予め任意に
素子及び配線をつなぎ込んでおき、最終的にアンチ・ヒ
ューズを用いて配線の導通、非導通を決定するだけで所
望の配線構造が得られるという利点を有する。
【００１３】なお、本実施例では上部配線８にアモルフ
ァスシリコン層１０を形成した場合について説明した
が、下部配線２に本実施例と同様にしてアモルファスシ
リコン層１０を形成してもよい。本発明の第２の実施例
による半導体装置を図２を用いて説明する。図２（ａ）
は本実施例の半導体装置の断面図、図２（ｂ）は平面図
である。
ァスシリコン層１０を形成した場合について説明した
が、下部配線２に本実施例と同様にしてアモルファスシ
リコン層１０を形成してもよい。本発明の第２の実施例
による半導体装置を図２を用いて説明する。図２（ａ）
は本実施例の半導体装置の断面図、図２（ｂ）は平面図
である。
【００１４】本実施例の半導体装置は、アンチ・ヒュー
ズ構造がコンタクトホール周囲の上部配線に設けられて
いることを特徴としている。半導体基板１上に、配線金
属として例えばＡｌ合金を用いた、厚さ０．８μｍ、幅
２μｍの下部配線２が形成されている。半導体基板１上
及び下部配線２上には、絶縁膜４が半導体基板１から
１．８μｍ、下部配線２から０．８μｍの厚さでほぼ平
坦化されて形成されている。下部配線２上の絶縁膜４に
は、内径が１μｍ程度のコンタクトホール６が形成され
ている。
ズ構造がコンタクトホール周囲の上部配線に設けられて
いることを特徴としている。半導体基板１上に、配線金
属として例えばＡｌ合金を用いた、厚さ０．８μｍ、幅
２μｍの下部配線２が形成されている。半導体基板１上
及び下部配線２上には、絶縁膜４が半導体基板１から
１．８μｍ、下部配線２から０．８μｍの厚さでほぼ平
坦化されて形成されている。下部配線２上の絶縁膜４に
は、内径が１μｍ程度のコンタクトホール６が形成され
ている。
【００１５】配線金属として例えばＡｌ合金を用い、コ
ンタクトホール６により下部配線２と接続している上部
配線８が絶縁膜４上に形成されている。絶縁膜４上での
上部配線８の厚さは０．８μｍ、幅は２μｍである。コ
ンタクトホール６周囲上部の上部配線８に、コンタクト
ホールより広い径で、配線金属であるＡｌ合金を除去
し、電気的に切断されたリング状の切断部が形成されて
いる。その切断部内にアモルファスシリコン層１０が埋
め込まれて、アンチ・ヒューズが形成されている。アモ
ルファスシリコン層１０の厚さは上部配線８の厚さと同
じであり、半径方向の厚さは０．２〜０．３μｍであ
る。
ンタクトホール６により下部配線２と接続している上部
配線８が絶縁膜４上に形成されている。絶縁膜４上での
上部配線８の厚さは０．８μｍ、幅は２μｍである。コ
ンタクトホール６周囲上部の上部配線８に、コンタクト
ホールより広い径で、配線金属であるＡｌ合金を除去
し、電気的に切断されたリング状の切断部が形成されて
いる。その切断部内にアモルファスシリコン層１０が埋
め込まれて、アンチ・ヒューズが形成されている。アモ
ルファスシリコン層１０の厚さは上部配線８の厚さと同
じであり、半径方向の厚さは０．２〜０．３μｍであ
る。
【００１６】このように、本実施例の半導体装置によっ
ても、コンタクトホール内にアモルファスシリコン層を
形成しないので、第１の実施例と同様に従来のアンチ・
ヒューズよりも製造工程を簡単にすることができる。ま
た、アモルファスシリコン層１０の膜厚を所定の厚さに
することが容易であるので、書込み電圧のばらつきを低
減させることができる。
ても、コンタクトホール内にアモルファスシリコン層を
形成しないので、第１の実施例と同様に従来のアンチ・
ヒューズよりも製造工程を簡単にすることができる。ま
た、アモルファスシリコン層１０の膜厚を所定の厚さに
することが容易であるので、書込み電圧のばらつきを低
減させることができる。
【００１７】なお、本実施例においては上部配線８にア
モルファスシリコン層１０を形成した場合について説明
したが、下部配線２にアモルファスシリコン層１０を形
成しても同様の効果が得られる。本発明の第３の実施例
による半導体装置を図３を用いて説明する。図３（ａ）
は本実施例の半導体装置の断面図、図３（ｂ）は平面図
である。
モルファスシリコン層１０を形成した場合について説明
したが、下部配線２にアモルファスシリコン層１０を形
成しても同様の効果が得られる。本発明の第３の実施例
による半導体装置を図３を用いて説明する。図３（ａ）
は本実施例の半導体装置の断面図、図３（ｂ）は平面図
である。
【００１８】本実施例の半導体装置は、アンチ・ヒュー
ズ構造がコンタクトホール底部の下部配線に設けられて
いることを特徴としている。半導体基板１上に、配線金
属として例えばＡｌ合金を用いた、厚さ０．８μｍ、幅
２μｍの下部配線２が形成されている。下部配線２のコ
ンタクトホール形成予定領域に、コンタクトホールの底
面積よりも広い面積にアモルファスシリコン層１０を埋
込んでアンチ・ヒューズが形成されている。アモルファ
スシリコン層１０の厚さは下部配線２の厚さと同じであ
る。
ズ構造がコンタクトホール底部の下部配線に設けられて
いることを特徴としている。半導体基板１上に、配線金
属として例えばＡｌ合金を用いた、厚さ０．８μｍ、幅
２μｍの下部配線２が形成されている。下部配線２のコ
ンタクトホール形成予定領域に、コンタクトホールの底
面積よりも広い面積にアモルファスシリコン層１０を埋
込んでアンチ・ヒューズが形成されている。アモルファ
スシリコン層１０の厚さは下部配線２の厚さと同じであ
る。
【００１９】半導体基板１上及び下部配線２上には、絶
縁膜４が半導体基板１から１．８μｍ、下部配線２から
０．８μｍの厚さでほぼ平坦化されて形成されている。
下部配線２のコンタクトホール形成予定領域に形成され
たアモルファスシリコン層１０上の絶縁膜４に、内径が
１μｍ程度のコンタクトホール６が形成されている。絶
縁膜４上には、配線金属として例えばＡｌ合金を用い、
コンタクトホール６により下部配線２と接続している上
部配線８が形成されている。絶縁膜４上の上部配線８の
厚さは０．８μｍ、幅は２μｍである。
縁膜４が半導体基板１から１．８μｍ、下部配線２から
０．８μｍの厚さでほぼ平坦化されて形成されている。
下部配線２のコンタクトホール形成予定領域に形成され
たアモルファスシリコン層１０上の絶縁膜４に、内径が
１μｍ程度のコンタクトホール６が形成されている。絶
縁膜４上には、配線金属として例えばＡｌ合金を用い、
コンタクトホール６により下部配線２と接続している上
部配線８が形成されている。絶縁膜４上の上部配線８の
厚さは０．８μｍ、幅は２μｍである。
【００２０】このように、本実施例の半導体装置によっ
ても、第１及び第２の実施例と同様に従来のアンチ・ヒ
ューズよりも製造工程を簡単にすることができる。ま
た、アモルファスシリコン層１０の膜厚を所定の厚さに
することが容易であるので、書込み電圧のばらつきを低
減させることができる。本発明の第４の実施例による半
導体装置を図４を用いて説明する。
ても、第１及び第２の実施例と同様に従来のアンチ・ヒ
ューズよりも製造工程を簡単にすることができる。ま
た、アモルファスシリコン層１０の膜厚を所定の厚さに
することが容易であるので、書込み電圧のばらつきを低
減させることができる。本発明の第４の実施例による半
導体装置を図４を用いて説明する。
【００２１】図４（ａ）は本実施例の半導体装置の断面
図、図４（ｂ）は平面図である。本実施例の半導体装置
は、アンチ・ヒューズ構造がコンタクトホール底部の下
部配線の配線金属に形成した凹部に設けられていること
を特徴としている。半導体基板１上に、配線金属として
例えばＡｌ合金を用いた、厚さ０．８μｍ、幅２μｍの
下部配線２が形成されている。下部配線２のコンタクト
ホール形成予定領域に、コンタクトホールの底面積より
も広い面積を有し、深さが０．２〜０．３μｍの凹部が
形成され、この凹部にアモルファスシリコン層１０が埋
込まれてアンチ・ヒューズを形成している。
図、図４（ｂ）は平面図である。本実施例の半導体装置
は、アンチ・ヒューズ構造がコンタクトホール底部の下
部配線の配線金属に形成した凹部に設けられていること
を特徴としている。半導体基板１上に、配線金属として
例えばＡｌ合金を用いた、厚さ０．８μｍ、幅２μｍの
下部配線２が形成されている。下部配線２のコンタクト
ホール形成予定領域に、コンタクトホールの底面積より
も広い面積を有し、深さが０．２〜０．３μｍの凹部が
形成され、この凹部にアモルファスシリコン層１０が埋
込まれてアンチ・ヒューズを形成している。
【００２２】半導体基板１上及び下部配線２上には、絶
縁膜４が半導体基板１から１．８μｍ、下部配線２から
０．８μｍの厚さでほぼ平坦化されて形成されている。
下部配線２のコンタクトホール形成予定領域の凹部に形
成されたアモルファスシリコン層１０上の絶縁膜４に、
内径が１μｍ程度のコンタクトホール６が形成されてい
る。
縁膜４が半導体基板１から１．８μｍ、下部配線２から
０．８μｍの厚さでほぼ平坦化されて形成されている。
下部配線２のコンタクトホール形成予定領域の凹部に形
成されたアモルファスシリコン層１０上の絶縁膜４に、
内径が１μｍ程度のコンタクトホール６が形成されてい
る。
【００２３】絶縁膜４上には、配線金属として例えばＡ
ｌ合金を用い、コンタクトホール６で下部配線２と接続
している上部配線８が形成されている。絶縁膜４上での
上部配線８の厚さは０．８μｍ、幅は２μｍである。こ
のように、本実施例の半導体装置によっても、第１乃至
第３の実施例と同様に従来のアンチ・ヒューズよりも製
造工程を簡単にすることができる。また、アモルファス
シリコン層１０の膜厚を所定の厚さにすることが容易で
あるので、書込み電圧のばらつきを低減させることがで
きる。さらに、第３の実施例による半導体装置のアンチ
・ヒューズに比べて、アモルファスシリコン層の層厚が
薄いので、第３の実施例による半導体装置よりも小さな
書込み電圧でアンチ・ヒューズを導通させることができ
る。
ｌ合金を用い、コンタクトホール６で下部配線２と接続
している上部配線８が形成されている。絶縁膜４上での
上部配線８の厚さは０．８μｍ、幅は２μｍである。こ
のように、本実施例の半導体装置によっても、第１乃至
第３の実施例と同様に従来のアンチ・ヒューズよりも製
造工程を簡単にすることができる。また、アモルファス
シリコン層１０の膜厚を所定の厚さにすることが容易で
あるので、書込み電圧のばらつきを低減させることがで
きる。さらに、第３の実施例による半導体装置のアンチ
・ヒューズに比べて、アモルファスシリコン層の層厚が
薄いので、第３の実施例による半導体装置よりも小さな
書込み電圧でアンチ・ヒューズを導通させることができ
る。
【００２４】本発明は、上記実施例に限らず種々の変形
が可能である。例えば、上記実施例では、下部配線が半
導体基板上に形成されている場合について本発明を適用
したが、下部配線下にさらに他の配線層が存在している
場合であっても本発明を適用することはもちろん可能で
ある。また、上記実施例では、配線金属にＡｌ合金を用
いたが、他の金属、例えばタングステン等の高融点金属
を用いてもよい。
が可能である。例えば、上記実施例では、下部配線が半
導体基板上に形成されている場合について本発明を適用
したが、下部配線下にさらに他の配線層が存在している
場合であっても本発明を適用することはもちろん可能で
ある。また、上記実施例では、配線金属にＡｌ合金を用
いたが、他の金属、例えばタングステン等の高融点金属
を用いてもよい。
【００２５】
【発明の効果】以上の通り、本発明によれば、設計から
製造終了までの時間を短縮でき、また書込み電圧のばら
つきを生じない安定したアンチ・ヒューズ構造を有する
半導体装置を実現できる。
製造終了までの時間を短縮でき、また書込み電圧のばら
つきを生じない安定したアンチ・ヒューズ構造を有する
半導体装置を実現できる。
【図１】本発明の第１の実施例による半導体装置を示す
図である。
図である。
【図２】本発明の第２の実施例による半導体装置を示す
図である。
図である。
【図３】本発明の第３の実施例による半導体装置を示す
図である。
図である。
【図４】本発明の第４の実施例による半導体装置を示す
図である。
図である。
１…半導体基板 ２…下部配線 ４…絶縁膜 ６…コンタクトホール ８…上部配線 １０…アモルファスシリコン層
Claims (5)
- 【請求項１】 下部配線と、前記下部配線上に形成され
前記下部配線上に開口部を有する絶縁膜と、前記開口部
を介して前記下部配線と接続され前記絶縁膜上に形成さ
れた上部配線とを有する半導体装置において、 前記下部配線又は前記上部配線の配線金属の一部を除去
して前記下部配線と前記上部配線とを電気的に切断した
切断部にアモルファスシリコン層が埋込まれていること
を特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記切断部は、前記絶縁膜上の前記上部配線に設けられ
ていることを特徴とする半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 前記切断部は、前記上部配線又は前記下部配線の前記開
口部周囲に設けられていることを特徴とする半導体装
置。 - 【請求項４】 請求項１記載の半導体装置において、 前記切断部は、前記開口部下の前記下部配線に設けられ
ていることを特徴とする半導体装置。 - 【請求項５】 請求項１乃至４のいずれかに記載の半導
体装置において、 前記配線金属は、アルミニウム合金又はタングステンで
あることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28241191A JPH05121557A (ja) | 1991-10-29 | 1991-10-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28241191A JPH05121557A (ja) | 1991-10-29 | 1991-10-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121557A true JPH05121557A (ja) | 1993-05-18 |
Family
ID=17652063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28241191A Withdrawn JPH05121557A (ja) | 1991-10-29 | 1991-10-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121557A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10255427A1 (de) * | 2002-11-28 | 2004-06-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Antifuse in einem Substrat sowie einer Antifuse-Struktur zur Integration in einem Substrat |
-
1991
- 1991-10-29 JP JP28241191A patent/JPH05121557A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10255427A1 (de) * | 2002-11-28 | 2004-06-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Antifuse in einem Substrat sowie einer Antifuse-Struktur zur Integration in einem Substrat |
| US6919234B2 (en) | 2002-11-28 | 2005-07-19 | Infineon Technologies Ag | Method for producing an antifuse in a substrate and an antifuse structure for integration in a substrate |
| DE10255427B4 (de) * | 2002-11-28 | 2008-01-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer Antifuse in einem Substrat und Antifuse-Struktur zur Integration in einem Substrat |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5736791A (en) | Semiconductor device and bonding pad structure therefor | |
| US5235205A (en) | Laser trimmed integrated circuit | |
| US5309025A (en) | Semiconductor bond pad structure and method | |
| JPS59104131A (ja) | 半導体装置の製造方法 | |
| US4968643A (en) | Method for fabricating an activatable conducting link for metallic conductive wiring in a semiconductor device | |
| US5041897A (en) | Semiconductor device | |
| US5250464A (en) | Method of making a low capacitance, low resistance sidewall antifuse structure | |
| JPH07307387A (ja) | 半導体装置 | |
| KR900002084B1 (ko) | 반도체장치 | |
| US5096850A (en) | Method of laser trimming | |
| JP3774405B2 (ja) | 半導体構造のためのヒューズ | |
| TW501265B (en) | Method to produce a dielectric anti-fuse structure | |
| JPH05121557A (ja) | 半導体装置 | |
| JPH06163702A (ja) | プログラム可能コンタクト構成体及び方法 | |
| JPH1012722A (ja) | 半導体装置 | |
| JPH05343527A (ja) | 改善された金属−対−金属アンチヒューズ構造とその作製方法 | |
| JPH0955476A (ja) | 半導体装置 | |
| US6001743A (en) | Method for fabricating a self-aligned contact | |
| JPH05129441A (ja) | 半導体装置及びその製造方法 | |
| KR100498855B1 (ko) | 집적 반도체 구조물 내에 규화된 폴리실리콘 콘택을제조하기 위한 방법 | |
| JPH0831944A (ja) | 半導体集積回路装置およびその製造方法 | |
| US20020000638A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3043491B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11150187A (ja) | 半導体集積回路装置 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |