JPH0511896A - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JPH0511896A JPH0511896A JP3165486A JP16548691A JPH0511896A JP H0511896 A JPH0511896 A JP H0511896A JP 3165486 A JP3165486 A JP 3165486A JP 16548691 A JP16548691 A JP 16548691A JP H0511896 A JPH0511896 A JP H0511896A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- circuit
- test
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
- Power Sources (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 テスト時以外の通常の使用時に、出力端子の
電位がハイレベル、ローレベル以外の中間の状態となっ
ても、テスト用入力回路で不要な電流消費を発生させな
い。 【構成】 マイクロコンピュータ１のテスト用信号を外
部端子３から入力する。このとき、マイクロコンピュー
タ１からの制御信号５で入力制御回路４を制御すること
により、テスト用信号を必要なときのみ通過させ、不要
時にはテスト用信号を遮断して、電流消費を低減する。
テスト時以外の通常使用時には、入力制御回路４は常に
閉じられている。 【効果】 消費電力を低減した半導体回路が実現でき
る。
電位がハイレベル、ローレベル以外の中間の状態となっ
ても、テスト用入力回路で不要な電流消費を発生させな
い。 【構成】 マイクロコンピュータ１のテスト用信号を外
部端子３から入力する。このとき、マイクロコンピュー
タ１からの制御信号５で入力制御回路４を制御すること
により、テスト用信号を必要なときのみ通過させ、不要
時にはテスト用信号を遮断して、電流消費を低減する。
テスト時以外の通常使用時には、入力制御回路４は常に
閉じられている。 【効果】 消費電力を低減した半導体回路が実現でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
の出力端子にテストのための入力回路を備えた半導体回
路に関するものである。
の出力端子にテストのための入力回路を備えた半導体回
路に関するものである。
【０００２】
【従来の技術】マイクロコンピュータのテストのために
は、その出力端子にテスト信号を入力するテスト用入力
回路を備える必要がある。
は、その出力端子にテスト信号を入力するテスト用入力
回路を備える必要がある。
【０００３】以下、従来のマイクロコンピュータのテス
ト用入力回路の構成について説明する。図２は、従来の
マイクロコンピュータとそのテスト用入力回路の構成を
示すブロック図である。１はマイクロコンピュータ、２
は出力回路、３は外部端子、４はテスト用入力回路であ
る。
ト用入力回路の構成について説明する。図２は、従来の
マイクロコンピュータとそのテスト用入力回路の構成を
示すブロック図である。１はマイクロコンピュータ、２
は出力回路、３は外部端子、４はテスト用入力回路であ
る。
【０００４】図２に示す構成のマイクロコンピュータの
テストを行なうには、外部端子３へ外部から信号を与
え、テスト用入力回路４を通して信号をマイクロコンピ
ュータ１に伝えていた。
テストを行なうには、外部端子３へ外部から信号を与
え、テスト用入力回路４を通して信号をマイクロコンピ
ュータ１に伝えていた。
【０００５】
【発明が解決しようとする課題】以上のような構成の回
路では、テスト時以外の通常の使用時に、出力端子がハ
イレベル、ローレベル以外の中間電位の状態となった場
合、テスト用入力回路４で不要な電流消費が発生すると
いう問題があった。
路では、テスト時以外の通常の使用時に、出力端子がハ
イレベル、ローレベル以外の中間電位の状態となった場
合、テスト用入力回路４で不要な電流消費が発生すると
いう問題があった。
【０００６】本発明は、上記従来の課題を解決するもの
で、外部端子が中間電位の状態になった場合でも、不要
な電流消費が発生しない半導体回路を提供することを目
的とする。
で、外部端子が中間電位の状態になった場合でも、不要
な電流消費が発生しない半導体回路を提供することを目
的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体回路は、テスト用入力回路に、マイ
クロコンピュータからの制御信号によって、テストに必
要なときのみ信号を入力し、不要なときは信号を遮断す
る機能を備えている。
に、本発明の半導体回路は、テスト用入力回路に、マイ
クロコンピュータからの制御信号によって、テストに必
要なときのみ信号を入力し、不要なときは信号を遮断す
る機能を備えている。
【０００８】
【作用】この構成により、テスト用入力回路はテスト時
のみ信号を入力するため、それ以外の通常の使用時には
信号が遮断され、不要な電流消費を防止できる。
のみ信号を入力するため、それ以外の通常の使用時には
信号が遮断され、不要な電流消費を防止できる。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１０】図１は本発明の一実施例における半導体回
路の構成を示すブロック図である。同図において、１は
マイクロコンピュータ、２は出力回路、３は出力端子
で、これらは従来例の構成と同じである。４はテスト用
入力制御回路で本実施例ではトライステートインバータ
を使用する。５はテスト用入力制御回路を制御するため
にマイクロコンピュータから出される制御信号である。
路の構成を示すブロック図である。同図において、１は
マイクロコンピュータ、２は出力回路、３は出力端子
で、これらは従来例の構成と同じである。４はテスト用
入力制御回路で本実施例ではトライステートインバータ
を使用する。５はテスト用入力制御回路を制御するため
にマイクロコンピュータから出される制御信号である。
【００１１】以上のように構成された半導体回路のテス
ト方法を説明する。マイクロコンピュータ１のテスト用
信号を外部端子３から入力する。このとき、マイクロコ
ンピュータ１からの制御信号５で入力制御回路４を制御
することにより、テスト用信号を必要なときのみ通過さ
せ、不要時はテスト用信号を遮断して、電流消費を低減
する。テスト時以外の通常使用時には、入力制御回路４
は常に閉じられている。なお、上記実施例では入力制御
回路として、トライステートインバータを用いたが、代
わりにトランスファゲート、あるいは入力制御回路４の
電源を切断する回路を使用しても同様の効果が得られ
る。
ト方法を説明する。マイクロコンピュータ１のテスト用
信号を外部端子３から入力する。このとき、マイクロコ
ンピュータ１からの制御信号５で入力制御回路４を制御
することにより、テスト用信号を必要なときのみ通過さ
せ、不要時はテスト用信号を遮断して、電流消費を低減
する。テスト時以外の通常使用時には、入力制御回路４
は常に閉じられている。なお、上記実施例では入力制御
回路として、トライステートインバータを用いたが、代
わりにトランスファゲート、あるいは入力制御回路４の
電源を切断する回路を使用しても同様の効果が得られ
る。
【００１２】
【発明の効果】本発明は、必要時のみテスト用入力信号
を通過させる入力制御回路を備えることにより、テスト
時以外の通常の使用時に出力端子が中間電位の状態とな
った場合でも、不要な電流消費が発生せず、低消費電力
の半導体回路を実現できる。
を通過させる入力制御回路を備えることにより、テスト
時以外の通常の使用時に出力端子が中間電位の状態とな
った場合でも、不要な電流消費が発生せず、低消費電力
の半導体回路を実現できる。
【図１】本発明の一実施例による半導体回路の構成を示
すブロック図
すブロック図
【図２】従来の半導体回路の構成を示すブロック図
１ マイクロコンピュータ
２ 出力回路
３ 外部端子
４ 入力制御回路
５ 制御信号
Claims (2)
- 【請求項１】マイクロコンピュータと、そのマイクロコ
ンピュータの信号を出力する出力回路と、その出力回路
に接続された外部端子と、その外部端子より入力される
信号を前記マイクロコンピュータによって制御できる入
力制御回路を有する半導体回路。 - 【請求項２】マイクロコンピュータの外部端子より入力
される信号を前記マイクロコンピュータの制御信号によ
って入力を遮断できる入力制御回路を有する請求項１に
記載の半導体回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165486A JPH0511896A (ja) | 1991-07-05 | 1991-07-05 | 半導体回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3165486A JPH0511896A (ja) | 1991-07-05 | 1991-07-05 | 半導体回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0511896A true JPH0511896A (ja) | 1993-01-22 |
Family
ID=15813319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3165486A Pending JPH0511896A (ja) | 1991-07-05 | 1991-07-05 | 半導体回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0511896A (ja) |
-
1991
- 1991-07-05 JP JP3165486A patent/JPH0511896A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005234B1 (ko) | 반도체 집적회로장치 | |
| JPH0511896A (ja) | 半導体回路 | |
| EP0471390A2 (en) | A frequency divider circuit | |
| JPH01256212A (ja) | 双方向バッファ回路 | |
| JPS60116223A (ja) | ドライステ−トゲ−トの保護回路 | |
| JPH03175730A (ja) | 出力バツフア | |
| JPH03175728A (ja) | 半導体メモリ装置 | |
| JPS62131628A (ja) | インタフエ−ス回路 | |
| JPH0349417A (ja) | 半導体集積回路 | |
| JPH03183159A (ja) | 半導体集積回路装置 | |
| JPH04262412A (ja) | マイクロコンピュータ | |
| JPH04160921A (ja) | ハイ・インピーダンス防止回路 | |
| JPH01174116A (ja) | バイアス制御回路 | |
| JPH02149999A (ja) | レベルホールド回路 | |
| JPH04369490A (ja) | 半導体集積回路 | |
| JPS60117820A (ja) | 入力回路 | |
| KR19990009452A (ko) | 소비전력 감소기능을 갖는 양방향 버퍼 | |
| JPH0529900A (ja) | 半導体集積回路 | |
| JPH06132804A (ja) | 半導体集積回路 | |
| JPH03148913A (ja) | 低消費電力型入力回路 | |
| JPH04223712A (ja) | 論理回路デバイスのドライバ回路 | |
| JPH01225223A (ja) | Ｃｍｏｓ論理回路 | |
| JPS61182156A (ja) | プログラマブル・インタフエ−ス | |
| JPH0643222A (ja) | 半導体装置 | |
| JPH0244914A (ja) | 半導体装置の入力回路 |